JP2513142B2 - プログラムのシミュレ―タ装置 - Google Patents

プログラムのシミュレ―タ装置

Info

Publication number
JP2513142B2
JP2513142B2 JP5221568A JP22156893A JP2513142B2 JP 2513142 B2 JP2513142 B2 JP 2513142B2 JP 5221568 A JP5221568 A JP 5221568A JP 22156893 A JP22156893 A JP 22156893A JP 2513142 B2 JP2513142 B2 JP 2513142B2
Authority
JP
Japan
Prior art keywords
register
instruction
state control
data
control data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5221568A
Other languages
English (en)
Other versions
JPH0773049A (ja
Inventor
佳郎 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5221568A priority Critical patent/JP2513142B2/ja
Publication of JPH0773049A publication Critical patent/JPH0773049A/ja
Application granted granted Critical
Publication of JP2513142B2 publication Critical patent/JP2513142B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はプログラムのシミュレー
タ装置に関し、特に割込処理を含むマイクロコンピュー
タなどのプログラムのシミュレータ装置に関する。
【0002】
【従来の技術】この種のシミュレータ装置はマイクロコ
ンピュータなどのソフトウェアを効率的に開発するため
の開発ツールとして用いられる。ハードウェアが未完成
の状態でのソフトウェアのデバッグを行うことにより、
ハードウェアと平行してソフトウェアの開発を進めるこ
とができる。
【0003】一般に、マイクロコンピュータなどによる
情報処理において、あるプログラムAの処理の進行中
に、それよりも優先度の高いプログラムBの処理要求の
発生により、プログラムBがプログラムAに割込みプロ
グラムAの処理を中断し、プログラムBの処理に移行す
る必要がしばしば発生する。この場合に、割込んだプロ
グラムBの処理が終了すると、再びプログラムAの処理
に戻るが、このプログラムAは中断された所から再開す
ることになる。
【0004】このような割込処理を効率的に行うため
に、一般的には、プログラムAの中断時点における状態
を示す情報として、プログラムステータスワードやプロ
グラムカウンタの内容などとともに各種レジスタの内容
をメモリの退避領域に退避する。
【0005】この退避のとき、次の2つの問題点があ
る。第1の問題点は、各種レジスタの数が多い場合には
これらの退避に要する時間が無視できないということで
ある。第2の問題点は、割込プログラムBで使用しない
レジスタや、使用しても内容を変更しないレジスタを退
避することが無意味であり、処理効率を重視する情報処
理システムでは無視できないということである。
【0006】第1の問題点を改善するための従来の技術
は、すべてのレジスタを2重、あるいは4重に持ついわ
ゆるレジスタバンクを備えるというものがある。割込処
理時に上記レジスタバンクを選択的に切替えてレジスタ
を使用することにより、レジスタの退避操作を不要とす
る方法である。
【0007】第2の問題点を改善するための、特開昭5
7−10960号公報記載の第1の従来の技術は、退避
すべきレジスタのみ退避させるようなハードウェア機構
を設け、このハードウェア機構を専用命令や割込ベクタ
のフイールドで制御することにより所要のレジスタのみ
退避するという方法である。
【0008】また、特開昭64−62735号公報記載
の第2の問題点に対する第2の従来の技術は、予め割込
発生時に退避の必要なレジスタの範囲指定用の退避レジ
スタ範囲指定命令をマイクロパログラムに含ませてお
き、割込発生時に上記退避レジスタ範囲指定命令に基ず
きその指定範囲のレジスタのみ退避させるという方法で
ある。
【0009】上述のように、レジスタの退避をハードウ
ェア主体に行う方法があるが、そのためには専用のハー
ドウェアが必要であるので、マイクロコンピュータの複
雑化および高価格化などの新たな問題点が発生してい
る。
【0010】したがって、シミュレータ装置のシミュレ
ーション対象のマイクロコンピュータでは一般的に、割
込処理を高速で実行するために、プログラムステータス
ワードやプログラムカウンタの内容の退避はハードウェ
アで行うが、各種レジスタの退避は、各々のレジスタに
対してソフトウェアのレジスタ退避命令により行う方法
が用いられている。
【0011】
【発明が解決しようとする課題】上述した従来のプログ
ラムのシミュレータ装置は、シミュレーション対象のマ
イクロコンピュータのプログラムにおいて、レジスタの
退避をソフトウェアのレジスタ退避命令により行う方法
を用いているが、上記プログラムの全体の中でのレジス
タの使用内容が必ずしも明確でないため、必要最小限の
レジスタを退避させるようなレジスタ退避命令を有する
プログラムを開発することは非常に困難であるという欠
点があった。
【0012】
【課題を解決するための手段】本発明のプログラムのシ
ミュレータ装置は、レジスタを備える情報処理装置の割
込処理による前記レジスタの退避および復帰動作が行わ
れる前記情報処理装置のプログラムのシミュレータ装置
において、前記割込処理の開始を検出する割込処理開始
検出手段と、前記割込処理の終了を検出する割込処理終
了検出手段と、アクセスされた前記レジスタである第1
のレジスタを検出し第1の状態制御データを発生するア
クセスレジスタ検出手段と、前記第1のレジスタの退避
命令および復帰命令をそれぞれ判定しそれぞれ第2およ
び第3の状態制御データを発生する退避命令および復帰
命令判定手段と、前記割込処理のレベルを判定し第4の
状態制御データを発生する割込レベル管理手段と、前記
第1〜第4の状態制御データの供給に応答して前記第1
のレジスタのうちの前記割込処理で不使用の第2のレジ
スタと前記割込処理で使用しても内容の変更がない第3
のレジスタとを検出し前記退避命令および復帰命令のう
ち前記第2および第3のレジスタに対する退避命令およ
び復帰命令を検出するレジスタ状態検出手段とを備えて
構成されている。
【0013】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0014】本発明の一実施例の構成をブロックで示す
図1を参照すると、この図に示す本実施例のプログラム
のシミュレータ装置は、本体部分であるシミューレータ
1と、シミュレータ1の制御を行うコンソール2と、シ
ミュレーション対象のプログラム情報を格納した入力用
のファイル3と、シミューレータ1の処理結果を出力情
報として格納する出力用のファイル4とを備える。
【0015】シミュレータ1はコンソール2から起動命
令の供給を受けシミュレータ1を起動する起動部11
と、ファイル3から上記プログラム情報の供給を受けメ
モリ部13に供給する入力部12と、入力部12から供
給された上記プログラム情報を記憶するメモリ部13
と、メモリ部13に記憶された上記プログラム情報を解
析命令解析部14と、解析した命令を実行する命令実行
部15と、割込を管理する割込制御部16と、レジスタ
のアクセス内容や割込処理内容から割込処理で不使用あ
るいは使用しても内容変更のないレジスタを検出し退避
・復帰命令のうちこれらレジスタに対する不要な退避・
復帰命令を検出する状態制御部17と、状態制御部17
の処理結果をシミューレータ1の処理結果としてファイ
ル4に出力する出力部18とを備える。
【0016】メモリ部13はシミュレーション対象のマ
イクロコンピュータのレジスタに関する情報を格納した
レジスタ部131を備える。
【0017】命令解析部14はレジスタ退避命令を判定
する命令判定部141と、レジスタ復帰命令を判定する
命令判定部142と、割込終了にともなうリターン命令
を判定する命令判定部143と、ソフト割込命令を判定
する命令判定部144とを備える。
【0018】割込制御部16は割込を発生する割込発生
部161と、割込レベルを管理する割込レベル管理部1
62とを備える。
【0019】これらの構成要素のうち、命令判定部14
4と割込発生部161とにより、割込処理が開始された
ことを検出する割込処理開始検出手段を構成する。命令
判定部143は割込処理の終了を検出する割込処理終了
検出手段を構成する。レジスタ部131はアクセスされ
たレジスタを検出するアクセスレジスタ検出手段を構成
する。命令判定部141と命令判定部142とによりレ
ジスタ退避および復帰のそれぞれの命令を検出するレジ
スタ退避/復帰命令検出手段を構成する。状態検出部1
7は退避および復帰が不必要なレジスタに対するレジス
タ退避/復帰命令を検出する不要レジスタ退避/復帰命
令検出手段を構成する。
【0020】次に、本実施例の動作について説明する
と、まず、コンソール2からの起動制御により起動部1
1を起動する。起動部11はファイル3から入力部12
を介してメモリ部13にプログラム情報を供給する。ま
た、起動部11はプログラム情報の先頭の命令M1を命
令解析部14に供給する。命令解析部14は命令判定部
141〜144を用いてこの供給を受けた命令M1がレ
ジスタ退避命令、レジスタ復帰命令、割込終了リターン
命令またはソフト割込命令のいずれであるかを識別す
る。識別された命令M1は命令実行部15に供給され、
ここでこの命令M1対応の処理のシミュレーションが実
行される。このとき、シミュレーション対象のマイクロ
コンピュータのレジスタ(以下対象レジスタ)やメモリ
とのアクセスは、メモリ部13とで行われ、このうち上
記対象レジスタとのアクセスはレジスタ部131とで行
われ、レジスタ部131は上記対象レジスタの内容を状
態制御部17に状態制御データC1として供給する。ま
た命令M1がシミュレーションの実行中に割込を発生さ
せる命令である場合には、割込発生部161が割込発生
信号Bを割込レベル管理部162に供給する。このよう
に、命令実行部15での実行結果に基ずいて、次に実行
すべき命令が決定され、その命令M2が再度命令解析部
14に供給される。この命令M2が命令判定部141に
よりレジスタ退避命令であると判定された場合には、上
述の命令M1の場合と同様にレジスタ部131との間で
アクセス動作を行うとともに、この命令M2の内容が状
態制御部17に状態制御データC2として供給される。
また、命令M2が命令判定部142によりレジスタ復帰
命令であると判定された場合には、レジスタ部131と
の間でアクセス動作を行うとともに、この命令M2の内
容が状態制御部17に状態制御データC3として供給さ
れる。また、命令M2が命令判定部143により割込終
了リターン命令であると判定された場合には、この命令
M2の内容がデータRとして割込レベル管理部162に
供給される。さらに、命令M2が命令判定部144によ
りソフト割込命令であると判定された場合には、この命
令M2の内容がデータSBとして割込発生部161に供
給される。割込レベル管理部162のレベルが変化する
と、この変化は状態制御部17に状態制御データC4と
して供給される。状態制御部17はこれら状態制御デー
タC1〜C4の供給に応答して、後述の動作によりこの
命令M2がレジスタ退避・復帰命令である場合にアクセ
ス対象のレジスタが割込処理で不使用あるいは使用して
も内容変更のないレジスタであるかどうかを検出し、こ
の結果によりこの命令M2がレジスタに対する不要な退
避・復帰命令であるかどうかの検出結果の出力情報Oを
生成し、出力部18はこの出力情報Oをファイル4に供
給する。
【0021】ファイル3のプログラム情報と、上記プロ
グラム情報の処理結果のファイル4に供給される出力情
報と、このときの状態制御部17に供給される情報のそ
れぞれの一例をアセンブラソースプログラムの形式で示
す図2(A),(B),(C)を参照すると、図2
(A)に示すプログラム情報は命令I1〜I5,I11
〜I17を有している。命令I1,I2等のMOVはこ
れら命令I1,I2等が転送命令であることを示し、ま
た、A,DE,およびHLはシミュレーション対象のマ
イクロコンピュータのレジスタを示す。[A]はAが指
示するメモリ部13のアドレスの格納内容を示す。ま
た、命令I3,I4のINCWはレジスタDE等の内容
のインクリメント命令であることを示す。命令I5のB
NCは分岐命令であることを示す。命令I11,I12
等のPUSUは退避命令を、命令I15,I16等のP
OPは復帰命令をそれぞれ示す。命令I17のRETI
は割込処理終了リターン命令を示す。図2(B)に示す
出力情報O1のNO−NEEDはその命令の処理不要を
示す。
【0022】命令I1〜I5はそれぞれレジスタDEが
指示するメモリ13のアドレスの格納内容をレジスタA
に転送せよ、レジスタAの内容をレジスタHLが指示す
るメモリ13のアドレスに転送せよ、レジスタDEの内
容をインクリメントせよ、レジスタHLの内容をインク
リメントせよ、および前命令の実施後にキャリーがなけ
ればLABに分岐せよということを示す。また、命令I
11〜I17はそれぞれレジスタHLの内容を退避領域
に退避せよ、レジスタDEの内容を退避領域に退避せ
よ、レジスタAの内容を12Hにせよ、レジスタAの内
容をレジスタHLが指示するメモリ13のアドレスに転
送せよ、退避領域からレジスタDEに退避内容を復帰せ
よ、退避領域からレジスタHLに退避内容を復帰せよ、
割込処理を終了して元の処理に戻れということを示す。
この例では、命令I11〜I17の割込処理中にレジス
タDEの内容の操作を行なっていないので、明らかにこ
のレジスタDEの退避・復帰の命令I12,I15は不
要である。
【0023】図2(C)は命令I1〜I3のプログラム
情報のシミュレーション中における命令I2のシミュレ
ーションの実行直後に、割込処理I11〜I17が処理
された場合の状態制御部17に供給される状態情報S0
〜S11を示す。情報S0はレジスタA,DE,および
HLの名称と割込Intrとを示す。情報S1は命令I
1の実行に対応しレジスタDEが参照(R)されレジス
タAに書込まれた(W)ことの情報を示し、ともにレジ
スタ部131から状態制御データC1が供給される。情
報S2は命令I2の実行に対応し、レジスタAが参照さ
れレジスタHLも参照されたことの情報を示し、ともに
レジスタ部131から状態制御データC1が供給され
る。情報S3は割込が発生したことを示し、割込発生部
161から割込レベル管理部162を経由して状態制御
データC4が供給される。情報S4は命令I11の実行
に対応し、レジスタHLが退避されたことの情報を示
し、退避命令判定部141から状態制御データC2が供
給される。情報S5は命令I12の実行に対応し、レジ
スタDEが退避されたことの情報を示し、退避命令判定
部141から状態制御データC2が供給される。情報S
6は命令I13の実行に対応し、レジスタAに書込まれ
たことの情報を示し、レジスタ部131から状態制御デ
ータC1が供給される。情報S7は命令I14の実行に
対応し、レジスタAが参照されレジスタHLも参照され
たことの情報を示し、ともにレジスタ部131から状態
制御データC1が供給される。情報S8は命令I15の
実行に対応し、レジスタDEが復帰されたことの情報を
示し、復帰命令判定部142から状態制御データC3が
供給される。情報S9は命令I16の実行に対応し、レ
ジスタHLが復帰されたことの情報を示し、復帰命令判
定部142から状態制御データC3が供給される。情報
S10は命令I17の実行に対応し割込処理の終了を示
し、リターン命令判定部143から割込レベル管理部1
62を経由して状態制御データC4が供給される。情報
S11は命令I17の実行に対応し、レジスタDEが参
照され書込まれたことの情報を示し、レジスタ部131
から状態制御データC1が供給される。
【0024】状態制御データC1〜C4の情報から、図
2(B)に示す出力情報O1の結果である「PUSH/
POP DE NO−NEED」すなわち、レジスタD
Eの退避/復帰命令の処理不要のメーセッジを得る。
【0025】状態制御データC1〜C4の情報から状態
制御部17が出力情報O1を得るときのフローチャート
を示す図3を参照すると、この図に示す配列data、
変数p1,p2はそれぞれ状態制御部17の中にある状
態値である。変数p1は割込のレベルを示し、最初は0
で、通常のプログラム処理中の割込発生で1、さらに割
込が発生すると2となる。このレベル2の割込終了によ
り変数p1は1に、さらにこのレベル1の割込終了によ
り0に復帰する。変数p2はレジスタ名を示し、レジス
タAでは0、レジスタBCでは1、レジスタDEでは
2、レジスタHLでは3である。これらの変数P1,P
2で示される配列data[p1][p2]の最初の値
は0とする。
【0026】レジスタとのアクセス命令時に供給される
状態制御データC1により、そのデータC1のレジスタ
名からステップS1〜S8で変数p2の値が決まる。次
に、ステップS9で、data[p1][p2]が1の
場合には、ステップS10に進み、そのdata[p
1][p2]を2にする。ここで、data[p1]
[p2]の値1はレジスタ退避命令が実行済であること
を、2はレジスタ退避命令の実行後にレジスタのアクセ
ス命令が実行されたことをそれぞれ示す。
【0027】レジスタ退避時に供給される状態制御デー
タC2により、そのデータC2のレジスタ名からステッ
プS11〜S18で変数p2の値が決まる。ステップS
19でそのdata[p1][p2]を1にする。
【0028】割込レベル変化時に供給される状態制御デ
ータC4では、ステップS20でレベルアップか否かを
判定し、アップ時にはステップS21に進み変数p1の
値をインクリメントし、ステップS22で変数p2が0
〜3のときのdata[p1][p2]が0になる。ま
た、ダウン時にはステップS23に進み変数p2が0〜
3のときのdata[p1][p2]が1になる場合に
出力部18に図2(B)に示す「PUSH/POPレジ
スタ名NO NEED」のメッセージを出力し、ステッ
プS24で変数p1の値をデクリメントする。したがっ
て、この場合は、レジスタの退避命令が実行されたのに
もかかわらず、そのレジスタに対するアクセス命令が一
度も実行されないということを意味する。
【0029】本発明の第2の実施例を示す図4を参照す
ると、この図に示す状態制御部17のフローチャートの
図3に示す第1の実施例のフローチャートとの相違点
は、状態制御データC1に対する処理においてステップ
S8の後に、後述のレジスタに対する書込の判定ステッ
プS39〜S43が付加されたことと、状態制御データ
C3の処理に対して変数P2が0〜3のときdata
[p1][p2]が3となる場合に出力部18に「PU
SH/POPレジスタ名NO NEED(READON
LY)」のメッセージを出力するステップS44が付加
されたことである。
【0030】状態制御データC1の処理に追加されたス
テップS39〜S43の最初のステップS39でdat
a[p1][p2]が0でない場合に、次のステップS
40で状態制御データC1対応のレジスタアクセスデー
タがライト(書込)の値すなわちレジスタの内容変更で
あるか否かを判定し、ライトの値であればステップS4
1でdata[p1][p2]の値が上記レジスタに対
する書込命令が実行されたことを示す2となる。ライト
の値でなければ上記レジスタの参照のみの場合であり、
ステップS42でdata[p1][p2]の値が2か
否かの判断をし、2でなければステップS43で、da
ta[p1][p2]の値が上記レジスタの参照のみを
示す3になる。
【0031】上述の他の動作については第1の実施例と
同様である。
【0032】これにより、割込処理中に使用したレジス
タでも内容の参照だけで変更がない場合に退避・復帰命
令を不要として表示できる。
【0033】
【発明の効果】以上説明したように、本発明のプログラ
ムのシミュレータ装置は、退避命令および復帰命令のう
ち割込処理で不使用なレジスタと上記割込処理で使用し
ても内容の変更がないレジスタとを検出しこれら退避お
よび復帰が不要なレジスタに対する退避命令および復帰
命令を検出するレジスタ状態検出手段を備え、上記退避
命令および復帰命令の所在箇所をシュミレーション作業
者に通知することによって、必要最小限のレジスタを退
避させるようなレジスタ退避命令を有する高効率のプロ
グラムが容易に開発することができるという効果があ
る。
【図面の簡単な説明】
【図1】本発明のプログラムのシミュレータ装置の第1
の実施例を示すブロック図である。
【図2】プログラム情報とその処理結果の出力情報と状
態制御部に供給される情報の一例を示す図である。
【図3】本実施例の動作の一例を示すフローチャートで
ある。
【図4】本発明の第2の実施例の動作の一例を示すフロ
ーチャートである。
【符号の説明】
1 シミュレータ 2 コンソール 3,4 ファイル 11 起動部 12 入力部 13 メモリ部 14 命令解析部 15 命令実行部 16 割込制御部 17 状態制御部 18 出力部 131 レジスタ部 141〜144 命令判定部 161 割込発生部 162 割込レベル管理部

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 レジスタを備える情報処理装置の割込処
    理による前記レジスタの退避および復帰動作が行われる
    前記情報処理装置のプログラムのシミュレータ装置にお
    いて、 前記割込処理の開始を検出する割込処理開始検出手段
    と、 前記割込処理の終了を検出する割込処理終了検出手段
    と、 アクセスされた前記レジスタである第1のレジスタを検
    出し第1の状態制御データを発生するアクセスレジスタ
    検出手段と、 前記第1のレジスタの退避命令および復帰命令をそれぞ
    れ判定しそれぞれ第2および第3の状態制御データを発
    生する退避命令および復帰命令判定手段と、 前記割込処理のレベルを判定し第4の状態制御データを
    発生する割込レベル管理手段と、 前記第1〜第4の状態制御データの供給に応答して前記
    第1のレジスタのうちの前記割込処理で不使用の第2の
    レジスタと前記割込処理で使用しても内容の変更がない
    第3のレジスタとを検出し前記退避命令および復帰命令
    のうち前記第2および第3のレジスタに対する退避命令
    および復帰命令を検出するレジスタ状態検出手段とを備
    えることを特徴とするプログラムのシミュレータ装置。
  2. 【請求項2】 前記レジスタ状態検出手段が前記第1の
    状態制御データの供給に応答して前記割込処理のレベル
    を表す第1の変数と前記レジスタの名称を示す第2の変
    数とから成る配列データを操作するための前記レジスタ
    とのアクセス時に供給される第1の状態制御データの前
    記レジタの名称から前記第2の変数を検出し前記配列デ
    ータの値が前記レジスタに対する命令が実行済であるこ
    とを示す予め定めた第1の数以外のときは処理を終了し
    前記第1の数のときはこの配列データの値を前記レジス
    タに対する命令の実行後アクセス命令が実行済であるこ
    とを示す予め定めた第2の数にする第1の工程と、 前記第2の状態制御データの供給に応答して前記レジス
    タの退避時に供給される第2の状態検出データの前記レ
    ジスタの名称から前記第2の変数を検出し前記配列デー
    タの値を前記第1の数にする第2の工程と、 前記第3の状態制御データの供給に応答して処理を終了
    する第3の工程と、 前記第4の状態制御データの供給に応答して前記割込処
    理のレベルの変化時に供給される第3の状態検出データ
    の前記割込処理のレベルの上昇または低下を判定し前記
    レベルの低下の場合に前記第2の変数の予め定めた第3
    の数に対応して前記配列データの値が前記第1の数であ
    る場合に前記第2および第3のレジスタに対する退避命
    令および復帰命令を検出し対応するメッセージを出力し
    前記第1の変数をデクリメントする第4の工程とを含む
    ことを特徴とする請求項1記載のプログラムのシミュレ
    ータ装置。
  3. 【請求項3】 レジスタ状態検出手段が前記第1の状態
    制御データの供給に応答して前記割込処理のレベルを表
    す第1の変数と前記レジスタの名称を示す第2の変数と
    から成る配列データを操作するための前記レジスタとの
    アクセス時に供給される第1の状態制御データの前記レ
    ジタの名称から前記第2の変数を検出し前記配列データ
    の値が初期状態を示す予め定めた第4の数のときは処理
    を終了し前記第4の数の以外のときは前記第1の状態制
    御データ対応のレジスタアクセスデータが書込データで
    あるか否かの判定をし書込データである場合には前記配
    列データの値を前記レジスタに対する命令の実行後アク
    セス命令が実行済であることを示す予め定めた第2の数
    にして処理を終了し書込データでない場合には前記配列
    データの値が前記第2の数であれば処理を終了し前記第
    2の数でなければ前記配列データの値を前記アクセス命
    令が参照命令であることを示す予め定めた第5の数にし
    て処理を終了する第1Aの工程と、 前記第2の状態制御データの供給に応答して前記レジス
    タの退避時に供給される第2の状態検出データの前記レ
    ジスタの名称から前記第2の変数を検出し前記配列デー
    タの値を前記第1の数にする第2の工程と、 前記第3の状態制御データの供給に応答して前記第2の
    変数の予め定めた第3の数に対応して前記配列データの
    値が前記第5の数である場合に対応するメッセージを出
    力する第3Aの工程と、 前記第4の状態制御データの供給に応答して前記割込処
    理のレベルの変化時に供給される第3の状態検出データ
    の前記割込処理のレベルの上昇または低下を判定し前記
    レベルの低下の場合に前記第2の変数の予め定めた第2
    の値に対応して前記配列データの値が前記第1の値であ
    る場合に前記第2および第3のレジスタに対する退避命
    令および復帰命令を検出し対応するメッセージを出力し
    前記第1の変数をデクリメントする第4の工程とを含む
    ことを特徴とする請求項1記載のプログラムのシミュレ
    ータ装置。
JP5221568A 1993-09-07 1993-09-07 プログラムのシミュレ―タ装置 Expired - Lifetime JP2513142B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5221568A JP2513142B2 (ja) 1993-09-07 1993-09-07 プログラムのシミュレ―タ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5221568A JP2513142B2 (ja) 1993-09-07 1993-09-07 プログラムのシミュレ―タ装置

Publications (2)

Publication Number Publication Date
JPH0773049A JPH0773049A (ja) 1995-03-17
JP2513142B2 true JP2513142B2 (ja) 1996-07-03

Family

ID=16768776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5221568A Expired - Lifetime JP2513142B2 (ja) 1993-09-07 1993-09-07 プログラムのシミュレ―タ装置

Country Status (1)

Country Link
JP (1) JP2513142B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4709394B2 (ja) * 1999-04-27 2011-06-22 インターナショナル・ビジネス・マシーンズ・コーポレーション プログラムコード変換において使用する例外処理の方法および装置
JP2007304926A (ja) 2006-05-12 2007-11-22 Matsushita Electric Ind Co Ltd 情報処理方法および命令生成方法

Also Published As

Publication number Publication date
JPH0773049A (ja) 1995-03-17

Similar Documents

Publication Publication Date Title
US6327653B1 (en) Technique for easily changing operating systems of a digital computer system using at least two pushbuttons
JP2883784B2 (ja) マイクロコンピュータ
JPH0533423B2 (ja)
JP2513142B2 (ja) プログラムのシミュレ―タ装置
JPH10214203A (ja) 情報処理装置
JPH0410081B2 (ja)
JP2846760B2 (ja) プログラマブルコントローラ
JP2854248B2 (ja) プログラマブルコントローラ
JPH06324861A (ja) Cpu制御システム及び制御方法
JP2001236247A (ja) ソフトウェアシミュレータおよびシミュレーション処理方法
JP2000076095A (ja) プログラムトレース装置およびプログラムトレース方法およびそのプログラムを記憶した記憶媒体
JP3024719B2 (ja) プログラマブルコントローラの演算処理方法
JP2000029508A (ja) プログラマブルコントローラ
JPH07295761A (ja) ミラーリング磁気ディスク装置
JP2658699B2 (ja) 入出力装置用テストプログラムの被試験装置の管理方法
JP2503634B2 (ja) マイクロプログラム制御装置
JPH0764820A (ja) デバッグ処理装置
JPH0535499A (ja) データ処理装置及びデータ処理方法
JP3102381B2 (ja) タスクデバッグ装置、タスクデバッグ方法及びその記録媒体
JPH05250221A (ja) シミュレータ実行方式
JP2899009B2 (ja) 情報処理装置
JPS5842487B2 (ja) プログラムのロ−デイング方式
JPH08212083A (ja) 割り込み処理装置
JPH08166887A (ja) 割込み処理からの復帰方法
JPH0772908A (ja) プログラマブルコントローラ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960305