JPH08212083A - 割り込み処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 割り込み処理を行う際のレジスタ内容の退避
及び復帰処理に要する時間が短縮され、割り込み処理性
能が向上した割り込み処理装置。 【構成】 複数のレジスタファイル１〜Ｎから構成され
るレジスタバンク１０と、プロセッサに係る状態情報を
保持するステータスレジスタ７と、複数の通常割り込み
信号及び複数の高速割り込み信号を入力し、それぞれの
割り込み処理プログラムへの分岐及び復帰を制御する割
り込み制御部９とを備えた割り込み処理装置であって、
前記割り込み制御部９は、割り込み信号の入力時におけ
る状態レジスタの保持情報及びプログラム戻りアドレス
の退避、割り込みベクタの生成による分岐、及び割り込
み終了後の退避情報の復帰を行うと共に、高速割り込み
処理が可能な場合には、新規レジスタファイルの割り付
け後に生成する割り込みベクタにより分岐し、割り込み
終了後は分岐前に使用していたレジスタファイルに戻し
た後に退避情報の復帰を行う通常及び高速割り込み制御
手段を有するもの。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は高速割り込み処理手段を
備えた割り込み処理装置に関するものである。

【０００２】

【従来の技術】図８は従来の計算機の割り込み処理装置
の構成を示す図である。図８において、１はプログラム
カウンタ、２はメモリ装置、３は命令レジスタ、４は命
令デコード部、５は命令実行部、６はレジスタファイ
ル、７Ａは従来のステータスレジスタ、８は分岐制御
部、９Ａは従来の割り込み制御部である。図９は図８の
装置の割り込み処理の開始、実行及び復帰順序を示す流
れ図である。

【０００３】図９を参照し、図８の動作を説明する。図
８において、プログラムカウンタ１は次に実行すべき命
令アドレスを生成する部分で、ここから命令アドレスが
メモリ装置２に与えられる。メモリ装置２は与えられた
命令アドレスから実行すべき命令コードを読みだし、命
令レジスタ３に格納する。命令レジスタ３に格納された
命令コードは命令デコード部４にてデコード（解読）さ
れ命令実行部５に与えられる制御信号に変換される。命
令実行部５は与えられた命令実行指定のための制御信号
に従い処理を行なう。このとき、処理される対象となる
オペランドデータ（演算の対象となるデータ）はレジス
タファイル６から内部バスを介して読みだす。また、処
理結果データは同様に内部バスを介して命令実行部５か
らレジスタファイル６内の指定レジスタに格納される。
レジスタファイル６内のレジスタ指定は命令コードの中
に表わされる。これと同時に、命令実行結果を反映する
実行結果フラグはステータスレジスタ７Ａに格納され
る。通常の命令実行はこのようにして行なわれる。

【０００４】実行すべき命令がメモリアクセス命令の場
合には、命令実行部５ではメモリアドレス計算が行なわ
れる。メモリアクセス命令がメモリ読みだしの場合に
は、計算されたメモリアドレスをメモリ装置２に与える
ことでメモリアクセスが行なわれる。メモリから読みだ
されたデータは、内部バスを介してレジスタファイル６
内の命令コードで指定されるレジスタに格納される。ま
た、メモリアクセス命令がメモリ書き込みの場合には、
命令実行部５にて計算されたメモリアドレス、および、
レジスタファイル６内の命令コードで指定されるレジス
タから読みだしたメモリ書き込みデータを、内部バスを
介してメモリ装置２に与えることでメモリアクセスが行
なわれ、所定のメモリアドレスにデータが書き込まれ
る。これと同時に命令実行結果を反映する実行結果フラ
グは、ステータスレジスタ７に格納される。通常の命令
実行はこのようにして行なわれる。

【０００５】実行すべき命令が分岐命令の場合には、命
令実行部５では分岐先命令アドレスが計算される。計算
された分岐アドレスは分岐制御部８に与えられる。同時
に命令デコード部４からは分岐制御のための分岐命令信
号が、ステータスレジスタ７Ａからは分岐条件が、それ
ぞれ分岐制御部８に与えられる。分岐制御部８ではこれ
らの入力信号から分岐条件が成立するか否かの判定を行
ない、分岐条件が成立する場合には次に実行すべき分岐
アドレスをプログラムカウンタ１に与える。

【０００６】実行すべき命令がトラップ命令（指定され
たアドレスへの、予定されていない条件付き飛越してあ
って、ハードウエアにより自動的に起動され、飛越して
きた元の場所が記録される命令）であった場合、直前に
実行した命令がオーバフロー、アンダフロー、ゼロ除算
などの例外条件を発生した場合、または外部割り込み入
力が与えられた場合のいずれかの場合には割り込み要求
が発生したことになる。この場合にはその時点で実行中
のプログラム実行は一時中断され、各割り込み要因に対
応する割り込み処理を行なう。

【０００７】この割り込み処理を実現するには、図９の
（ａ）のステップ（以下単にＳと記す）５１において、
まず前記例外条件、トラップ命令、および外部割り込み
入力が割り込み制御部９Ａに入力され受け付けられる。
割り込み制御部９ＡはＳ５２で、これらの割り込み要因
のうち、まず割り込みを禁止されている要因を除く。そ
して残った要因の中から最も優先度の高いものを選択す
る。前記の選択の結果として割り込みが成立した場合に
は、割り込み制御部９Ａは、まずＳ５３で、プログラム
カウンタ１に退避信号を与え、割り込まれた命令アドレ
スを内部バスを介してレジスタファイル６の特定レジス
タに退避する。

【０００８】次にＳ５４で、退避信号をステータスレジ
スタ７Ａに与え、割り込まれた時点のステータスレジス
タ７Ａの内容を、同様に内部バスを介してレジスタファ
イル６の特定レジスタに退避する。その後、割り込み制
御部９ＡはＳ５５で、選択された割り込み要因に対応す
る割り込みベクタ（割り込み信号を、その値によってそ
れぞれ対応するプログラムに振り分ける方式をベクタ割
り込みといい、この場合の割り込みベクタとは、対応す
るプログラムを選択するデータの意である。）を分岐制
御部８に出力する。分岐制御部８では与えられた割り込
みベクタから実際の割り込み処理ルーチンの先頭アドレ
スを計算しプログラムカウンタ１に出力する。これ以降
は通常の命令実行と同様にプログラムカウンタ１から与
えられる命令アドレスでメモリ装置２から実行すべき命
令を読みだし実行を行なう。

【０００９】上記のシーケンスを経て割り込み処理ルー
チンに命令実行が移行する。割り込み処理ルーチンで
は、通常、割り込み制御部９Ａは、図９の（ｂ）のＳ６
１において、まず最初に割り込み時点のレジスタファイ
ル６の内容をメモリ装置２に退避する。これは割り込み
処理プログラム中の命令として実行される。これにより
割り込み処理でレジスタファイル６を使用しても、割り
込み以前のレジスタファイル６の内容は保存されること
になる。それからＳ６２において、本来の割り込み処理
を実行する。割り込み処理が終了した場合には、割り込
み制御部９ＡはＳ６３において、先程のＳ６１とは逆に
メモリ装置２に退避してある割り込まれた時点でのレジ
スタファイル６の内容をレジスタファイル６に復帰させ
る。この処理も割り込み処理プログラム中の命令として
実行される。そして最後に割り込み処理から復帰するた
めに割り込みリターン命令を実行する。

【００１０】割り込みリターン命令は、命令デコード部
４からリターン命令制御信号が割り込み制御部９Ａに与
えられ処理がはじまる。割り込み処理制御部９Ａは図９
の（ｃ）のＳ７１において、まずステータスレジスタ７
Ａに復帰信号を与え、レジスタファイル６の特定レジス
タに退避されている割り込み時点のステータスレジスタ
７Ａの内容を、内部バスを介して読みだしステータスレ
ジスタ７Ａに復帰する。次にＳ７２において、復帰信号
をプログラムカウンタ１に与え、レジスタファイル６の
特定レジスタに退避されている割り込まれた命令アドレ
スを読みだし、プログラムカウンタ１に復帰する。プロ
グラムカウンタ１からは復帰後の最初の命令アドレスが
メモリ装置２に与えられ、割り込みにより中断されたプ
ログラムの実行が再開される。

【００１１】

【発明が解決しようとする課題】しかしながら上記のよ
うな計算機の割り込み処理装置では、レジスタファイル
が一組しかないため、割り込み処理の開始時にレジスタ
ファイルの内容をメモリ装置に退避し、また、割り込み
処理の終了時に退避したレジスタファイルの内容をメモ
リ装置から復帰する必要があった。このレジスタファイ
ルの内容の退避、および復帰処理は命令実行により行な
われる場合と、ハードウエアにより行なわれる場合の２
通りの場合がある。いずれの場合にも、この処理のため
に数十命令の実行時間に相当する時間が退避、復帰、そ
れぞれに費やされるため、割り込み応答時間、および割
り込み処理時間が長くなり性能低下をもたらしていると
いう問題点があった。特に高速の割り込み応答処理が要
求される場合には、上記のレジスタファイルの内容の一
部のみを退避、および復帰し、限られた数のレジスタを
使用して割り込み処理を行なうこともある。しかし、こ
の場合にもレジスタの退避、および復帰の時間は必要で
ある。また、削減された数のレジスタを使用してのプロ
グラミングでは、割り込み処理プログラム記述に大きな
制限を与えることになり、高級言語での割り込み処理プ
ログラミングや、移植性の高い割り込み処理プログラム
とすることが著しく困難になる。少数のレジスタのみを
使用したプログラムのためかえって性能低下をもたらす
場合もある。

【００１２】また、上記の問題を回避するために、割り
込み処理などのために特別なレジスタセットを用意して
いる計算機もある。これによりレジスタファイルの退
避、および、復帰を行なうことによる問題を軽減するこ
とが出来る。しかしながら、用意される特別なレジスタ
セットの組数は有限であり、割り込みが多重に発生する
ような全ての状況においてレジスタファイルの退避、お
よび、復帰を省くことは保証されない。従って、このよ
うな計算機においては、毎割り込み受け付け時にソフト
ウエアにより特別なレジスタセットを使用可能か否かの
判定を行ない、可能な場合にのみレジスタファイルの退
避、および、復帰を省いている。仮にほとんど割り込み
発生時に特別なレジスタセットを使用して割り込み処理
を実行することが出来たとしても、それを使用可能か否
かの判定はソフトウエアにより必ず実行されなければな
らず、そのための所要時間が性能低下をもたらしている
という問題点もあった。

【００１３】

【課題を解決するための手段】本発明に係る割り込み処
理装置は、複数のレジスタファイルから構成されるレジ
スタバンクと、プロセッサに係る状態情報を保持する状
態レジスタと、複数の通常割り込み信号及び複数の高速
割り込み信号を入力し、それぞれの割り込み処理プログ
ラムへの分岐及び復帰を制御する割り込み制御手段とを
備えた割り込み処理装置であって、前記割り込み制御手
段は、前記通常割り込み信号が入力された場合に、その
時点における前記状態レジスタの保持情報及びプログラ
ム戻りアドレスを退避保存し、該当通常割り込み信号に
より一義的に与えられる割り込みベクタから所定の割り
込み処理プログラムに分岐させ、この分岐した割り込み
処理プログラムの実行終了後に、前記退避保存した状態
レジスタの保持情報を状態レジスタに復帰させると共に
退避保存したプログラム戻りアドレスから分岐前に実行
中のプログラムに復帰させる通常割り込み制御手段と、
前記高速割り込み信号が入力された場合に、その時点に
おける前記状態レジスタの保持情報及びプログラム戻り
アドレスを退避保存し、次に前記レジスタバンク内に使
用中でないレジスタファイルの有無を判別して有る場合
には、その時点で使用中のレジスタファイルの代りにレ
ジスタバンク内の使用中でないレジスタファイルを割り
付け、該当高速割り込み信号により一義的に与えられる
割り込みベクタから所定の割り込み処理プログラムに分
岐させ、この分岐した割り込み処理プログラムの実行終
了後に、分岐前に使用していたレジスタファイルに戻
し、前記退避保存した状態レジスタの保持情報を状態レ
ジスタに復帰させると共に退避保存したプログラム戻り
アドレスから分岐前に実行中のプログラムに復帰させ、
また前記レジスタバンク内に使用中でないレジスタファ
イルの有無を判別して無い場合には、レジスタファイル
の新規割り付けは行わずに、前記通常割り込み制御手段
による制御を行わせるための別の割り込みベクタで指定
される割り込み処理プログラムに分岐させる高速割り込
み制御手段とを有するものである。

【００１４】

【作用】本発明に係る割り込み処理装置は、複数のレジ
スタファイルから構成されるレジスタバンクと、プロセ
ッサに係る状態情報を保持する状態レジスタと、複数の
通常割り込み信号及び複数の高速割り込み信号を入力
し、それぞれの割り込み処理プログラムへの分岐及び復
帰を制御する割り込み制御手段とを備えており、前記割
り込み制御手段は通常割り込み制御手段と高速割り込み
制御手段とを有する。通常割り込み制御手段は、前記通
常割り込み信号が入力された場合に、その時点における
前記状態レジスタの保持情報及びプログラム戻りアドレ
スを退避保存し、該当通常割り込み信号により一義的に
与えられる割り込みベクタから所定の割り込み処理プロ
グラムに分岐させ、この分岐した割り込み処理プログラ
ムの実行終了後に、前記退避保存した状態レジスタの保
持情報を状態レジスタに復帰させると共に退避保存した
プログラム戻りアドレスから分岐前に実行中のプログラ
ムに復帰させる。高速割り込み制御手段は、前記高速割
り込み信号が入力された場合に、その時点における前記
状態レジスタの保持情報及びプログラム戻りアドレスを
退避保存し、次に前記レジスタバンク内に使用中でない
レジスタファイルの有無を判別して有る場合には、その
時点で使用中のレジスタファイルの代りにレジスタバン
ク内の使用中でないレジスタファイルを割り付け、該当
高速割り込み信号により一義的に与えられる割り込みベ
クタから所定の割り込み処理プログラムに分岐させ、こ
の分岐した割り込み処理プログラムの実行終了後に、分
岐前に使用していたレジスタファイルに戻し、前記退避
保存した状態レジスタの保持情報を状態レジスタに復帰
させると共に退避保存したプログラム戻りアドレスから
分岐前に実行中のプログラムに復帰させ、また前記レジ
スタバンク内に使用中でないレジスタファイルの有無を
判別して無い場合には、レジスタファイルの新規割り付
けは行わずに、前記通常割り込み制御手段による制御を
行わせるための別の割り込みベクタで指定される割り込
み処理プログラムに分岐させる。従って本発明において
は、高速割り込み処理が可能な場合には、その時点で使
用中のレジスタファイルをハードウエアにより高速で切
り替え高速割り込み処理プログラムに分岐し、この分岐
したプログラムの実行終了後に、再び分岐前に使用して
いたレジスタファイルに高速で戻して分岐前のプログラ
ムに復帰させるので、従来方式のようにレジスタファイ
ルの内容のメモリ装置への退避処理及び復帰処理が不要
となり、従来よりも割り込み処理の事前処理及び事後処
理時間が大幅に低減され、割り込み処理性能が向上す
る。また本発明では、高速割り込み処理時にレジスタフ
ァイルそのものを切り替えるので、レジスタファイル内
に含まれるレジスタの数は非割り込み処理である通常処
理と同数であり、その結果、従来方式におけるレジスタ
ファイルの一部のみを退避及び復帰させ、限られた数の
レジスタを使用して割り込み処理を行う場合に生じる割
り込み処理プログラム記述上の制限が全くない。

【００１５】

【実施例】図１は本発明の実施例による割り込み処理装
置の構成を示す図である。図１において、１〜５及び８
は図８と同一のものであり、７は本発明によるステータ
スレジスタである。一般にステータスレジスタはプロセ
ッサに係る状態情報（例えば命令実行結果フラグ等）を
保持するものであるが、本発明のステータスレジスタ７
は、この一般のプロセッサに係る状態情報のほかに、レ
ジスタバンク内の複数の各レジスタファイルが使用中で
あるか否かを示すフラグ情報（この例ではチェンジフラ
グと呼び詳細は図４で説明する）も含むものである。９
は本発明による割り込み制御部であり、複数の高速割り
込み信号と複数の通常割り込み信号とを入力し、それぞ
れの割り込み処理への分岐及び復帰を制御する割り込み
制御手段である。従って割り込み制御部９は、機能的
に、高速割り込み制御手段と通常割り込み制御手段を含
むものである。１０は複数Ｎ個のレジスタファイル１〜
Ｎを含むレジスタバンクであり、各レジスタファイルが
使用中であるか否をを示すフラグ情報は前記ステータス
レジスタ７から読み取り可能になっている。１１はレジ
スタファイル選択部であり、割り込み制御部９から供給
されるレジスタファイル選択信号によって指定される１
つのレジスタファイルを選択して内部バスとの接続を行
う。

【００１６】図１の動作を説明する。図１において、プ
ログラムカウンタ１は次に実行すべき命令アドレスを生
成する部分で、ここから命令アドレスがメモリ装置２に
与えられる。メモリ装置２は与えられた命令アドレスか
ら実行すべき命令コードを読みだし、命令レジスタ３に
格納する。命令レジスタ３に格納された命令コードは、
命令コード部にてデコードされ命令実行部５に与えられ
る制御信号に変換される。命令実行部５は与えられた命
令実行指定のための制御信号に従い処理を行なう。この
とき、処理される対象となるオペランドデータは、レジ
スタバンク１０内にあるレジスタファイル１〜Ｎの中の
特定のレジスタファイルの指定されるレジスタから内部
バスを介して読みだす。この特定のレジスタファイル
は、割り込み制御部９から与えられるレジスタファイル
選択信号により選択され、内部バスに接続される。この
特定のレジスタファイル内のレジスタ指定は命令コード
の中に表わされる。また、処理結果データは、同様に内
部バスを介して命令実行部５から上記の特定のレジスタ
ファイル内の指定されるレジスタに格納される。これと
同時に、命令実行結果を反映する実行結果フラグはステ
ータスレジスタ７に格納される。通常の命令実行はこの
ようにして行なわれる。

【００１７】実行すべき命令がメモリアクセス命令の場
合には、命令実行部５ではメモリアドレス計算が行なわ
れる。メモリアクセス命令がメモリ読みだしの場合に
は、計算されたメモリアドレスをメモリ装置２に与える
ことでメモリアクセスが行なわれる。メモリから読みだ
されたデータは、内部バスを介してレジスタファイル内
の命令コードで指定されるレジスタに格納される。ま
た、メモリアクセス命令がメモリ書き込みの場合には、
命令実行部５にて計算されたメモリアドレス、および、
レジスタファイル内の命令コードで指定されるレジスタ
から読みだしたメモリ書き込みデータを、内部バスを介
してメモリ装置２に与えることでメモリアクセスが行な
われ、所定のメモリアドレスにデータが書き込まれる。

【００１８】実行すべき命令が分岐命令の場合には、命
令実行部５では分岐先命令アドレスが計算される。計算
された分岐アドレスは分岐制御部８に与えられる。同時
に、命令デコード部４からは分岐制御のための分岐命令
信号が、ステータスレジスタ７からは分岐条件が、それ
ぞれ分岐制御部８に与えられる。分岐制御部８ではこれ
らの入力信号から分岐条件が成立するか否かの判定を行
ない、分岐条件が成立する場合には次に実行すべき分岐
アドレスをプログラムカウンタ１に与える。実行すべき
命令がトラップ命令であった場合、直前に実行した命令
がオーバフロー、アンダフロー、ゼロ除算などの例外条
件を発生した場合、または高速外部割り込み入力あるい
は通常外部割り込み入力が与えられた場合には、いづれ
の場合にも割り込み要求が発生したと認識される。これ
らの場合にはその時点で実行中のプログラム実行は一時
中断され、各割り込み要因に対応する割り込み処理を行
なう。

【００１９】図２は図１の割り込み制御部９の具体的な
構成例を示す図であり、図３は図２のモードレジスタ２
２の構成を示す図であり、図４は図１のレジスタファイ
ル１〜Ｎの使用方法を説明する図であり、図５は本発明
の実施例による割り込み開始処理の流れ図であり、図６
は本発明の実施例による高速及び通常割り込み処理の流
れ図であり、図７は本発明の実施例により割り込み復帰
処理の流れ図である。図２において、２１は優先度判定
ブロック、２２はモードレジスタ、２３はＮ進アップダ
ウンカウンタ、２４はシーケンサ、２５はベクタ生成
部、２６，２７はアンプ、２８は丸印の付加された入力
端の信号の反転信号と他方の入力端の信号との論理積を
出力するＡＮＤゲートである。

【００２０】図１〜図４を参照し、図５〜図７の流れ図
に従い、本発明の実施例による割り込み処理について説
明する。本発明の実施例による割り込み処理は、まず図
５のＳ１において、例外条件、トラップ命令、高速外部
割り込み入力、および通常外部割り込み入力が図１の割
り込み制御部９に入力され受け付けられる。割り込み制
御部９はＳ２で、これらの割り込み要因入力に対して割
り込み受け付け可否の判定と、複数の受け付け可能な割
り込み入力に対しては優先度の判定を行う。そして上記
の判定は図２の優先度判定ブロック２１によって行なわ
れる。

【００２１】優先度判定ブロック２１では、入力された
各割り込み要因に対して、それぞれ割り込み受け付け可
能か否かのチェックが行なわれる。これは優先度判定ブ
ロック２１内にある割り込みマスクレジスタ、および、
割り込み可能レベルレジスタの内容に照らし合わせて判
定される。すなわち、予めプログラムにより設定された
個々の割り込み要因毎の割り込みマスクフラグが“０”
であり、かつ、割り込み要求が与えられた時点での割り
込み可能レベルよりも高い場合にのみ、当該割り込み要
因は受け付けられる。割り込み可能レベルは、計算機の
処理のレベルを逐次反映するもので、ある時点に計算機
が既にあるレベルの割り込み処理中である場合には、割
り込み可能レベルはその時点に処理している割り込み処
理にたいする要因よりも高い場合にのみ受け付け可能と
なる。さらに、同時に複数の割り込み受け付け可能な割
り込み要求が与えられた場合には、それらのうち一番優
先度の高いものが選択される。割り込み優先度は、一般
的にハードウエアにより予め定められていて優先度判定
ブロック２１内に結線論理（固定優先論理）として組み
込まれている。

【００２２】前記の優先度判定による選択の結果として
割り込みが成立した場合には、割り込み制御部９は、ま
ずＳ３で、プログラムカウンタ１に退避信号を与え、割
り込まれた命令アドレスを内部バスを介してその時点で
使用中のレジスタファイルの特定レジスタに退避する。
次にＳ４で、退避信号をステータスレジスタ７に与え、
割り込まれた時点のステータスレジスタ７の内容を同様
に内部バスを介してその時点で使用中のレジスタファイ
ルの特定レジスタに退避する。この後本発明の実施例で
は、上記の動作により選択された割り込み要因にたいし
て、高速割り込み処理を行なうものと通常割り込み処理
を行なうものとを判定し、それぞれ別の動作を行なう。
優先度判定ブロック２１にて選択された割り込み要因
が、トラップ命令、例外条件、あるいは高速割り込み入
力のいずれかの場合は、図２のモードレジスタ２２の設
定状態に応じて高速割り込み処理を行う。

【００２３】図３には、図２のモードレジスタ２２の構
成が示されており、モードレジスタ２２は、図３に示す
高速割り込みイネーブル１〜Ｎ、高速例外処理イネーブ
ル、高速トラップ処理イネーブル、および高速割り込み
イネーブルの各フラグで構成される。上記４種類のイネ
ーブルフラグのうち、高速割り込みイネーブルは、マス
ターイネーブルで、このフラグが“１”のときのみ他の
フラグが有効となる。したがって、高速割り込みイネー
ブルが“０”のときは、どんな割り込み要求条件に対し
ても高速割り込み処理は行なわれない。高速割り込みイ
ネーブル１〜Ｎは高速外部割り込み入力１〜Ｎにそれぞ
れ対応していて、高速外部割り込み入力が与えられたと
き、これに対応する高速割り込みイネーブルフラグが
“１”である場合に、該当高速割り込み処理が行なわれ
る。以下、高速例外処理イネーブルは例外信号が与えら
れた場合、また、高速トラップ処理イネーブルはトラッ
プ命令が与えられた場合、高速割り込みイネーブル１〜
Ｎと同様のはたらきをする。

【００２４】優先度判定ブロック２１は、図５のＳ５及
びＳ６において、入力された割り込み要因が高速割り込
み処理を要求する要因であるか否か及びモードレジスタ
２２の設定値が与える条件を満足するか否かを判別す
る。そしてＳ５及びＳ６の判別結果が共にＹＥＳの場合
に、割り込み制御部９はＳ７において、レジスタバンク
１０内に使用中でないレジスタファイルが有るか否か、
即ちレジスタファイルがアベイラアブルか否かを判別
し、この判別結果がＹＥＳの場合には高速割り込み処理
を行なう。これは本発明による高速割り込み処理におい
ては、割り込まれた時点に使用していたレジスタファイ
ルから新たな未使用のレジスタファイルに切り替えて割
り込み処理を行なうことを試みるが、高速割り込み処理
を可能とするためには、レジスタバンク１０内に未使用
のレジスタファイルが存在することが条件となる。そこ
で、前記Ｓ７でレジスタバンクに未使用のレジスタファ
イルがあるか否かをチェックするのである。

【００２５】図２の割り込み制御部内のＮ進アップダウ
ンカウンタ２３の出力がＮでない場合（即ちＮ未満の場
合）には、Ｎ組あるレジスタファイルのうち未使用のも
のが存在することを示している。Ｎ進アップダウンカウ
ンタ２３の計数値はその時点で使用中のレジスタファイ
ル番号（１とＮとの間の数）を示している。このＮ進ア
ップダウンカウンタ２３の初期値は１であり、高速割り
込みを受け付ける毎に１つずつカウントアップする。カ
ウントアップする条件は、高速割り込み要求が上記Ｓ５
及びＳ６の判別動作により受け付けられたこと、および
Ｓ７の判別によりＮ進アップダウンカウンタ２３の計数
値がＮ未満であるとの判別結果の両方が満たされること
である。また、このカウンタがカウントダウンする条件
は、割り込みリターン命令が実行され、そのときのステ
ータスレジスタ７の該当チェンジフラグの値が“１”で
あることの両方が満たされることである。

【００２６】図５のＳ５及びＳ６の判別結果が共にＹＥ
Ｓで、さらにＳ７において、Ｎ進アップダウンカウンタ
２３の計数値がＮでない、つまり、レジスタバンク１０
内に未使用のレジスタファイルが存在していると判別さ
れた場合、高速割り込み処理を行なうことが出来る条件
が全て満足されたことになる。図２のＡＮＤゲート２８
は、Ｎ進アップダウンカウンタ２３から出力され、その
計数値がＮのときは“１”で、Ｎでないときは“０”で
ある論理信号を、丸印の付加された一方の入力端で論理
反転し、この反転信号とモードレジスタ２２から出力さ
れその他方の入力端へ供給される該当高速割り込みイネ
ーブル信号との論理積信号であるアベイラブル信号（レ
ジスタバンク１０内のファイルレジスタが利用可能であ
り、Ｓ７の判別結果のＹＥＳに相当する）を出力する。
ＡＮＤゲート２８の出力するアベイラブル信号は、Ｎ進
アップダウンカウンタ２３には、アップイネーブル機能
信号として、シーケンサ２４にはロールアップ機能信号
として、ベクタ生成部２５へは高速ベクタ機能信号とし
てそれぞれ供給される。

【００２７】割り込み制御部９は図５のＳ８でレジスタ
バンク１０内のレジスタファイルの切り替えを行う。即
ち割り込み前に使用していたレジスタファイルから、割
り込み処理で使用する新規のレジスタファイルに切り替
える。このレジスタファイルの切り替えは、Ｎ進アップ
ダウンカウンタ２３を＋１カウントアップして、その出
力であるレジスタファイル選択信号の値を１つ増加する
ことで行なわれる。このレジスタファイル選択信号は、
レジスタファイル選択部１１に供給され、レジスタファ
イル選択部１１は直ちに選択信号に従った選択動作を行
う。従ってレジスタファイル選択信号の値が変わると、
直ちに計算機が使用するレジスタファイルが更新される
ことになる。

【００２８】前記レジスタファイルが更新されると、同
時に割り込み制御部内のシーケンサ２４はＳ９におい
て、それまで不使用状態であった該当ファイルレジスタ
が、更新により使用状態になったことを示すフラグ情報
（この例ではチェンジフラグと呼び、不使用では
“０”、使用中では“１”となる情報）として“１”の
値のチェンジフラグをステータスレジスタ７に与え、ス
テータスレジスタ７内の該当ファイルレジスタのチェン
ジフラグ情報を“１”にセットする。その結果、ステー
タスレジスタ７には、高速割り込み処理としてレジスタ
ファイルを更新したという状態情報が保存される。この
チェンジフラグは後述する割り込みリターン命令の実行
時に参照される。シーケンサ２４がチェンジフラグを
“１”にする条件は、Ｎ進アップダウンカウンタ２３の
カウントアップ条件と同様で、高速割り込み要求が受け
付けられたこと、および、Ｎ進アップダウンカウンタ２
３の計数値がＮでないことの両方が成立することであ
る。

【００２９】最後に、割り込み制御部内のベクタ生成部
２５は、Ｓ１０で、選択された高速割り込み要因に対応
する高速割り込みベクタを発生し、この割り込みベクタ
を図１の分岐制御部８に供給する。ベクタ生成部５にお
いて、高速割り込みベクタ（高速割り込みプログラムを
選択するデータの意）は、ＡＮＤゲート２８から供給さ
れる高速ベクタ機能信号（源名称はアベイラブル信号）
の値が“１”のとき生成される。そしてこの生成される
データ値は、受け付けられた割り込み要因毎に異なるデ
ータ値となり、受け付け割り込み信号入力の値により決
定されるものである。そして分岐制御部８は与えられた
割り込みベクタから分岐アドレスを生成し、高速割り込
み処理ルーチンに分岐する。

【００３０】図４は図１のレジスタバンク１０内のレジ
スタファイル１〜Ｎ（図ではＲＦ１〜ＲＦｎと記す）の
使用法を説明する図である。図４の左側は、ＲＦ１〜Ｒ
Ｆｎの使用状態を示すステータレジスタ７内のチェンジ
フラグデータが“１１０…０”の状態であり、これはＲ
Ｆ１とＲＦ２が既に使用中であり、ＲＦ３〜ＲＦｎが未
使用であることを示す。この左側の状態で、高速割り込
み処理が開始されると、新たにＲＦ３が選択され、図４
の右側に示されるように、ステータスレジスタ７内のチ
ェンジフラグデータは、ＲＦ３も使用中であることを示
す“１１１０…０”の状態になる。そして高速割り込み
処理から復帰時に、図の右側に示すように、割り込み処
理前の使用状態に戻り、ステータスレジスタ７内のチェ
ンジフラグデータは“１１０…０”に変更されることを
示している。

【００３１】割り込みが成立した場合で、上記の高速割
り込み処理以外の場合は全て通常割り込み処理を行な
う。割り込み要因が高速割り込み要因であったとして
も、レジスタバンク１０内にあるレジスタファイルが全
て使用中の場合にも通常割り込み処理を行う。即ち図５
のＳ５，Ｓ６、又はＳ７のいずれか１つの判別結果がＮ
Ｏの場合には、通常割り込み処理を行うことになる。こ
の通常割り込み処理は、従来技術による割り込み処理装
置における動作と同様である。すなわち、プログラムカ
ウンタ１の内容、および、ステータスレジスタ７の内容
を使用中のレジスタファイルの特定レジスタに退避した
後、図２のベクタ生成部２５から割り込み要因毎の通常
割り込みベクタを分岐制御部８に与える。割り込み要因
毎のベクタは、高速割り込みベクタと同様に、受け付け
割り込み信号入力から決定される。この場合、ＡＮＤゲ
ート２８から供給される高速ベクタ機能信号の値は
“０”である。これにより、分岐制御部８は図５のＳ１
１で、与えられた割り込みベクタから分岐アドレスを生
成し、通常割り込み処理ルーチンに分岐する。通常割り
込み処理の場合には、レジスタファイルの切り替えは行
なわれない。したがって、シーケンサ２４からはチェン
ジフラグの値として“０”がステータスレジスタ７に与
えられる。

【００３２】図６の（ａ）は高速割り込みルーチンのフ
ローを、（ｂ）は通常割り込み処理ルーチンのフローを
示している。高速割り込み処理では、前記説明のよう
に、レジスタファイルが切り替えられるため、従来のよ
うにレジスタファイルの内容をメモリに退避し、その後
これを復帰させる処理は不要である。従って図５の手順
により高速割り込み処理が開始されると、直ちにＳ２１
で、割り込み処理本体を実行する。通常割り込み処理で
は、レジスタファイルが切り替わらないため、通常割り
込み処理が開始されると、まずＳ３１で、レジスタファ
イルの内容をメモリ装置２に退避し、Ｓ３２で、割り込
み処理本体を実行し、その終了後のＳ３３で、先にメモ
リ装置２に退避したレジスタファイルの内容を復帰する
処理が必要となる。

【００３３】割り込みからの復帰処理は、割り込みリタ
ーン命令の実行により行なわれる。割り込みリターン命
令は、割り込み処理ルーチンの最後に実行される命令で
ある。割り込みリターン命令は、命令デコード部４から
リターン命令制御信号が割り込み制御部９に与えられ処
理がはじまる。同時にその時点のステータスレジスタ７
内のチェンジフラグの値が割り込み制御部９に与えられ
る。図６のＳ２１又はＳ３４で、命令デコード部４から
割り込みリターン命令が割り込み制御部９に与えられる
と、図２のＮ進アップダウンカウンタ２３およびシーケ
ンサ２４は、リターン命令およびステータスレジスタ７
からのチェンジフラグにより割り込み復帰処理を制御す
る。

【００３４】図７のＳ４１において、Ｎ進アップタウン
カウンタ２３及びシーケンサ２４は、それぞれ現在使用
中のレジスタファイルのチェンジフラグの値が“１”か
“０”かを判別する。まず、Ｎ進アップダウンカウンタ
２３はチェンジフラグをチェックし、その値が“１”で
あった場合には、高速割り込み処理によりレジスタファ
イルが切り替えられたと認識される。この場合の例は、
図４の右側のＲＦ３に対応するステータスレジスタ７内
のチェンジフラグデータが“１”の状態として示されて
いる。そしてこの該当チェンジフラグのデータが“１”
の場合には、Ｎ進アップダウンカウンタ２３はＳ４２
で、レジスタファイルの切り替えを行う。即ちＮ進アッ
プダウンカウンタ２３には、チェンジ信号がダウンイネ
ーブル機能信号として、またリターン命令がカウントダ
ウン機能信号として入力され、その結果その計数値を−
１だけカウントダウンする。この−１のカウントダウン
により、レジスタファイル選択信号は割り込み直前に使
用していたレジスタファイルを選択することになる。ま
た該当チェンジフラグのデータが“０”の場合には、上
記Ｎ進アップダウンカウンタ２３のカウントダウン動作
は行われない。そしてＳ４４へ移る。

【００３５】Ｎ進アップダウンカウンタ２３の動作と同
時に、シーケンサ２４もＳ４１で、チェンジフラグの内
容をチェックし、その値が“１”の場合には、Ｓ４３で
チェンジフラグのリセットを行う。これは上記Ｎ進アッ
プダウンカウンタ２３のカウントダウン処理により元の
レジスタファイルが選択されるようになるため、チェン
ジフラグの値を“０”にしてステータスレジスタ７に与
える必要があるからである。このためシーケンサ２４に
は、チェンジ信号がロールバック機能信号として、また
リターン命令がリカバー機能信号として入力され、その
結果“０”のチェンジフラグを出力する。この場合の例
は、図４の右側のＲＦ３に対応するチェンジフラグが
“１”から“０”に変更されるものとして示される。こ
のステータスレジスタ７内のフラグデータの変更によ
り、レジスタファイルは割り込み直前に使用していたも
のに巻き戻されたという状態を示す。

【００３６】またシーケンサ２４がＳ４１で、チェンジ
フラグの内容をチェックし、チェンジフラグの値が
“０”の場合には、通常割り込み処理が行なわれレジス
タファイルの切り替えはされていなかったと認識される
ため、上記フラグデータの変更処理は行なわれない。そ
してＳ４４へ移る。ここまでが、割り込み復帰処理にお
ける、高速割り込み処理からの復帰と、通常割り込み処
理からの復帰との処理の違いである。以下は、両者の場
合においても同一の動作となる。

【００３７】割り込み処理制御部９は図７のＳ４４で、
ステータスレジスタ７に復帰信号を与え、レジスタファ
イルの特定レジスタに退避されている割り込み時点のス
テータスレジスタ７の内容を内部バスを介して読みだし
ステータスレジスタ７に復帰する。次に割り込み処理部
９はＳ４５で、復帰信号をプログラムカウンタ１に与
え、レジスタファイルの特定レジスタに退避されている
割り込まれた命令アドレスを読みだし、プログラムカウ
ンタ１に復帰する。プログラムカウンタ１からは復帰後
の最初の命令アドレスがメモリ装置２に与えられ、割り
込みにより中断されたプログラムの実行が再開される。

【００３８】なお図１のレジスタファイル選択部１１及
び図２の割り込み制御部９内の各回路は、高速論理素子
により構成されているので、高速割り込み処理が可能な
場合に行うレジスタファイルの更新及び復帰のための切
り替え所要時間はきわめて短時間であり、従来のレジス
タファイルの内容のメモリ装置への退避及び復帰処理は
不要となったので、割り込み処理の事前及び事後処理の
所要時間が従来よりも大幅に低減された。また本発明の
高速割り込み処理では、更新されたレジスタファイルを
使用するので、割り込み処理において使用可能なレジス
タ数は、非割り込み処理の場合と同数であり、従来技術
における限定された数のレジスタを使用する場合に生じ
る割り込み処理プログラム記述上の制限が全くない。

【００３９】さらに、本発明では、割り込み処理のため
のジスタファイルの使用状況をハードウエアにてチェッ
クし、レジスタファイル切り替えを制御していること、
また、レジスタファイルを切り替えた場合とそうでない
場合には、別々の割り込みベクタを発生する機構をもた
せている。このため、従来方式による割り込み処理のた
めの特別なレジスタセットへの切り替えを行なうために
必要な、毎割り込み受け付け時にソフトウエアにより特
別なレジスタセットを使用可能か否かの判定を行なうこ
とは不要となり、この判定処理による性能低下の問題は
すべて回避できる。

【００４０】

【発明の効果】以上のように本発明に係る割り込み処理
装置は、複数のレジスタファイルから構成されるレジス
タバンクと、プロセッサに係る状態情報を保持する状態
レジスタと、複数の通常割り込み信号及び複数の高速割
り込み信号を入力し、それぞれの割り込み処理プログラ
ムへの分岐及び復帰を制御する割り込み制御手段とを備
えており、前記割り込み制御手段は通常割り込み制御手
段と高速割り込み制御手段とを有する。通常割り込み制
御手段は、前記通常割り込み信号が入力された場合に、
その時点における前記状態レジスタの保持情報及びプロ
グラム戻りアドレスを退避保存し、該当通常割り込み信
号により一義的に与えられる割り込みベクタから所定の
割り込み処理プログラムに分岐させ、この分岐した割り
込み処理プログラムの実行終了後に、前記退避保存した
状態レジスタの保持情報を状態レジスタに復帰させると
共に退避保存したプログラム戻りアドレスから分岐前に
実行中のプログラムに復帰させ、高速割り込み制御手段
は、前記高速割り込み信号が入力された場合に、その時
点における前記状態レジスタの保持情報及びプログラム
戻りアドレスを退避保存し、次に前記レジスタバンク内
に使用中でないレジスタファイルの有無を判別して有る
場合には、その時点で使用中のレジスタファイルの代り
にレジスタバンク内の使用中でないレジスタファイルを
割り付け、該当高速割り込み信号により一義的に与えら
れる割り込みベクタから所定の割り込み処理プログラム
に分岐させ、この分岐した割り込み処理プログラムの実
行終了後に、分岐前に使用していたレジスタファイルに
戻し、前記退避保存した状態レジスタの保持情報を状態
レジスタに復帰させると共に退避保存したプログラム戻
りアドレスから分岐前に実行中のプログラムに復帰さ
せ、また前記レジスタバンク内に使用中でないレジスタ
ファイルの有無を判別して無い場合には、レジスタファ
イルの新規割り付けは行わずに、前記通常割り込み制御
手段による制御を行わせるための別の割り込みベクタで
指定される割り込み処理プログラムに分岐させるように
したので、高速割り込み処理が可能な場合には、その時
点で使用中のレジスタファイルをハードウエアにより高
速で切り替え高速割り込み処理プログラムに分岐し、こ
の分岐したプログラムの実行終了後に、再び分岐前に使
用していたレジスタファイルに高速で戻して分岐前のプ
ログラムに復帰可能で、従来方式のようにレジスタファ
イルの内容のメモリ装置への退避処理及び復帰処理が不
要となり、従来よりも割り込み処理の事前処理及び事後
処理時間が大幅に低減され、割り込み処理性能が向上す
る。また本発明では、高速割り込み処理時にレジスタフ
ァイルそのものを切り替えるので、レジスタファイル内
に含まれるレジスタの数は非割り込み処理でする通常処
理と同数であり、その結果、従来方式におけるレジスタ
ファイルの一部のみを退避及び復帰させ、限られた数の
レジスタを使用して割り込み処理を行う場合に生じる割
り込み処理プログラム記述上の制限が全くない。

【図面の簡単な説明】

【図１】本発明の実施例による割り込み処理装置の構成
を示す図である。

【図２】図１の割り込み処理部９の具体的な構成例を示
す図である。

【図３】図２のモードレジスタ２２の構成を示す図であ
る。

【図４】図１のレジスタファイル１〜Ｎの使用方法を説
明する図である。

【図５】本発明の実施例による割り込み開始処理の流れ
図である。

【図６】本発明の実施例による高速及び通常割り込み処
理の流れ図である。

【図７】本発明の実施例による割り込み復帰処理の流れ
図である。

【図８】従来の計算機の割り込み処理装置の構成を示す
図である。

【図９】図８の装置の割り込み処理の開始、実行及び復
帰順序を示す流れ図である。

【符号の説明】

１ プログラムカウンタ ２ メモリ装置 ３ 命令レジスタ ４ 命令デコード部 ５ 命令実行部 ７ ステータスレジスタ ８ 分岐制御部 ９ 割り込み制御部 １０ レジスタバンク １１ レジスタファイル選択部

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数のレジスタファイルから構成される
   レジスタバンクと、 プロセッサに係る状態情報を保持する状態レジスタと、 複数の通常割り込み信号及び複数の高速割り込み信号を
   入力し、それぞれの割り込み処理プログラムへの分岐及
   び復帰を制御する割り込み制御手段とを備えた割り込み
   処理装置であって、 前記割り込み制御手段は、 前記通常割り込み信号が入力された場合に、その時点に
   おける前記状態レジスタの保持情報及びプログラム戻り
   アドレスを退避保存し、該当通常割り込み信号により一
   義的に与えられる割り込みベクタから所定の割り込み処
   理プログラムに分岐させ、この分岐した割り込み処理プ
   ログラムの実行終了後に、前記退避保存した状態レジス
   タの保持情報を状態レジスタに復帰させると共に退避保
   存したプログラム戻りアドレスから分岐前に実行中のプ
   ログラムに復帰させる通常割り込み制御手段と、 前記高速割り込み信号が入力された場合に、その時点に
   おける前記状態レジスタの保持情報及びプログラム戻り
   アドレスを退避保存し、次に前記レジスタバンク内に使
   用中でないレジスタファイルの有無を判別して有る場合
   には、その時点で使用中のレジスタファイルの代りにレ
   ジスタバンク内の使用中でないレジスタファイルを割り
   付け、該当高速割り込み信号により一義的に与えられる
   割り込みベクタから所定の割り込み処理プログラムに分
   岐させ、この分岐した割り込み処理プログラムの実行終
   了後に、分岐前に使用していたレジスタファイルに戻
   し、前記退避保存した状態レジスタの保持情報を状態レ
   ジスタに復帰させると共に退避保存したプログラム戻り
   アドレスから分岐前に実行中のプログラムに復帰させ、
   また前記レジスタバンク内に使用中でないレジスタファ
   イルの有無を判別して無い場合には、レジスタファイル
   の新規割り付けは行わずに、前記通常割り込み制御手段
   による制御を行わせるための別の割り込みベクタで指定
   される割り込み処理プログラムに分岐させる高速割り込
   み制御手段とを有することを特徴とする割り込み処理装
   置。
2. 【請求項２】 前記割り込み制御手段は、 複数の各高速割り込みイネーブルフラグを含む、各種割
   り込みイネーブルフラグにより構成されるモードレジス
   タと、 前記複数の高速割り込み信号及び通常割り込み信号を含
   む複数の割り込み要因信号、並びに前記モードレジスタ
   の保持情報を入力し、複数の割り込み要因信号のうちの
   最高優先度の信号を選択出力する優先度判定手段と、 前記レジタバンク内における使用中のレジスタファイル
   の数を計数し、レジスタファイル選択信号を出力する加
   減算カウンタと、 前記優先度判定手段の出力、モードレジスタの保持情報
   及び加減算カウンタの出力に基づき、分岐処理用の割り
   込みベクタを生成するベクタ生成手段と、 前記状態レジスタの保持情報、優先度判定手段の出力及
   び復帰命令に基づき、前記退避保存、、復帰及び状態レ
   ジスタの保持情報の変更の各制御信号を出力するシーケ
   ンス制御手段とを備えたことを特徴とする請求項１記載
   の割り込み処理装置。
3. 【請求項３】 前記割り込み制御手段に含まれる加減算
   カウンタが出力するレジスタファイル選択信号によっ
   て、前記レジスタバンク内の複数のレジスタファイルの
   うちの１つを選択して内部バスに接続させるレジスタフ
   ァイル選択手段を備えた請求項１又は請求項２記載の割
   り込み処理装置。
4. 【請求項４】 前記状態レジスタは、プロセッサに係る
   状態情報の一部として、前記レジスタバンク内の複数の
   各レジスタファイルが使用中であるか否かを示すフラグ
   情報を含むことを特徴とする請求項１ないし請求項３の
   いずれかに記載の割り込み処理装置。