JP3024719B2 - プログラマブルコントローラの演算処理方法 - Google Patents
プログラマブルコントローラの演算処理方法Info
- Publication number
- JP3024719B2 JP3024719B2 JP4145741A JP14574192A JP3024719B2 JP 3024719 B2 JP3024719 B2 JP 3024719B2 JP 4145741 A JP4145741 A JP 4145741A JP 14574192 A JP14574192 A JP 14574192A JP 3024719 B2 JP3024719 B2 JP 3024719B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- processor
- sequence
- cpu
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Advance Control (AREA)
- Multi Processors (AREA)
- Programmable Controllers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、中央演算処理装置（Ｃ
ＰＵ）とビット演算プロセッサ（ＢＰ）の２つのプロセ
ッサでシーケンス命令の実行を行うプログラマブルコン
トローラの演算処理方法に関する。
ＰＵ）とビット演算プロセッサ（ＢＰ）の２つのプロセ
ッサでシーケンス命令の実行を行うプログラマブルコン
トローラの演算処理方法に関する。
【０００２】
【従来の技術】従来、シーケンスプログラムを実行する
ことにより電子機器の自動制御を行うプログラマブルコ
ントローラでは、高速演算処理を実現するために、シー
ケンス命令の中のビット演算を行うビット演算プロセッ
サ（以下、ＢＰと称す）とビット演算以外のシーケンス
命令（以下、この命令を応用命令と称す）を実行する中
央演算処理装置（ＣＰＵ）とを設けている。ビット演算
としては主にアンド，オア等のビット情報の論理演算や
ビット情報の読み／書きを行い、プログラマブルコント
ローラでは接点情報の論理演算や入出力処理にＢＰが用
いられる。また、応用命令は、ビット値以外の数値演算
や各種情報処理の実行を指示する命令である。
ことにより電子機器の自動制御を行うプログラマブルコ
ントローラでは、高速演算処理を実現するために、シー
ケンス命令の中のビット演算を行うビット演算プロセッ
サ（以下、ＢＰと称す）とビット演算以外のシーケンス
命令（以下、この命令を応用命令と称す）を実行する中
央演算処理装置（ＣＰＵ）とを設けている。ビット演算
としては主にアンド，オア等のビット情報の論理演算や
ビット情報の読み／書きを行い、プログラマブルコント
ローラでは接点情報の論理演算や入出力処理にＢＰが用
いられる。また、応用命令は、ビット値以外の数値演算
や各種情報処理の実行を指示する命令である。
【０００３】ユーザーメモリから読出されたシーケンス
命令はＢＰにおいて自己のＢＰで実行可能か否かの判別
が行われ、シーケンス命令がＢＰにおいて実行の不可の
場合には、そのシーケンス命令の実行権がＣＰＵに引き
渡される。ＣＰＵは、シーケンス命令の実行権を受け取
ると、シーケンス命令の種類内容に対応した実際の演算
処理を実行する。より具体的には、シーケンス命令の種
類毎に、その命令に対応した演算処理を規定した詳細の
プログラム情報が予めシステムプログラムメモリに格納
されているので、ＣＰＵはシーケンス命令の命令コード
からシステムプログラムメモリの読出し先頭アドレスを
識別又は算出する。次に算出された先頭アドレスを用い
てプログラム情報を読出して演算実行する。
命令はＢＰにおいて自己のＢＰで実行可能か否かの判別
が行われ、シーケンス命令がＢＰにおいて実行の不可の
場合には、そのシーケンス命令の実行権がＣＰＵに引き
渡される。ＣＰＵは、シーケンス命令の実行権を受け取
ると、シーケンス命令の種類内容に対応した実際の演算
処理を実行する。より具体的には、シーケンス命令の種
類毎に、その命令に対応した演算処理を規定した詳細の
プログラム情報が予めシステムプログラムメモリに格納
されているので、ＣＰＵはシーケンス命令の命令コード
からシステムプログラムメモリの読出し先頭アドレスを
識別又は算出する。次に算出された先頭アドレスを用い
てプログラム情報を読出して演算実行する。
【０００４】この演算実行に関連して、シーケンス命令
の中のオペランド部（演算に用いるパラメータ値の格納
アドレス）の示す情報を各種メモリから読出す。ＣＰＵ
側で応用命令を実行すると、ＣＰＵはＢＰにシーケンス
命令の実行権を引き渡す。実行権を引き渡されたＢＰは
次のシーケンス命令について、上述の同様の処理を行
う。このようにしてＢＰとＣＰＵとはシーケンス命令の
種類に対応して、シーケンスプログラム中のシーケンス
命令を実行していく。
の中のオペランド部（演算に用いるパラメータ値の格納
アドレス）の示す情報を各種メモリから読出す。ＣＰＵ
側で応用命令を実行すると、ＣＰＵはＢＰにシーケンス
命令の実行権を引き渡す。実行権を引き渡されたＢＰは
次のシーケンス命令について、上述の同様の処理を行
う。このようにしてＢＰとＣＰＵとはシーケンス命令の
種類に対応して、シーケンスプログラム中のシーケンス
命令を実行していく。
【０００５】
【発明が解決しようとする課題】このようにして、プロ
グラマブルコントローラの処理速度の向上が図られてき
たが、より一層の高速処理が望まれている。
グラマブルコントローラの処理速度の向上が図られてき
たが、より一層の高速処理が望まれている。
【０００６】そこで、本発明の目的は、上述の点に鑑み
て、プログラマブルコントローラのシーケンスプログラ
ム実行速度をより高めることの可能なプログラマブルコ
ントローラの演算処理方法を提供することにある。
て、プログラマブルコントローラのシーケンスプログラ
ム実行速度をより高めることの可能なプログラマブルコ
ントローラの演算処理方法を提供することにある。
【０００７】
【課題を解決するための手段】このような目的を達成す
るために、請求項１の発明は、シーケンスプログラム中
に記載されたシーケンス命令の中のビット演算命令を第
１のプロセッサが実行し、該ビット演算命令以外の応用
命令を第２のプロセッサが実行し、シーケンス命令の種
類を前記第１のプロセッサが識別して、シーケンス命令
を実行するプロセッサを決定するプログラマブルコント
ローラの演算処理方法において、前記第２のプロセッサ
が実行するシーケンス命令の種類毎に該シーケンス命令
の示す処理内容を示すプログラム情報をメモリに予め記
憶しておき、前記第１のプロセッサは前記シーケンス命
令の識別を行う際に、前記応用命令についての種類識別
をも実行し、当該識別結果に対応させて前記メモリに記
憶のプログラム情報の格納アドレスを前記第２のプロセ
ッサに引き渡すとともに、前記第１のプロセッサは前記
応用命令についての種類識別を行った場合には、識別の
対象となったシーケンス命令から、前記第２のプロセッ
サの実行に用いるオペランド情報を取り出し、当該第２
のプロセッサに引き渡すことを特徴とする。
るために、請求項１の発明は、シーケンスプログラム中
に記載されたシーケンス命令の中のビット演算命令を第
１のプロセッサが実行し、該ビット演算命令以外の応用
命令を第２のプロセッサが実行し、シーケンス命令の種
類を前記第１のプロセッサが識別して、シーケンス命令
を実行するプロセッサを決定するプログラマブルコント
ローラの演算処理方法において、前記第２のプロセッサ
が実行するシーケンス命令の種類毎に該シーケンス命令
の示す処理内容を示すプログラム情報をメモリに予め記
憶しておき、前記第１のプロセッサは前記シーケンス命
令の識別を行う際に、前記応用命令についての種類識別
をも実行し、当該識別結果に対応させて前記メモリに記
憶のプログラム情報の格納アドレスを前記第２のプロセ
ッサに引き渡すとともに、前記第１のプロセッサは前記
応用命令についての種類識別を行った場合には、識別の
対象となったシーケンス命令から、前記第２のプロセッ
サの実行に用いるオペランド情報を取り出し、当該第２
のプロセッサに引き渡すことを特徴とする。
【０００８】
【０００９】
【作用】本発明は、従来、ＢＰ（第１のプロセッサ）が
シーケンス命令を実行するプロセッサの選択のためにシ
ーケンス命令の識別を行い、ＣＰＵ（第２のプロセッ
サ）がシーケンス命令に対応のプログラム情報の格納ア
ドレスを決定するためのシーケンス命令の識別（又は算
出）を行う点に着目し、本発明では第１プロセッサの識
別処理を利用して、第２プロセッサが必要とするプログ
ラム格納アドレスやオペランド情報を第１プロセッサか
ら第２プロセッサに引き渡す。
シーケンス命令を実行するプロセッサの選択のためにシ
ーケンス命令の識別を行い、ＣＰＵ（第２のプロセッ
サ）がシーケンス命令に対応のプログラム情報の格納ア
ドレスを決定するためのシーケンス命令の識別（又は算
出）を行う点に着目し、本発明では第１プロセッサの識
別処理を利用して、第２プロセッサが必要とするプログ
ラム格納アドレスやオペランド情報を第１プロセッサか
ら第２プロセッサに引き渡す。
【００１０】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１１】図１は、本発明を適用したプログラマブル
コントローラの回路構成を図１に示す。
コントローラの回路構成を図１に示す。
【００１２】図１において、ＣＰＵ１０はシステムＲＯ
Ｍ（リードオンリメモリ）３０に格納されたシステムプ
ログラムに従って装置全体の動作制御を司る他、システ
ム運転時にはユーザー用ＲＡＭ（ランダムアクセスメモ
リ）５０のシーケンスプログラムの中の応用命令を演算
実行する。
Ｍ（リードオンリメモリ）３０に格納されたシステムプ
ログラムに従って装置全体の動作制御を司る他、システ
ム運転時にはユーザー用ＲＡＭ（ランダムアクセスメモ
リ）５０のシーケンスプログラムの中の応用命令を演算
実行する。
【００１３】ＣＰＵ１０内にはユーザー用ＲＡＭ５０の
読取りアドレスを指定するプログラムカウンタ１０Ａが
設けられており、このプログラムカウンタ１０Ａの指示
するアドレスからシーケンス命令がＣＰＵ１０又はＢＰ
２０により読出され、バス上に送出される。ＣＰＵ１０
とＢＰ２０とはバス以外にも信号線接続され、この信号
線を介して動作タイミング信号や本発明に関わる情報信
号の授受が行われる。
読取りアドレスを指定するプログラムカウンタ１０Ａが
設けられており、このプログラムカウンタ１０Ａの指示
するアドレスからシーケンス命令がＣＰＵ１０又はＢＰ
２０により読出され、バス上に送出される。ＣＰＵ１０
とＢＰ２０とはバス以外にも信号線接続され、この信号
線を介して動作タイミング信号や本発明に関わる情報信
号の授受が行われる。
【００１４】ＢＰ２０はメモリに対して読み／書き可能
で、ビット単位の演算を行うプロセッサを用いる。ＢＰ
２０内には本発明に関わるシーケンス命令−アドレス変
換回路２０Ａおよびオペランド情報作成回路２０Ｂが設
けられている。
で、ビット単位の演算を行うプロセッサを用いる。ＢＰ
２０内には本発明に関わるシーケンス命令−アドレス変
換回路２０Ａおよびオペランド情報作成回路２０Ｂが設
けられている。
【００１５】シーケンス命令−アドレス変換回路２０Ａ
は、従来、ＣＰＵがソフト処理で行っていた、シーケン
ス命令についての詳細プログラムの先頭格納アドレスの
算出処理をハードで行う回路である。回路の一例として
はシフトレジスタ等を用いて、以下の処理を実行する。
すなわち、シーケンス命令の中の命令コードを表わす複
数ビットをシフト処理によりマスクし、マスク後のビッ
ト情報の中の特定ビットを抽出することにより読出しア
ドレスを作成する。
は、従来、ＣＰＵがソフト処理で行っていた、シーケン
ス命令についての詳細プログラムの先頭格納アドレスの
算出処理をハードで行う回路である。回路の一例として
はシフトレジスタ等を用いて、以下の処理を実行する。
すなわち、シーケンス命令の中の命令コードを表わす複
数ビットをシフト処理によりマスクし、マスク後のビッ
ト情報の中の特定ビットを抽出することにより読出しア
ドレスを作成する。
【００１６】オペランド情報作成回路２０Ｂの回路構成
を図２に示す。図２において、デコーダ１０１は従来の
ように読出しのシーケンス命令がＢＰが実行すべきであ
るか否かの判別を信号識別する。デコーダ１０１は、そ
の他、本発明に関わる処理として、ＢＰ非実行のシーケ
ンス命令（応用命令）を検出したとき、そのシーケンス
命令の中のオペランド部分をレジスタ１０２に格納する
ための制御信号を発生する。レジスタ１０２に格納され
たオペランドが、ＣＰＵ１０の応用命令の実行に必要な
情報として、ＣＰＵ１０に引き渡される。
を図２に示す。図２において、デコーダ１０１は従来の
ように読出しのシーケンス命令がＢＰが実行すべきであ
るか否かの判別を信号識別する。デコーダ１０１は、そ
の他、本発明に関わる処理として、ＢＰ非実行のシーケ
ンス命令（応用命令）を検出したとき、そのシーケンス
命令の中のオペランド部分をレジスタ１０２に格納する
ための制御信号を発生する。レジスタ１０２に格納され
たオペランドが、ＣＰＵ１０の応用命令の実行に必要な
情報として、ＣＰＵ１０に引き渡される。
【００１７】図１に戻り、システムＲＯＭ３０には、Ｃ
ＰＵ１０の実行するシステム処理を規定したシステムプ
ログラムが格納されている。従来のシステムＲＯＭと異
なる点は、本実施例のシステムＲＯＭ３０には、シーケ
ンス命令（応用命令）の詳細プログラムが記載されてお
らず、システムＲＡＭ４０上に記載される点である。
ＰＵ１０の実行するシステム処理を規定したシステムプ
ログラムが格納されている。従来のシステムＲＯＭと異
なる点は、本実施例のシステムＲＯＭ３０には、シーケ
ンス命令（応用命令）の詳細プログラムが記載されてお
らず、システムＲＡＭ４０上に記載される点である。
【００１８】システムＲＡＭ４０は読み／書き自在であ
り、ワークメモリとしてＣＰＵ１０の演算処理に用いる
データを記憶する。本発明に関わる記憶領域としては、
ＣＰＵ側で実行するシーケンス命令の種類毎に、その詳
細なプログラム、すなわち、ＣＰＵ１０が演算実行する
プログラムを記憶する領域（以下、ジャンプテーブルと
称す）４０Ａが設けられている。また、このジャンプテ
ーブルの中のＣＰＵが実際にアクセス（読出し）すべき
アドレス（ジャンプ先指定情報）を記憶する領域（ジャ
ンプ先指定レジスタと称す）４０Ｂも設けられている。
り、ワークメモリとしてＣＰＵ１０の演算処理に用いる
データを記憶する。本発明に関わる記憶領域としては、
ＣＰＵ側で実行するシーケンス命令の種類毎に、その詳
細なプログラム、すなわち、ＣＰＵ１０が演算実行する
プログラムを記憶する領域（以下、ジャンプテーブルと
称す）４０Ａが設けられている。また、このジャンプテ
ーブルの中のＣＰＵが実際にアクセス（読出し）すべき
アドレス（ジャンプ先指定情報）を記憶する領域（ジャ
ンプ先指定レジスタと称す）４０Ｂも設けられている。
【００１９】ジャンプテーブル４０Ａの内容は電源投入
時等の初期化処理において、ＣＰＵ１０に書き込まれ、
ジャンプ先指定レジスタ４０Ｂの内容はシステム運転時
ＢＰ２０により書き込まれる。
時等の初期化処理において、ＣＰＵ１０に書き込まれ、
ジャンプ先指定レジスタ４０Ｂの内容はシステム運転時
ＢＰ２０により書き込まれる。
【００２０】ユーザー用ＲＡＭ５０は不図示のプログラ
ミング装置から入力された電子機器制御用のシーケンス
プログラムを格納する。
ミング装置から入力された電子機器制御用のシーケンス
プログラムを格納する。
【００２１】このような回路におけるシーケンス命令の
実行処理を図３および図４を参照しながら説明する。な
お、図３はＢＰ２０の実行するハード処理手順を示すフ
ローチャートであり、図４はＣＰＵ１０の実行するソフ
ト処理手順を図示したフローチャートである。
実行処理を図３および図４を参照しながら説明する。な
お、図３はＢＰ２０の実行するハード処理手順を示すフ
ローチャートであり、図４はＣＰＵ１０の実行するソフ
ト処理手順を図示したフローチャートである。
【００２２】電源投入時、メモリカセットなどの外部記
憶装置又は、内部メモリのいずれか予め定められたメモ
リからジャンプテーブルに記載すべき内容がＣＰＵ１０
により読出され、ジャンプテーブル４０Ａに書き込まれ
る（図４のステップＴ１０）。システム起動に応じＣＰ
Ｕ１０はプログラムカウンタ１０Ａにシーケンスプログ
ラムの先頭読出しアドレスを設定し、ＢＰ２０を起動さ
せる（図４のステップＴ１１）。
憶装置又は、内部メモリのいずれか予め定められたメモ
リからジャンプテーブルに記載すべき内容がＣＰＵ１０
により読出され、ジャンプテーブル４０Ａに書き込まれ
る（図４のステップＴ１０）。システム起動に応じＣＰ
Ｕ１０はプログラムカウンタ１０Ａにシーケンスプログ
ラムの先頭読出しアドレスを設定し、ＢＰ２０を起動さ
せる（図４のステップＴ１１）。
【００２３】この起動指示を受けたＢＰ２０は（図３の
ステップＳ１０）、プログラムカウンタ１０Ａの示すユ
ーザー用ＲＡＭ５０アドレスからシーケンス命令を読出
し、読出しのシーケンス命令がＢＰ２０において実行可
能であるか否かの判定を行う（図３のステップＳ１
２）。実行可の判定が得られた場合は、従来と同様、Ｂ
Ｐ２０内においてシーケンス命令の指示するビット演算
を実行する（図３のステップＳ２０→Ｓ２１）。
ステップＳ１０）、プログラムカウンタ１０Ａの示すユ
ーザー用ＲＡＭ５０アドレスからシーケンス命令を読出
し、読出しのシーケンス命令がＢＰ２０において実行可
能であるか否かの判定を行う（図３のステップＳ１
２）。実行可の判定が得られた場合は、従来と同様、Ｂ
Ｐ２０内においてシーケンス命令の指示するビット演算
を実行する（図３のステップＳ２０→Ｓ２１）。
【００２４】この後、ＢＰ２０はＣＰＵ１０内のプログ
ラムカウンタ１０Ａの値を、次に読出すべきアドレス値
に更新する（図３のステップＳ２２）。
ラムカウンタ１０Ａの値を、次に読出すべきアドレス値
に更新する（図３のステップＳ２２）。
【００２５】ＢＰ２０がビット演算処理を実行している
間は、ＣＰＵ１０はジャンプ先指定レジスタに対するＢ
Ｐ２０の書き込みを監視し、システム処理等の内部処理
を行う（図４のステップＴ１３→Ｔ１４→Ｔ２１→Ｔ１
３のループ処理）。
間は、ＣＰＵ１０はジャンプ先指定レジスタに対するＢ
Ｐ２０の書き込みを監視し、システム処理等の内部処理
を行う（図４のステップＴ１３→Ｔ１４→Ｔ２１→Ｔ１
３のループ処理）。
【００２６】一方、ＢＰ２０が読出したシーケンス命令
がたとえば加算処理に関する応用命令の場合、図３のス
テップＳ１２の処理でＢＰ２０の処理不可の判定が得ら
れると、ＢＰ２０内のシーケンス命令−アドレス変換回
路２０ＡによりＣＰＵ１０のジャンプ先アドレスが作成
され、ＢＰ２０の読み／書き機能によりジャンプ先アド
レスがシステムＲＡＭ４０内のジャンプ先指定レジスタ
４０Ｂに書き込まれる（図３のステップＳ３１→Ｓ４
１）。
がたとえば加算処理に関する応用命令の場合、図３のス
テップＳ１２の処理でＢＰ２０の処理不可の判定が得ら
れると、ＢＰ２０内のシーケンス命令−アドレス変換回
路２０ＡによりＣＰＵ１０のジャンプ先アドレスが作成
され、ＢＰ２０の読み／書き機能によりジャンプ先アド
レスがシステムＲＡＭ４０内のジャンプ先指定レジスタ
４０Ｂに書き込まれる（図３のステップＳ３１→Ｓ４
１）。
【００２７】また、図２のレジスタ１０２にはシーケン
ス命令中のオペランドが設定され、このオペランド情報
がＣＰＵ１０に引き渡される（図３のステップＳ４
２）。このようにして、ＢＰ２０は、ＣＰＵ１０のジャ
ンプ先アドレスをレジスタ４０Ｂに書き込みと同時にオ
ペランド情報をＣＰＵ１０に送出する。この後、ＢＰ２
０はＣＰＵ１０内のプログラムカウンタを進め、停止す
る（ステップＳ４４）。
ス命令中のオペランドが設定され、このオペランド情報
がＣＰＵ１０に引き渡される（図３のステップＳ４
２）。このようにして、ＢＰ２０は、ＣＰＵ１０のジャ
ンプ先アドレスをレジスタ４０Ｂに書き込みと同時にオ
ペランド情報をＣＰＵ１０に送出する。この後、ＢＰ２
０はＣＰＵ１０内のプログラムカウンタを進め、停止す
る（ステップＳ４４）。
【００２８】ジャンプ先指定レジスタ４０Ｂへの書き込
みをＣＰＵ１０側で、検知すると、ＣＰＵ１０はジャン
プ先指定レジスタ４０Ｂの内容を読出し（図４のステッ
プＴ１３）、読出した内容、すなわち、ジャンプテーブ
ル４０Ａ内のジャンプ先アドレス、この例では加算処理
に関する詳細プログラムを格納するアドレスへジャンプ
する。以下、ＣＰＵ１０はこの詳細プログラムをジャン
プテーブル４０Ａから読出し、ＢＰ２０から送られてき
たオペランド情報に基づき、加数をメモリから読出して
加算処理を行う（図４のステップＴ３１〜Ｔ３２）。応
用命令の中の加算処理の終了後、ＣＰＵ１０はＢＰ２０
に再起動をかける。ＢＰ２０は再起動の指示に応じ、次
の新しいシーケンス命令についての上述の判別処理なら
びにシーケンスビット演算処理又は応用命令関連処理を
実行する。
みをＣＰＵ１０側で、検知すると、ＣＰＵ１０はジャン
プ先指定レジスタ４０Ｂの内容を読出し（図４のステッ
プＴ１３）、読出した内容、すなわち、ジャンプテーブ
ル４０Ａ内のジャンプ先アドレス、この例では加算処理
に関する詳細プログラムを格納するアドレスへジャンプ
する。以下、ＣＰＵ１０はこの詳細プログラムをジャン
プテーブル４０Ａから読出し、ＢＰ２０から送られてき
たオペランド情報に基づき、加数をメモリから読出して
加算処理を行う（図４のステップＴ３１〜Ｔ３２）。応
用命令の中の加算処理の終了後、ＣＰＵ１０はＢＰ２０
に再起動をかける。ＢＰ２０は再起動の指示に応じ、次
の新しいシーケンス命令についての上述の判別処理なら
びにシーケンスビット演算処理又は応用命令関連処理を
実行する。
【００２９】以上、述べたように、本実施例ではＢＰ２
０側で実行プロセッサの判別を行う際に、応用命令につ
いてはＣＰＵ１０のジャンプ先アドレスおよび演算に必
要なオペランド情報をハードにより作成してしまう。
０側で実行プロセッサの判別を行う際に、応用命令につ
いてはＣＰＵ１０のジャンプ先アドレスおよび演算に必
要なオペランド情報をハードにより作成してしまう。
【００３０】このため、従来のようにＣＰＵ側で複数ス
テップをかけてジャンプ先アドレスおよびオペランド情
報をソフトで演算作成する場合に比べてＢＰ側でＣＰＵ
の処理と並行してハードで作成する本実施例の方が処理
時間が短縮される。
テップをかけてジャンプ先アドレスおよびオペランド情
報をソフトで演算作成する場合に比べてＢＰ側でＣＰＵ
の処理と並行してハードで作成する本実施例の方が処理
時間が短縮される。
【００３１】加えて、シーケンス応用命令が多い程、シ
ーケンスプログラム全体の処理時間が大幅に短縮され
る。
ーケンスプログラム全体の処理時間が大幅に短縮され
る。
【００３２】本実施例の他に次の例を実現できる。
【００３３】１）本実施例ではＢＰ２０のジャンプ先指
定レジスタ４０Ｂへの書き込みをＣＰＵ１０側で監視す
るようにしているが、ＢＰ２０の停止指示をＣＰＵ１０
側が受けたときに、ＣＰＵ１０がジャンプ先指定レジス
タ４０Ｂへの読出しを行うようにしてもよい。またこの
停止指示をＣＰＵ１０に対する割込指示を行う場合、Ｃ
ＰＵ１０側の割込処理でジャンプ先指定レジスタの変更
有無の監視を行うこともできる。ただし、この場合は、
従来のようにＣＰＵ１０内のレジスタのプッシュ，ポッ
プ処理が必要となる。
定レジスタ４０Ｂへの書き込みをＣＰＵ１０側で監視す
るようにしているが、ＢＰ２０の停止指示をＣＰＵ１０
側が受けたときに、ＣＰＵ１０がジャンプ先指定レジス
タ４０Ｂへの読出しを行うようにしてもよい。またこの
停止指示をＣＰＵ１０に対する割込指示を行う場合、Ｃ
ＰＵ１０側の割込処理でジャンプ先指定レジスタの変更
有無の監視を行うこともできる。ただし、この場合は、
従来のようにＣＰＵ１０内のレジスタのプッシュ，ポッ
プ処理が必要となる。
【００３４】２）本実施例では１シーケンス命令あたり
４バイトのジャンプテーブルを想定しているが、これに
限定することなく、ジャンプテーブルを所望のバイト数
とすることができる。
４バイトのジャンプテーブルを想定しているが、これに
限定することなく、ジャンプテーブルを所望のバイト数
とすることができる。
【００３５】３）本実施例のようにジャンプテーブルを
書き換え自在メモリ（ＲＡＭ）に格納することにより次
のような利点がある。
書き換え自在メモリ（ＲＡＭ）に格納することにより次
のような利点がある。
【００３６】ａ）ユーザーに提供するシーケンス命令に
ついてユーザーの欲求するシーケンス命令を選択でき、
システム用ＲＯＭの容量を小さくし、製造コストの低減
に寄与することができる。
ついてユーザーの欲求するシーケンス命令を選択でき、
システム用ＲＯＭの容量を小さくし、製造コストの低減
に寄与することができる。
【００３７】ｂ）シーケンスプログラム保存用メモリカ
セット等に詳細プログラムを保存し、システム立ち上げ
時にシステムＲＡＭに転送すると、ユーザー側でもプロ
グラミング装置を用いて所望のシーケンス命令を作成す
ることができる。
セット等に詳細プログラムを保存し、システム立ち上げ
時にシステムＲＡＭに転送すると、ユーザー側でもプロ
グラミング装置を用いて所望のシーケンス命令を作成す
ることができる。
【００３８】４）ジャンプテーブルに記載しておくプロ
グラム情報は次の種類がある。
グラム情報は次の種類がある。
【００３９】ａ）ファンクション命令のようにシーケン
ス命令中にはオペランド情報がなく命令コードだけでシ
ーケンス命令が構成される場合は、ビット演算プロセッ
サはデコーダの識別結果に対応させてジャンプ先テーブ
ルのアドレスのみを引き渡す（請求項１の発明に対
応）。
ス命令中にはオペランド情報がなく命令コードだけでシ
ーケンス命令が構成される場合は、ビット演算プロセッ
サはデコーダの識別結果に対応させてジャンプ先テーブ
ルのアドレスのみを引き渡す（請求項１の発明に対
応）。
【００４０】ｂ）その他、シーケンス命令中にオペラン
ド情報、たとえば、演算対象のデータの格納アドレス等
が含まれている場合は、本実施例のようにデコーダの識
別結果に基づきオペランド情報の取り出し、引き渡しを
ＢＰが行う（請求項２の発明に対応）。
ド情報、たとえば、演算対象のデータの格納アドレス等
が含まれている場合は、本実施例のようにデコーダの識
別結果に基づきオペランド情報の取り出し、引き渡しを
ＢＰが行う（請求項２の発明に対応）。
【００４１】
【発明の効果】以上、説明したように、本発明では、第
１プロセッサ（ＢＰ）側の識別処理を用いて、第２プロ
セッサ（ＣＰＵ）側の応用命令に必要な、プログラム情
報の格納アドレスやオペランド情報を用意する。この結
果、従来第２のプロセッサが時系列的に行っていた処理
の一部をＢＰ側で並行処理するので、従来よりもシーケ
ンス命令の処理時間が短縮される。
１プロセッサ（ＢＰ）側の識別処理を用いて、第２プロ
セッサ（ＣＰＵ）側の応用命令に必要な、プログラム情
報の格納アドレスやオペランド情報を用意する。この結
果、従来第２のプロセッサが時系列的に行っていた処理
の一部をＢＰ側で並行処理するので、従来よりもシーケ
ンス命令の処理時間が短縮される。
【図１】本発明実施例のシステム構成を示すブロック図
である。
である。
【図２】図１のオペランド情報作成回路２０Ｂの回路構
成を示すブロック図である。
成を示すブロック図である。
【図３】図１のＢＰ２０が実行する処理手順を示すフロ
ーチャートである。
ーチャートである。
【図４】図１のＣＰＵ１０が実行する処理手順を示すフ
ローチャートである。
ローチャートである。
１０ ＣＰＵ １０Ａ プログラムカウンタ（ＰＣ） ２０ ビット演算プロセッサ（ＢＰ） ２０Ａ シーケンス命令−アドレス変換回路 ２０Ｂ オペランド情報作成回路 ３０ システムＲＯＭ ４０ システムＲＡＭ ４０Ａ ジャンプテーブル ４０Ｂ ジャンプ先指定レジスタ ５０ ユーザー用ＲＡＭ
Claims (1)
- 【請求項１】 シーケンスプログラム中に記載されたシ
ーケンス命令の中のビット演算命令を第１のプロセッサ
が実行し、該ビット演算命令以外の応用命令を第２のプ
ロセッサが実行し、シーケンス命令の種類を前記第１の
プロセッサが識別して、シーケンス命令を実行するプロ
セッサを決定するプログラマブルコントローラの演算処
理方法において、 前記第２のプロセッサが実行するシーケンス命令の種類
毎に該シーケンス命令の示す処理内容を示すプログラム
情報をメモリに予め記憶しておき、 前記第１のプロセッサは前記シーケンス命令の識別を行
う際に、前記応用命令についての種類識別をも実行し、 当該識別結果に対応させて前記メモリに記憶のプログラ
ム情報の格納アドレスを前記第２のプロセッサに引き渡
すとともに、 前記第１のプロセッサは前記応用命令についての種類識
別を行った場合には、識別の対象となったシーケンス命
令から、前記第２のプロセッサの実行に用いるオペラン
ド情報を取り出し、当該第２のプロセッサに引き渡す こ
とを特徴とすることを特徴とするプログラマブルコント
ローラの演算処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4145741A JP3024719B2 (ja) | 1992-06-05 | 1992-06-05 | プログラマブルコントローラの演算処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4145741A JP3024719B2 (ja) | 1992-06-05 | 1992-06-05 | プログラマブルコントローラの演算処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05341820A JPH05341820A (ja) | 1993-12-24 |
| JP3024719B2 true JP3024719B2 (ja) | 2000-03-21 |
Family
ID=15392078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4145741A Expired - Lifetime JP3024719B2 (ja) | 1992-06-05 | 1992-06-05 | プログラマブルコントローラの演算処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3024719B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6294142B2 (ja) * | 2014-04-25 | 2018-03-14 | ファナック株式会社 | 被演算データ読み出しのための外部メモリアクセスが発生しないプログラマブルコントローラ |
-
1992
- 1992-06-05 JP JP4145741A patent/JP3024719B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05341820A (ja) | 1993-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2883784B2 (ja) | マイクロコンピュータ | |
| JP2982875B2 (ja) | スレーブ制御装置 | |
| JPS6055849B2 (ja) | 命令制御方式 | |
| JP3024719B2 (ja) | プログラマブルコントローラの演算処理方法 | |
| JP2001256044A (ja) | データ処理装置 | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JP3441262B2 (ja) | データ処理装置 | |
| JP3074809B2 (ja) | プログラマブル・コントローラ | |
| JPS5835648A (ja) | プログラム実行制御方式 | |
| JP2000076095A (ja) | プログラムトレース装置およびプログラムトレース方法およびそのプログラムを記憶した記憶媒体 | |
| JPS5856051A (ja) | アクセス割込みによるアドレス・コンペア方式 | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JPS6341092B2 (ja) | ||
| JPH0535499A (ja) | データ処理装置及びデータ処理方法 | |
| JPH05241853A (ja) | プログラマブルコントローラ | |
| JPH04275603A (ja) | プログラマブル・コントローラ | |
| JPH1139159A (ja) | 計算機システム | |
| JPH08249024A (ja) | プログラマブルコントローラ | |
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 | |
| JP2002169690A (ja) | 情報処理装置及び電子機器 | |
| JPH04332003A (ja) | プログラマブルコントローラ | |
| JPH0773049A (ja) | プログラムのシミュレータ装置 | |
| JPS63228332A (ja) | 命令実行制御方式 | |
| JPH11288306A (ja) | プログラマブルコントローラの演算方式 | |
| JPH0330029A (ja) | 計算機の入出力シミュレーション装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 13 |