JPH11288306A - プログラマブルコントローラの演算方式 - Google Patents
プログラマブルコントローラの演算方式Info
- Publication number
- JPH11288306A JPH11288306A JP8912598A JP8912598A JPH11288306A JP H11288306 A JPH11288306 A JP H11288306A JP 8912598 A JP8912598 A JP 8912598A JP 8912598 A JP8912598 A JP 8912598A JP H11288306 A JPH11288306 A JP H11288306A
- Authority
- JP
- Japan
- Prior art keywords
- boolean
- instruction
- opc
- stored
- read out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【課題】 ブール式のままプログラムメモリにロード
し、ブール式をそのまま評価演算可能とする。 【解決手段】 プログラムメモリＰＭ，データメモリＤ
Ｍ，論理演算部（ＬＵ，ＤＳ等）を有し、ＰＭから読み
出したブール式の一部を形成する要素となるオペコード
ＯＰＣを演算制御信号で論理演算部の演算を進行させる
プログラマブルコントローラの演算において、ブール式
の“ＡＮＤ（”と“ＯＲ（”のＯＰＣが読み出されたと
き、そのＯＰＣを一時待避記憶させるインストラクショ
ンスタックＩＳを設け、ＰＭにプログラミングツールか
ら命令をブール式の並びのまま格納し、“ＡＮＤ（”と
“ＯＲ（”のＯＰＣが読み出されたときＩＳに一時記憶
し、その後ブール式の“）”が読み出されたときＩＳに
記憶されたＯＰＣを読み出してＤＥＣ処理する。“）”
命令が“ＡＮＤ（”と“ＯＲ（”のどちらに対する処理
にすべきなのか認識し演算できる。
し、ブール式をそのまま評価演算可能とする。 【解決手段】 プログラムメモリＰＭ，データメモリＤ
Ｍ，論理演算部（ＬＵ，ＤＳ等）を有し、ＰＭから読み
出したブール式の一部を形成する要素となるオペコード
ＯＰＣを演算制御信号で論理演算部の演算を進行させる
プログラマブルコントローラの演算において、ブール式
の“ＡＮＤ（”と“ＯＲ（”のＯＰＣが読み出されたと
き、そのＯＰＣを一時待避記憶させるインストラクショ
ンスタックＩＳを設け、ＰＭにプログラミングツールか
ら命令をブール式の並びのまま格納し、“ＡＮＤ（”と
“ＯＲ（”のＯＰＣが読み出されたときＩＳに一時記憶
し、その後ブール式の“）”が読み出されたときＩＳに
記憶されたＯＰＣを読み出してＤＥＣ処理する。“）”
命令が“ＡＮＤ（”と“ＯＲ（”のどちらに対する処理
にすべきなのか認識し演算できる。
Description
【０００１】
【発明の属する技術分野】この発明は、プログラマブル
コントローラのラダープログラム演算方式に関するもの
である。
コントローラのラダープログラム演算方式に関するもの
である。
【０００２】
【従来の技術】プログラマブルコントローラは、プログ
ラムメモリ上に格納されたユーザプログラムの命令の羅
列を、順次読み出し、解析し、その結果に基づき演算実
行する。
ラムメモリ上に格納されたユーザプログラムの命令の羅
列を、順次読み出し、解析し、その結果に基づき演算実
行する。
【０００３】プログラマブルコントローラの言語のう
ち、ラダー言語とＩＬ言語発明は論理演算を主に行う言
語である。図２にラダープログラム、図４にＩＬ言語の
例を示す。このプログラムをブール式で書くと（１）式
となる。
ち、ラダー言語とＩＬ言語発明は論理演算を主に行う言
語である。図２にラダープログラム、図４にＩＬ言語の
例を示す。このプログラムをブール式で書くと（１）式
となる。
【０００４】
【数１】 ｇ＝ａＡＮＤ ｂ ＡＮＤ（ｃ ＯＲ（ｄ ＡＮＤ ｅ））ＡＮＤ ｆ …（１） この式をプログラマブルコントローラが右辺の左側から
右側に向かって順番に読み出し実行すれば図２のラダー
プログラムの演算結果と一致する。しかし、（１）式に
おいて左側から順番に実行していくと、“ＡＮＤ（と”
“ＯＲ（”に行き当たる。この２つの命令は括弧内を先
に演算したあと演算すべき演算子である。従ってプログ
ラマブルコントローラではこのまま演算できない。
右側に向かって順番に読み出し実行すれば図２のラダー
プログラムの演算結果と一致する。しかし、（１）式に
おいて左側から順番に実行していくと、“ＡＮＤ（と”
“ＯＲ（”に行き当たる。この２つの命令は括弧内を先
に演算したあと演算すべき演算子である。従ってプログ
ラマブルコントローラではこのまま演算できない。
【０００５】プログラマブルコントローラでは、左括弧
に遭遇したときそれまでの演算結果をスタックにプッシ
ュしておき括弧内を先に演算し、その結果と先にスタッ
クにプッシュしておいた値とで論理積／論理和などの演
算を後から行う。
に遭遇したときそれまでの演算結果をスタックにプッシ
ュしておき括弧内を先に演算し、その結果と先にスタッ
クにプッシュしておいた値とで論理積／論理和などの演
算を後から行う。
【０００６】従来プログラマブルコントローラの演算回
路ブロック図を図３に示す。プログラマブルコントロー
ラで図２のラダープログラム（（１）式）を演算するた
めのメモリへの展開の様子を表１に示す。
路ブロック図を図３に示す。プログラマブルコントロー
ラで図２のラダープログラム（（１）式）を演算するた
めのメモリへの展開の様子を表１に示す。
【０００７】
【表１】
【０００８】この例ではステップ３，４の“ＬＯＡＤ”
命令で左括弧用のプッシュを行い、ステップ６，７の
“ＯＲＢ”や“ＡＮＤＢ”といった命令で、右括弧のポ
ップとブロック単位の論理積／論理和を行っている。
命令で左括弧用のプッシュを行い、ステップ６，７の
“ＯＲＢ”や“ＡＮＤＢ”といった命令で、右括弧のポ
ップとブロック単位の論理積／論理和を行っている。
【０００９】
【発明が解決しようとする課題】上記従来のプログラマ
ブルコントローラは、プログラムメモリに格納された内
容を順番に逐次読み出しながら演算する。上記（１）式
を実行する場合、式の右辺を左から右に向かって順番に
実行する。そして“ＡＮＤ（”と“ＯＲ（”に行き当た
る。この“ＡＮＤ（”と“ＯＲ（”の命令は後から遭遇
する括弧内を先に演算したあと演算すべき演算子であ
る。従って遭遇したとき演算できず、しかも後から演算
しなければならない。そのため後から遭遇する“）”命
令を、予め“ＯＲＢ”や“ＡＮＤＢ”といった命令に変
更してプログラムメモリに格納している。
ブルコントローラは、プログラムメモリに格納された内
容を順番に逐次読み出しながら演算する。上記（１）式
を実行する場合、式の右辺を左から右に向かって順番に
実行する。そして“ＡＮＤ（”と“ＯＲ（”に行き当た
る。この“ＡＮＤ（”と“ＯＲ（”の命令は後から遭遇
する括弧内を先に演算したあと演算すべき演算子であ
る。従って遭遇したとき演算できず、しかも後から演算
しなければならない。そのため後から遭遇する“）”命
令を、予め“ＯＲＢ”や“ＡＮＤＢ”といった命令に変
更してプログラムメモリに格納している。
【００１０】プログラムメモリＰＭにプログラムを格納
するには専用のプログラミングツールを使用する。この
時、（１）式を表１の形に変換してプログラムメモリに
ロードしている。即ち、プログラミングツールは、式の
右辺全部を一度に評価し、ブロック単位に区切り直して
“ＯＲＢ”や“ＡＮＤＢ”命令に変換し直している。こ
の処理は複雑で手間が掛かる。
するには専用のプログラミングツールを使用する。この
時、（１）式を表１の形に変換してプログラムメモリに
ロードしている。即ち、プログラミングツールは、式の
右辺全部を一度に評価し、ブロック単位に区切り直して
“ＯＲＢ”や“ＡＮＤＢ”命令に変換し直している。こ
の処理は複雑で手間が掛かる。
【００１１】この発明は、上記課題に鑑みてなされたも
のであり、その目的とするところは、ブール式のままプ
ログラムメモリにロードして演算することができるプロ
グラマブルコントローラの演算方式を提供することにあ
る。
のであり、その目的とするところは、ブール式のままプ
ログラムメモリにロードして演算することができるプロ
グラマブルコントローラの演算方式を提供することにあ
る。
【００１２】
【課題を解決するための手段】この発明は、プログラム
メモリ、データメモリ及び論理演算部とを介し、プログ
ラムメモリから読み出したブール式の一部を形成する要
素となるオペコードを演算制御信号で論理演算部の演算
を進行させるプログラマブルコントローラの演算方式に
おいて、前記ブール式の“ＡＮＤ（”と“ＯＲ（”のオ
ペコードが読み出されたとき、そのオペコードを一時待
避記憶させるレジスタを設け、前記プログラムメモリ
に、プログラミングツールから命令をブール式の並びの
まま格納し、ブール式の“ＡＮＤ（”と“ＯＲ（”のオ
ペコードが読み出されたとき前記レジスタにそのオペコ
ードを一時待避記憶し、その後ブール式の“）”が読み
出されたとき前記レジスタに一時待避記憶させたオペコ
ードを読み出してデコード処理し、ブール式をそのまま
評価演算しうるようにしたことを特徴とする。
メモリ、データメモリ及び論理演算部とを介し、プログ
ラムメモリから読み出したブール式の一部を形成する要
素となるオペコードを演算制御信号で論理演算部の演算
を進行させるプログラマブルコントローラの演算方式に
おいて、前記ブール式の“ＡＮＤ（”と“ＯＲ（”のオ
ペコードが読み出されたとき、そのオペコードを一時待
避記憶させるレジスタを設け、前記プログラムメモリ
に、プログラミングツールから命令をブール式の並びの
まま格納し、ブール式の“ＡＮＤ（”と“ＯＲ（”のオ
ペコードが読み出されたとき前記レジスタにそのオペコ
ードを一時待避記憶し、その後ブール式の“）”が読み
出されたとき前記レジスタに一時待避記憶させたオペコ
ードを読み出してデコード処理し、ブール式をそのまま
評価演算しうるようにしたことを特徴とする。
【００１３】
【発明の実施の形態】図１に実施の形態にかかるプログ
ラマブルコントローラの演算回路ブロック図を示す。こ
の演算回路は従来図３のものにインストラクションスタ
ックＩＳを加えた構成となっている。
ラマブルコントローラの演算回路ブロック図を示す。こ
の演算回路は従来図３のものにインストラクションスタ
ックＩＳを加えた構成となっている。
【００１４】図１の演算回路の機能について説明する。
プログラムメモリＰＭにはプログラミングツールからの
命令をブール式の並びのまま格納され、データメモリＤ
Ｍには制御情報（データ）が格納される。プログラムカ
ウンタＰＣの命令によりプログラムメモリＰＭから読み
出された命令はオペコードレジスタＯＰＣおよびオペラ
ンドレジスタＯＰＲに格納される。
プログラムメモリＰＭにはプログラミングツールからの
命令をブール式の並びのまま格納され、データメモリＤ
Ｍには制御情報（データ）が格納される。プログラムカ
ウンタＰＣの命令によりプログラムメモリＰＭから読み
出された命令はオペコードレジスタＯＰＣおよびオペラ
ンドレジスタＯＰＲに格納される。
【００１５】データメモリＤＭの制御情報はオペランド
レジスタＯＰＲの命令により読み出されマルチプレクサ
ＭＵＸ１を介して論理演算ユニットＬＵに入る。
レジスタＯＰＲの命令により読み出されマルチプレクサ
ＭＵＸ１を介して論理演算ユニットＬＵに入る。
【００１６】オペコードレジスタＯＰＣの内容はデコー
ダＤＥＣで演算制御信号にデコーダされ、論理演算ユニ
ットＬＵ，データスタックＤＳ，アキュムレータＡＣＣ
等に与えられ、論理演算ユニットＬＵ等がカレントの命
令にふさわしい処理を行う。これを繰り返しながら、プ
ログラムメモリの逐次読み出し、論理演算ユニットＬＵ
の演算を進行させる。これが通常の括弧を伴わない命令
の場合または括弧を伴う命令に遭遇するまでの処理であ
る。
ダＤＥＣで演算制御信号にデコーダされ、論理演算ユニ
ットＬＵ，データスタックＤＳ，アキュムレータＡＣＣ
等に与えられ、論理演算ユニットＬＵ等がカレントの命
令にふさわしい処理を行う。これを繰り返しながら、プ
ログラムメモリの逐次読み出し、論理演算ユニットＬＵ
の演算を進行させる。これが通常の括弧を伴わない命令
の場合または括弧を伴う命令に遭遇するまでの処理であ
る。
【００１７】上記演算の進行中“ＡＮＤ（”と“Ｏ
Ｒ（”命令に遭遇するとインストラクションスタックＩ
Ｓ“ＡＮＤ（”と“ＯＲ（”の種別をプッシュする。そ
してやがて右括弧“（”に遭遇した時は、インストラク
ションスタックＩＳに格納された“ＡＮＤ（”と“ＯＲ
（”の種別を取り出しデコーダＤＥＣでデコードし論理
演算ユニットＬＵ，データスタックＤＳ，マルチプレク
サＭＵＸ１等にその命令にふさわしい演算制御信号を与
える。
Ｒ（”命令に遭遇するとインストラクションスタックＩ
Ｓ“ＡＮＤ（”と“ＯＲ（”の種別をプッシュする。そ
してやがて右括弧“（”に遭遇した時は、インストラク
ションスタックＩＳに格納された“ＡＮＤ（”と“ＯＲ
（”の種別を取り出しデコーダＤＥＣでデコードし論理
演算ユニットＬＵ，データスタックＤＳ，マルチプレク
サＭＵＸ１等にその命令にふさわしい演算制御信号を与
える。
【００１８】この演算制御信号により論理演算ユニット
ＬＵは、右括弧“）”命令が“ＡＮＤ（”と“ＯＲ（”
のどちらに対する処理にすべきなのか認識し、括弧部分
を演算することができる。
ＬＵは、右括弧“）”命令が“ＡＮＤ（”と“ＯＲ（”
のどちらに対する処理にすべきなのか認識し、括弧部分
を演算することができる。
【００１９】しかして、上記図２の場合（（１）式）の
ラダープログラムの展開は、表２のように行うことがで
きる。
ラダープログラムの展開は、表２のように行うことがで
きる。
【００２０】
【表２】
【００２１】この発明によれば、従来（表１）のよう
に、“ＬＯＡＤ”命令で左括弧用のプッシュを行い、
“ＯＲＢ”や“ＡＮＤＢ”といった命令で、右括弧のポ
ップとブロック単位の論理積／論理和を用いる必要がな
くなる。
に、“ＬＯＡＤ”命令で左括弧用のプッシュを行い、
“ＯＲＢ”や“ＡＮＤＢ”といった命令で、右括弧のポ
ップとブロック単位の論理積／論理和を用いる必要がな
くなる。
【００２２】
【発明の効果】この発明は、上述のとおり構成されてい
るので、次に記載する効果を奏する。
るので、次に記載する効果を奏する。
【００２３】（１）ブール式をそのまま評価演算でき
る。
る。
【００２４】（２）プログラミングツールは、ブール式
のままプログラムメモリにロードできるので、式全体の
評価をしなくてもよい。
のままプログラムメモリにロードできるので、式全体の
評価をしなくてもよい。
【００２５】（３）ラダー言語だけでなくＩＬ言語やＳ
Ｔ言語にも応用できる。
Ｔ言語にも応用できる。
【００２６】（４）ＩＥＣ１１３１−３に対応したプロ
グラマブルコントローラでは、ユーザプログラムとプロ
グラムメモリの内容を完全に１：１に対応させることが
できる。
グラマブルコントローラでは、ユーザプログラムとプロ
グラムメモリの内容を完全に１：１に対応させることが
できる。
【図１】実施の形態１にかかる演算回路ブロック図。
【図２】ラダープログラム例を示す線図。
【図３】従来例にかかる演算回路ブロック図。
【図４】ＩＬ言語例を示す図。
ＰＭ…プログラムメモリ ＤＭ…データメモリ ＰＣ…プログラムカウンタ ＯＰＣ…オペコードレジスタ ＯＰＲ…オペランドレジスタ ＩＳ…インストラクションスタック，一時待避記憶させ
るレジスタ ＤＥＣ…デコーダ ＤＳ…データスタック ＭＵＸ１，ＭＵＸ２…マルチプレクサ ＬＵ…論理演算ユニット ＡＣＣ…アキュムレータ ａ〜ｆ…制御情報（データ）の内容 ｇ…演算結果の内容。
るレジスタ ＤＥＣ…デコーダ ＤＳ…データスタック ＭＵＸ１，ＭＵＸ２…マルチプレクサ ＬＵ…論理演算ユニット ＡＣＣ…アキュムレータ ａ〜ｆ…制御情報（データ）の内容 ｇ…演算結果の内容。
Claims (1)
- 【請求項１】 プログラムメモリ、データメモリ及び論
理演算部とを有し、プログラムメモリから読み出したブ
ール式の一部を形成する要素となるオペコードを演算制
御信号で論理演算部の演算を進行させるプログラマブル
コントローラの演算方式において、 前記ブール式の“ＡＮＤ（”と“ＯＲ（”のオペコード
が読み出されたとき、そのオペコードを一時待避記憶さ
せるレジスタを設け、 前記プログラムメモリに、プログラミングツールから命
令をブール式の並びのまま格納し、 ブール式の“ＡＮＤ（”と“ＯＲ（”のオペコードが読
み出されたとき前記レジスタにそのオペコードを一時待
避記憶し、その後ブール式の“）”が読み出されたとき
前記レジスタに一時待避記憶させたオペコードを読み出
してデコード処理し、 ブール式をそのまま評価演算しうるようにしたことを特
徴とするプログラマブルコントローラの演算方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8912598A JPH11288306A (ja) | 1998-04-02 | 1998-04-02 | プログラマブルコントローラの演算方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8912598A JPH11288306A (ja) | 1998-04-02 | 1998-04-02 | プログラマブルコントローラの演算方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11288306A true JPH11288306A (ja) | 1999-10-19 |
Family
ID=13962176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8912598A Pending JPH11288306A (ja) | 1998-04-02 | 1998-04-02 | プログラマブルコントローラの演算方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11288306A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008102563A (ja) * | 2006-10-17 | 2008-05-01 | Meidensha Corp | プログラマブルコントローラの演算方式 |
-
1998
- 1998-04-02 JP JP8912598A patent/JPH11288306A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008102563A (ja) * | 2006-10-17 | 2008-05-01 | Meidensha Corp | プログラマブルコントローラの演算方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5390306A (en) | Pipeline processing system and microprocessor using the system | |
| JPH11288306A (ja) | プログラマブルコントローラの演算方式 | |
| JP3570287B2 (ja) | マイクロコンピュータ | |
| JPH10240522A (ja) | 演算装置 | |
| JP2511151B2 (ja) | デ―タ処理装置 | |
| JP2583506B2 (ja) | データ処理装置 | |
| JP2525492B2 (ja) | プログラマブルコントロ―ラ | |
| JPH0218729B2 (ja) | ||
| JP3024719B2 (ja) | プログラマブルコントローラの演算処理方法 | |
| JPH0233173B2 (ja) | ||
| JPS6051734B2 (ja) | マイクロプログラム制御方式 | |
| JP3441262B2 (ja) | データ処理装置 | |
| JPH04338825A (ja) | 演算処理装置 | |
| JPH01189702A (ja) | プログラマブルシーケンス制御装置 | |
| JPH0535499A (ja) | データ処理装置及びデータ処理方法 | |
| JP3414579B2 (ja) | プログラマブルコントローラ | |
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 | |
| JPH1139159A (ja) | 計算機システム | |
| JPH0981275A (ja) | 演算処理装置 | |
| JPH1011320A (ja) | 計算機等の処理装置におけるｒｏｍプログラムモニタ装置 | |
| JPH05210403A (ja) | データ処理装置 | |
| JPS58225440A (ja) | メモリ制御装置 | |
| JP2000353359A (ja) | 記憶装置の初期化方法 | |
| JPH0944355A (ja) | プログラマブルコントローラ | |
| JPS6028014B2 (ja) | マイクロプロセツサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040823 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20061128 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20061212 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20070828 Free format text: JAPANESE INTERMEDIATE CODE: A02 |