JPH0981275A - 演算処理装置 - Google Patents

演算処理装置

Info

Publication number
JPH0981275A
JPH0981275A JP7235613A JP23561395A JPH0981275A JP H0981275 A JPH0981275 A JP H0981275A JP 7235613 A JP7235613 A JP 7235613A JP 23561395 A JP23561395 A JP 23561395A JP H0981275 A JPH0981275 A JP H0981275A
Authority
JP
Japan
Prior art keywords
reset
processing
information
reset instruction
status
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7235613A
Other languages
English (en)
Inventor
Takezo Furusawa
武三 古沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP7235613A priority Critical patent/JPH0981275A/ja
Publication of JPH0981275A publication Critical patent/JPH0981275A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】電源投入時以外のリセット処理時の処理時間を
短縮し、且つ、異常発生等に伴うリセット指示時の異常
解析効率を向上させる。 【解決手段】電源投入時の初期化処理終了時に初期化完
了信号Ssを出力させ、これをリセット判定回路8でラ
ッチしてリセット判別信号Srを形成し、リセット判定
回路8では電源投入時のみラッチ信号をリセットする。
そして、リセット判別信号Srに基づきリセット指示が
電源投入によるリセット指示でないと判定したとき、ス
テータスバッファ14に格納している各ステータス情報
をステータスバックアップ領域15に退避させた後、ス
テータスバッファ14及び作業用メモリ11に格納した
ステータス情報等の処理プログラムの実行に伴い変化す
る可変情報に対してのみ初期化処理を実行してこれら情
報を消去し、固定設定領域12及び設定データバッファ
13に対しては初期化処理を実行せず、以後の処理には
保持情報をそのまま利用する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば、演算処理
部及びメモリ等から構成され、外部からの設定又は指令
情報に基づいて各種演算,制御,監視等の処理を実行す
るマイクロコンピュータ等の演算処理装置のリセット時
の処理の改良に関する。
【0002】
【従来の技術】図4は、従来の演算処理装置の一例を示
したものであり、マイクロコンピュータ等で形成された
演算処理装置10は、例えば、演算処理部(CPU)1
と、この演算処理部1での処理プログラム等を格納する
ROM(読み出し専用メモリ)2と、各種データを格納
するRAM(読み出し書き込みメモリ)3と、当該演算
処理装置100が適用されるシステム毎に可変な設定情
報等の所定の情報等を外部装置との間で入出力する外部
インタフェース部4とから構成され、これらが内部バス
5を介して接続されている。そして、RAM3には、演
算処理部1の作業用メモリ11,割り込みベクタテーブ
ル等の固定情報を格納する固定設定領域12,オペレー
タの設定入力等による各種設定情報を格納する設定デー
タバッファ13,演算処理装置10内部の所定のステー
タス情報を格納するステータスバッファ14が形成され
ている。
【0003】そして、このような演算処理装置10で
は、リセット指示がなされた場合には、図5のリセット
指示時の処理手順を表したフローチャートに示すよう
に、まずステップS1で演算処理部1において自己の初
期化処理を実行し、次いで、ステップS2でROM2及
びRAM3の全領域のメモリチェックを行う。次に、ス
テップS3でRAM3の全領域のデータをクリアして初
期状態に設定した後、再度割り込みベクタテーブル等の
所定の固定情報を固定設定領域12に格納する(ステッ
プS4)。そして、メモリ,レジスタ,LSI等のその
他の箇所に対して初期化処理を行う(ステップS5)。
次いで、オペレータの設定入力等による各種設定情報の
登録処理を行って、これら設定情報を固定設定領域12
に格納するようになっている(ステップS6)。
【0004】そして、これらのリセット指示時の処理
(以下、リセット処理という。)が終了した後、例えば
ROM2に格納された処理プログラムに基づいて所定の
処理を実行するようになっている。
【0005】
【発明が解決しようとする課題】一般にリセット指示に
は、演算処理装置10の電源をON状態にすることに伴
うパワーオンリセットと、オペレータによるリセットス
イッチの操作、或いは、演算処理装置10と接続される
接続機器等,外部機器からのリセット指令に基づく指令
リセットとがあるが、演算処理部1では、リセット指示
があった場合には、図5のフローチャートに示す一連の
リセット処理を実行するようにしている。つまり、リセ
ット指示がある毎にRAM3に格納された全保持情報が
クリアされてしまうため、例えばリセットスイッチ操作
が行われる毎に、固定情報及び設定情報等、処理プログ
ラムを実行するにあたって必要な所定の情報を記憶領域
に格納しなければならず、リセットスイッチ操作後、処
理プログラムが実行可能な状態となるまでに時間がかか
るという問題がある。また、オペレータは、リセットス
イッチ操作が行われる毎に所定の設定情報を設定入力し
なければならず、使い勝手が悪いという問題もある。
【0006】さらに、記憶領域には、処理実行中におけ
る演算処理装置10の所定部位のステータス情報、例え
ば、所定時間毎の特定データの値等を収集してステータ
スバッファ14に格納するようになっているが、リセッ
ト指示があった場合にはRAM3の全領域のクリア処理
を行うようにしているため、例えば、異常発生時等に、
異常解析を実行する前にリセットスイッチを操作してし
まった場合等には、ステータスバッファ14に格納され
ている処理実行中の各ステータス情報までが消去される
ことになる。そのため、異常解析に必要な処理実行中の
ステータス情報が消去されてしまうことになって、せっ
かく、各種ステータス情報を収集しているのにも係わら
ず異常解析を行うことができないという問題もある。
【0007】そこで、この発明は上記従来の未解決の課
題に着目してなされたものであり、電源投入に伴うリセ
ット指示を除く、リセットスイッチ操作等に伴うリセッ
ト指示時の処理時間を短縮し、且つ、異常発生によるリ
セット指示時の異常解析効率を向上させることのできる
演算処理装置を提供することを目的としている。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項1に係る演算処理装置は、記憶領域
に電源投入時に格納される固定情報に基づいて所定の処
理を実行すると共に、当該処理の処理状況に伴い変化す
る可変情報を前記記憶領域に格納する処理実行手段と、
リセット指示があったとき前記記憶領域に対して所定の
初期化処理を行うリセット処理手段とを備えた演算処理
装置において、前記リセット指示があったとき当該リセ
ット指示が電源投入に伴うリセット指示であるか否かを
判定する判定手段を有し、前記リセット手段は、前記判
定手段が前記電源投入に伴うリセット指示ではないと判
定したとき、前記記憶領域が保持する前記可変情報に対
してのみ初期化処理を行うことを特徴としている。
【0009】したがって、リセット指示が電源投入に伴
うリセット指示でないときには、演算処理装置での処理
に伴い変化する、例えば記憶領域に形成された作業用メ
モリ上の情報等の可変情報に対してのみ初期化処理が行
われてこの情報が消去され、例えば割り込みベクタテー
ブル等の固定情報に対しては初期化処理が実行されず固
定情報が消去されずにそのまま記憶領域に保存される。
よって、固定情報を再度記憶領域に格納させる処理が省
略可能となって、リセット指示時の演算処理装置でのリ
セット処理に要する処理時間が短縮される。
【0010】また、請求項2に係る演算処理装置は、前
記固定情報には、電源投入時に設定入力される設定情報
が含まれることを特徴としている。したがって、電源投
入に伴うリセット指示以外のリセット指示があったとき
には、電源投入時に入力設定した設定情報を含む記憶領
域で保持する固定情報を除く情報については初期化処理
により消去されるが、設定情報を含む固定情報はそのま
ま保存されるので、オペレータは所定の設定情報を再度
設定入力する必要がなく、その分手間が省かれる。
【0011】また、請求項3に係る演算処理装置は、少
なくとも記憶領域に電源投入時に格納される固定情報に
基づいて所定の処理を実行する処理実行手段と、当該処
理実行手段での前記処理の処理状況に伴い変化する所定
のステータス情報を前記記憶領域に格納するステータス
処理手段と、リセット指示があったとき前記記憶領域に
対して所定の初期化処理を行うリセット処理手段とを備
えた演算処理装置において、前記リセット指示があった
とき当該リセット指示が電源投入に伴うリセット指示で
あるか否かを判定する判定手段と、当該判定手段が前記
電源投入に伴うリセット指示ではないと判定したとき、
前記記憶領域の前記ステータス情報を所定の退避領域に
格納した後、前記初期化処理を実行させる退避手段とを
備えることを特徴としている。
【0012】したがって、電源投入に伴うリセット指示
でない場合には、記憶領域に格納されているステータス
情報が退避手段によって退避領域に格納された後、記憶
領域の保持情報が初期化処理により消去されるから、処
理実行中のステータス情報は消去される前に退避領域に
保存されることになる。よって、例えば、異常発生等に
よってリセット指示があった場合等には、退避領域に退
避されたステータス情報を参照することによって容易に
異常解析を行うことができる。
【0013】さらに、請求項4に係る演算処理装置は、
請求項1又は2記載の前記処理実行手段での前記処理の
処理状況に伴い変化する所定のステータス情報を前記記
憶領域に格納するステータス処理手段と、前記判定手段
が前記電源投入に伴うリセット指示ではないと判定した
とき、前記記憶領域の前記ステータス情報を所定の退避
領域に格納した後、前記初期化処理を実行させる退避手
段とを備えることを特徴としている。
【0014】したがって、電源投入に伴うリセット指示
でない場合には、記憶領域に格納されたステータス情報
が所定の退避領域に退避された後、記憶領域の固定情報
を除いた情報、すなわち、ステータス情報を含む可変情
報が初期化処理により消去される。よって、固定情報を
再設定することなく所定の処理プログラムを実行するこ
とができると共に、退避領域のステータス情報を参照す
ることによって、リセット指示を受信する以前の演算処
理装置の作動状況がわかる。
【0015】
【発明の実施の形態】以下に、本発明の実施の形態の一
例を説明する。図1は、本発明における演算処理装置の
一例を示したものであり、この演算処理装置100は、
例えばマイクロコンピュータ等で形成され、前記図4に
示す従来の演算処理装置10の構成において、リセット
指示がパワーオンリセットに伴うものであるのか否かを
判別する判別信号を形成するリセット判定回路8及びス
テータス情報を格納するステータスバックアップ領域1
5(退避領域)を追加したこと以外は同様であるので、
同一部には同一符号を付与しその詳細な説明は省略す
る。
【0016】前記リセット判定回路8は、内部バス5を
介して演算処理部1(処理実行手段)と接続されてい
る。そして、例えば、図2のブロック図に示すように、
出力レジスタ8aと入力レジスタ8bとから構成され、
前記出力レジスタ8aの入力端子には演算処理部1から
の初期化完了信号Ssが入力され、そのクリア端子に
は、演算処理装置100の電源投入時に所定時間の間、
“H”として出力されるパワーオンリセット信号Spが
入力されるようになっている。そして、演算処理部1か
らの“H”の初期化完了信号Ssがラッチされるように
なっていて、このラッチ信号はパワーオンリセット信号
Spが“H”,すなわち、演算処理装置100の電源が
投入されたときにリセットされるようになっている。な
お、“H”は論理値“1”であることを表し、“L”は
論理値“0”であることを表す。
【0017】そして、出力レジスタ8aの出力信号が入
力レジスタ8bへ入力され、入力レジスタ8bでは、前
記初期化完了信号Ssを演算処理部1にリセット判別信
号Srとして読み返している。一方、前記ステータスバ
ックアップ領域15は、ステータスバッファ14に格納
された、処理実行中の演算処理装置100の各部位での
ステータス情報を格納する退避領域であって、RAM3
(記憶領域)上に検索可能に形成され、例えばリングバ
ッファ等で形成され、例えばオペレータが連続してリセ
ット操作を行った場合でも、ステータス情報が確実に保
存されるようになっている。
【0018】そして、前記演算処理部1では、リセット
指示を入力した場合には、このリセット指示が電源投入
に伴うパワーオンリセット指示であるか、リセットスイ
ッチの操作等による指令リセット指示であるかを、リセ
ット判定回路8からのリセット判別信号Srに基づき判
定する。そして、パワーオンリセット指示である場合に
は、RAM3の全領域に対する初期化処理を実行すると
共に、所定箇所についての初期化処理を実行し、所定の
初期化処理終了後、初期化完了信号を“H”として出力
する。そして、入力されたリセット指示が指令リセット
指示である場合には、ステータスバッファ14に格納さ
れているステータス情報をステータスバックアップ領域
15に退避させた後、RAM3の指定された領域の初期
化処理及び所定箇所の初期化処理を実行する。
【0019】また、演算処理部1では、外部インタフェ
ース部4を介して外部装置等から入力される指令に基づ
いてステータスバックアップ領域15に格納されたステ
ータス情報を読み出して所定の解析を行うようになって
いる。次に、上記実施の形態の動作を図3のリセット処
理時の演算処理部1での処理手順を示すフローチャート
に基づいて説明する。
【0020】なお、図3に示すフローチャートにおい
て、図5に示す従来のフローチャートと同一部には同一
符号を付与している。また、ステップS1〜ステップS
10の処理がリセット処理手段に対応している。また、
演算処理装置100の運用方法として、演算処理装置1
00の電源異常以外の異常が演算処理装置100に発生
した場合には、電源をオフ状態とせずに、リセットスイ
ッチの操作、或いは外部装置からのリセット指令によっ
て、演算処理装置100の復旧を図るものとする。
【0021】今、演算処理装置100の電源がオフ状態
となっているものとする。この状態から、演算処理装置
100の電源を投入すると、この電源投入に伴うリセッ
ト指示が演算処理部1に対してなされる。これによっ
て、演算処理部1では、まず、演算処理部1の自己の所
定の初期化処理を行い(ステップS1)、次いで、RO
M2及びRAM3の全領域、すなわち、作業用メモリ1
1,固定設定領域12,設定データバッファ13,ステ
ータスバッファ14及びステータスバックアップ領域1
5についてメモリチェックを行う(ステップS2)。
【0022】そして、リセット判定回路8からのリセッ
ト判別信号Srをもとに、リセット指示がパワーオンリ
セットであるか指令リセットであるかを判定する(ステ
ップS2a,判定手段)。この場合、パワーオンリセッ
ト指示であって、初期化完了信号Ssは“L”であるか
ら、リセット判定回路8からのリセット判別信号Srは
“L”となる。よって演算処理部1では、パワーオンリ
セットであるものと判定し、従来と同様に、RAM3の
全領域に対して消去処理を実行した後(ステップS
3)、固定設定領域12の初期化処理を実行し、ベクタ
テーブル等所定の固定情報を格納する(ステップS
4)。
【0023】そして、その他のメモリ領域,レジスタ,
LSI等の所定箇所の初期化処理を実行し(ステップS
5)、外部インタフェース4を介して入力される、オペ
レータの操作等による演算処置装置100と接続された
外部装置等からの設定情報を設定データバッファ13に
格納する(ステップS6)。この設定情報は、例えば、
処理プログラムを実行するに当たり必要とするパラメー
タ値等である。
【0024】そして、最後に、初期化完了信号Ssを
“H”として出力する(ステップS7)。これによっ
て、リセット指示時の所定の初期化処理が終了し、以
後、例えば、ROM2に格納した処理プログラムに基づ
いて所定の処理を実行する。このとき、リセット判定回
路8では、初期化完了信号Ssが“H”となることによ
って、出力レジスタ8aでその“H”の信号をラッチ
し、以後、パワーオンリセット信号Spが“H”となる
までの間、その出力信号を“H”として入力レジスタ8
bに出力する。よって、リセット判別信号Srは“H”
の状態に維持される。
【0025】この状態から、例えば、実行中の処理の暴
走等によって、オペレータが演算処理装置100のリセ
ットスイッチの操作を行ったとすると、これによって、
演算処理部1に対してリセット指示がなされる。演算処
理部1では上記と同様にして、自己の初期化処理を行い
(ステップS1)、ROM2及びROM3の全領域につ
いてメモリチェックを行う(ステップS2)。そして、
リセット判定回路8からのリセット判別信号Srに基づ
いて、リセット指示が電源投入に伴うリセット指示であ
るか否かを判定する。
【0026】このとき、リセット判定回路8では、パワ
ーオンリセット信号Spが“L”の状態であり、出力レ
ジスタ8aでは“H”の初期化完了信号Ssをラッチし
ていることから、入力レジスタ8bから出力されるリセ
ット判別信号Srは“H”のままとなる。よって、演算
処理部1では、リセット指示は電源投入に伴うパワーオ
ンリセット指示ではないものと判定する(ステップS2
a)。そして、処理実行中にステータスバッファ14に
格納した演算処理装置100の各部位におけるステータ
ス情報(ステータス処理手段)をステータスバックアッ
プ領域15に格納し(ステップS8)、ステータス情報
をステータスバックアップ領域15に退避させた後、作
業用メモリ領域11及びステータスバッファ14の領域
に対して初期化処理を行って保持情報を消去する(ステ
ップS9,退避手段)。
【0027】そして、その他のメモリ領域,レジスタ,
LSI等の所定箇所の初期化処理を実行する(ステップ
S10)。これによって、リセットスイッチの操作等に
伴う指令リセット時の所定の初期化処理が終了し、以
後、前記と同様にROM2等に格納した処理プログラム
に基づいて所定の処理を実行する。
【0028】したがって、リセットスイッチ,外部から
のリセット指令等に基づく指令リセットである場合に
は、固定設定領域12及び設定データバッファ13に対
しては初期化処理を実行しないから、これら領域に格納
された情報は保持される。したがって、再度固定情報の
固定設定領域12に格納したり、或いは、設定データを
再度設定入力する必要がなく、リセット指示に対するリ
セット処理の短縮を図ることができる。
【0029】また、設定情報の再設定を行う必要がない
から、オペレータの設定入力を待つことなく、リセット
処理を実行することができ、所定のリセット処理終了
後、即座に所定の処理プログラムを実行開始することが
できる。また、指令リセットである場合にはそれ以前の
処理実行中の、演算処理装置100の各部位のステータ
ス情報をステータスバックアップ領域15に退避させた
後、作業用メモリ11及び設定ステータスバッファ14
の領域を初期化処理して保持情報を消去するようにして
いるから、例えば、処理プログラムの暴走等によってオ
ペレータによってリセットスイッチの操作が行われた場
合等には、暴走時のステータス情報がステータスバック
アップ領域15に保存され、このステータスバックアッ
プ領域15は検索可能に形成されているから、このステ
ータス情報を検索して異常時のステータス情報を参照す
ることによって、容易に異常解析を行うことができる。
【0030】また、このステータスバックアップ領域1
5は、リングバッファ構造に形成されているから、オペ
レータが繰り返しリセット操作を行った場合でも、ステ
ータス情報が確実に保存される。なお、上記実施の形態
では、演算処理装置100を単独で作動させる場合につ
いて説明したが、例えば、複数の演算処理装置100に
よりシステムを形成するような場合でも適用することが
できる。この場合、例えば、ある演算処理装置Aがシス
テム全体の管理処理を行って他の演算処理装置の各設定
情報及び固定情報を管理していて、ある演算処理装置B
において指令リセット指示がなされた場合には、演算処
理装置Aにおいて管理している、指令リセット指示がな
された演算処理装置Bに対応する固定情報及び設定情報
を、演算処理装置Aから演算処理装置Bに送信するよう
なリセット処理が行われる場合と比較した場合でも、大
幅にリセット処理時の所要時間を削減することができ
る。
【0031】また、上記実施の形態では、演算処理装置
100としてマイクロコンピュータを適用した場合につ
いて説明したが、これに限らず、他の計算機でも適用す
ることができる。
【0032】
【発明の効果】以上説明したように、請求項1に係る演
算処理装置によれば、電源投入に伴うリセット指示でな
いときには、可変情報に対してのみ初期化処理が行われ
てこの情報が消去され、固定情報に対しては初期化処理
が実行されず、保持情報が消去されずにそのまま記憶領
域に保存されるから、固定情報を再度記憶領域に格納さ
せる処理が省略でき、リセット処理に要する処理時間を
短縮することができる。
【0033】また、請求項2に係る演算処理装置によれ
ば、電源投入に伴うリセット指示でない場合には、電源
投入時に入力設定した設定情報はそのまま保存されるの
で、オペレータは所定の設定情報を再度設定入力する必
要がなく、オペレータの手間を軽減することができる。
また、請求項3に係る演算処理装置によれば、電源投入
に伴うリセット指示でない場合には、記憶領域に格納さ
れた処理実行中のステータス情報が初期化処理によって
消去される前に退避領域に保存されるから、例えば異常
発生等によってリセット指示があった場合等には、退避
領域に退避されたステータス情報を参照することによっ
て容易に異常解析を行うことができる。
【0034】さらに、請求項4に係る演算処理装置によ
れば、電源投入に伴うリセット指示でない場合には、記
憶領域に格納されたステータス情報が所定の退避領域に
退避された後、記憶領域のステータス情報を含む可変情
報が初期化処理により消去されるから、固定情報を再設
定することなく所定の処理プログラムを実行することが
できると共に、退避領域のステータス情報からリセット
指示を受信する以前の演算処理装置の作動状況を容易に
認識することができる。
【図面の簡単な説明】
【図1】本発明による演算処理装置の一例を示すブロッ
ク図である。
【図2】リセット判定回路8の一例を示すブロック図で
ある。
【図3】本発明による演算処理装置のリセット処理時の
処理手順の一例を示すフローチャートである。
【図4】従来の演算処理装置のブロック図である。
【図5】従来の演算処理装置のリセット処理時の処理手
順を示すフローチャートである。
【符号の説明】
1 演算処理部 2 ROM 3 RAM 8 リセット判定回路 11 作業用メモリ 12 固定設定領域 13 設定データバッファ 14 ステータスバッファ 15 ステータスバックアップ領域 100 演算処理装置

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 記憶領域に電源投入時に格納される固定
    情報に基づいて所定の処理を実行すると共に、当該処理
    の処理状況に伴い変化する可変情報を前記記憶領域に格
    納する処理実行手段と、リセット指示があったとき前記
    記憶領域に対して所定の初期化処理を行うリセット処理
    手段とを備えた演算処理装置において、前記リセット指
    示があったとき当該リセット指示が電源投入に伴うリセ
    ット指示であるか否かを判定する判定手段を有し、前記
    リセット手段は、前記判定手段が前記電源投入に伴うリ
    セット指示ではないと判定したとき、前記記憶領域が保
    持する前記可変情報に対してのみ初期化処理を行うこと
    を特徴とする演算処理装置。
  2. 【請求項2】 前記固定情報には、電源投入時に設定入
    力される設定情報が含まれることを特徴とする請求項1
    記載の演算処理装置。
  3. 【請求項3】 少なくとも記憶領域に電源投入時に格納
    される固定情報に基づいて所定の処理を実行する処理実
    行手段と、当該処理実行手段での前記処理の処理状況に
    伴い変化する所定のステータス情報を前記記憶領域に格
    納するステータス処理手段と、リセット指示があったと
    き前記記憶領域に対して所定の初期化処理を行うリセッ
    ト処理手段とを備えた演算処理装置において、前記リセ
    ット指示があったとき当該リセット指示が電源投入に伴
    うリセット指示であるか否かを判定する判定手段と、当
    該判定手段が前記電源投入に伴うリセット指示ではない
    と判定したとき、前記記憶領域の前記ステータス情報を
    所定の退避領域に格納した後、前記初期化処理を実行さ
    せる退避手段とを備えることを特徴とする演算処理装
    置。
  4. 【請求項4】 前記処理実行手段での前記処理の処理状
    況に伴い変化する所定のステータス情報を前記記憶領域
    に格納するステータス処理手段と、前記判定手段が前記
    電源投入に伴うリセット指示ではないと判定したとき、
    前記記憶領域の前記ステータス情報を所定の退避領域に
    格納した後、前記初期化処理を実行させる退避手段とを
    備えることを特徴とする請求項1又は2記載の演算処理
    装置。
JP7235613A 1995-09-13 1995-09-13 演算処理装置 Pending JPH0981275A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7235613A JPH0981275A (ja) 1995-09-13 1995-09-13 演算処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7235613A JPH0981275A (ja) 1995-09-13 1995-09-13 演算処理装置

Publications (1)

Publication Number Publication Date
JPH0981275A true JPH0981275A (ja) 1997-03-28

Family

ID=16988607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7235613A Pending JPH0981275A (ja) 1995-09-13 1995-09-13 演算処理装置

Country Status (1)

Country Link
JP (1) JPH0981275A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013175093A (ja) * 2012-02-27 2013-09-05 Nec Corp 通信装置およびそのプロセッサ再開方法
JP2016045523A (ja) * 2014-08-19 2016-04-04 ラピスセミコンダクタ株式会社 メモリ制御装置及びメモリ制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013175093A (ja) * 2012-02-27 2013-09-05 Nec Corp 通信装置およびそのプロセッサ再開方法
JP2016045523A (ja) * 2014-08-19 2016-04-04 ラピスセミコンダクタ株式会社 メモリ制御装置及びメモリ制御方法

Similar Documents

Publication Publication Date Title
JPS62221732A (ja) 情報処理装置
JPH0981275A (ja) 演算処理装置
JP2525492B2 (ja) プログラマブルコントロ―ラ
JPH08272755A (ja) プロセッサ切替え装置
JPH0410081B2 (ja)
JPH07219766A (ja) 演算処理装置
JPH064417A (ja) メモリのバッテリバックアップ制御方式
JP3441262B2 (ja) データ処理装置
JP2663895B2 (ja) Cpuシミュレータ
JP3410023B2 (ja) インサーキットエミュレータ
JPS5835648A (ja) プログラム実行制御方式
KR100528456B1 (ko) 복수개의 부트 프로그램을 구비하는 컴퓨터 시스템 및 그의 부팅 방법
JPH0683636A (ja) 浮動小数点演算装置
JPH03113562A (ja) 小型産業用コンピュータ
CN113127068A (zh) 硬件设定装置及其硬件设定方法
KR950010489B1 (ko) 전전자 교환기의 rom상주 모니터 디버거의 사용자 정의 명령어 확장방법
JPH07141219A (ja) マイクロコンピュータ
JPH0628328A (ja) マルチプロセサの自己診断方式
JPS6349942A (ja) 演算処理装置
JPH0786792B2 (ja) 情報処理装置
JPH08263324A (ja) デバッグ容易化装置
JPH0535499A (ja) データ処理装置及びデータ処理方法
JPH117385A (ja) 演算処理装置
JPS63247834A (ja) 浮動小数点関数擬似命令処理方法
JPH052472A (ja) 演算装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040210

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040713