JPH08263324A - デバッグ容易化装置 - Google Patents

デバッグ容易化装置

Info

Publication number
JPH08263324A
JPH08263324A JP7062856A JP6285695A JPH08263324A JP H08263324 A JPH08263324 A JP H08263324A JP 7062856 A JP7062856 A JP 7062856A JP 6285695 A JP6285695 A JP 6285695A JP H08263324 A JPH08263324 A JP H08263324A
Authority
JP
Japan
Prior art keywords
debug
microinstruction
debugging
condition
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7062856A
Other languages
English (en)
Inventor
Osamu Isohata
修 五十幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Ibaraki Ltd
Original Assignee
NEC Ibaraki Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Ibaraki Ltd filed Critical NEC Ibaraki Ltd
Priority to JP7062856A priority Critical patent/JPH08263324A/ja
Publication of JPH08263324A publication Critical patent/JPH08263324A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】デバッグ条件の検証をマイクロプログラムで行
なうことにより条件が多数になっても、変化しても柔軟
に適応できるデバッグ容易化装置の提供。 【構成】デバッグ対象アドレスの一致をデバッグ用比較
回路1で見つけて、割込回路2によりマイクロ命令実行
部4に割り込みを行なって、通常動作用マイクロ命令部
10から供給される命令を実行して行なっていたデバッ
グ対象プログラムの実行を中断させると同時に命令セレ
クタ8にデバッグ用マイクロ命令部11からの命令をマ
イクロ命令実行部4に供給させてデバッグ用マイクロプ
ログラムを実行させ、デバッグ条件の検証を行なう。条
件成立のときはデバッグデータの採取に移り、不成立の
場合はデバッグ対象プログラムの実行を再開続行させ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はデバッグ容易化装置に関
し、特にマイクロプログラムにより制御されるプロセッ
サのデバッグ時においてデータ採取を効率よく行なうデ
バッグ容易化装置に関する。
【0002】
【従来の技術】従来のデバッグ容易化装置は、任意のマ
イクロプログラムのアドレスや任意アドレスへのメモリ
アクセスなどの一定のアドレス一致条件をデバッグ条件
として、プロセッサをホルト/ストップ状態へ遷移さ
せ、プロセッサの内部情報のデータ採取を行なってい
た。
【0003】そしてデバッグ条件が上述のアドレス一致
条件に加えて他の特定条件がある場合には、先ずアドレ
ス一致条件で、プロセッサをホルト/ストップ状態へ遷
移させ、プロセッサの内部情報のデータ採取を行ってこ
れを解析し上記他の特定条件を満たしているかどうかを
調べて、満たしていれば採取データを有効と判断し、満
たしていなければ採取データを無効と判断してプロセッ
サを再動作させ、このような動作を反復することにより
有効な採取データを取得していた。
【0004】上記のアドレス一致条件として設定された
アドレスがプログラム実行上、何度も通るアドレスであ
るときには、有効な採取データを取得する作業は極めて
効率が悪く、デバッグが容易でないという問題点があっ
た。
【0005】そこで、この問題点を解決すべく特開平4
−310138号公報記載の技術が提案されている。
【0006】この何度も通る一定のアドレスで、ある特
定の条件のときだけ情報を採取する従来のデバッグ容易
化装置について、これのブロック図である図3を参照し
て説明する。
【0007】まず、アドレスの一致を検出するために一
定のアドレスを設定するアドレス設定手段31を設け、
アドレスレジスタ32に刻々と入力される実行アドレス
とアドレス設定手段31に設定された一定のアドレスと
をアドレス比較手段33により比較して一致した場合に
アドレス一致信号41を発生させる。
【0008】一方、特定の条件として、予め定められた
ハードウエア、例えば特定のレジスタの特定の信号状態
値をとっており、この特定のレジスタの変化する信号状
態値を格納するデバッグ用レジスタ34と、デバッグを
必要とする特定の信号状態値を設定する比較データ設定
手段35とを設け、この比較データ設定手段35に設定
された特定の信号状態値とデバッグ用レジスタ34に格
納されている変化する信号状態値とをレジスタ比較手段
36により比較して、一致した場合にレジスタ一致信号
42を発生させる。
【0009】そして、アドレス一致信号41とレジスタ
一致信号42とが共に存在したときに割込手段38によ
りプロセッサ37がデバッグ情報を採取している。
【0010】
【発明が解決しようとする課題】上述した従来のデバッ
グ容易化装置は、デバッグの1つの特定条件を検証する
ために予め定められたハードウエアの信号状態値を格納
するデバッグ用レジスタと特定信号状態値を設定する設
定手段とこれらの値の比較手段とを必要とし、デバッグ
の特定条件の数の増加とともにハードウエアの量が増加
するという問題点がある。
【0011】また、予め定められたハードウエアの信号
状態値を格納するデバッグ用レジスタについていえば、
新たな特定条件の対象となるハードウエアが予め定めた
ものと異なることとなったときには結線等の回路変更を
行なわねばならず、条件の変化に対して適応性に乏しい
という欠点もある。
【0012】本発明の目的は、特定条件の検証をマイク
ロプログラムで行なうことにより特定条件が多数になっ
ても対応でき、また、特定条件が変化しても柔軟に適応
できるデバッグ容易化装置を提供することにある。
【0013】
【課題を解決するための手段】第1の発明のデバッグ容
易化装置は、供給されるマイクロ命令を実行するマイク
ロ命令実行手段と、外部から供給される1つのデバッグ
条件となるデバッグ条件アドレス値と前記マイクロ命令
実行手段から供給されるデバッグ条件の対象となるアド
レスであるデバッグ条件対象アドレスとを比較し一致し
たときには一致信号を発生するデバッグ用比較手段と、
前記デバッグ用比較手段からの一致信号の供給に応答し
て割込信号と切換信号とを発生し前記割込信号により前
記マイクロ命令実行手段に割り込みを行なう割込手段
と、業務処理等の通常動作用のマイクロ命令を格納する
通常動作用マイクロ命令格納手段と、複数のマイクロ命
令から構成されデバッグ時の1つ以上のデバッグ特定条
件の設定およびその検証を行ない条件成立のときにはデ
ータ採取動作に移らせ条件不成立のときには通常動作用
マイクロ命令の実行を続行させるマイクロプログラムを
格納するデバッグ用マイクロ命令格納手段と、前記通常
動作用マイクロ命令格納手段とデバッグ用マイクロ命令
格納手段とからマイクロ命令の供給を受け通常は前記通
常動作用マイクロ命令格納手段からのマイクロ命令を前
記マイクロ命令実行手段に供給し前記割込手段からの切
換信号の供給に応答してデバッグ用マイクロ命令格納手
段のマイクロ命令に切り換えてマイクロ命令実行手段に
供給する切換手段と、前記デバッグ用マイクロプログラ
ムをデバッグ用マイクロ命令格納手段に入力する入力手
段とを有して構成されている。
【0014】また、第2の発明のデバッグ容易化装置
は、第1の発明のデバッグ容易化装置において、デバッ
グ用マイクロプログラムはデバック条件成立の際には外
部にあるデータ採取機器への起動信号を発するよう制御
することを特徴としている。
【0015】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0016】図1は本発明のデバッグ容易化装置の一実
施例を示すブロック図である。
【0017】本実施例のデバッグ容易化装置は、図1に
示すように、供給されるマイクロ命令を実行するマイク
ロ命令実行部4と、外部から供給される1つのデバッグ
条件となるデバッグ条件アドレス値とマイクロ命令実行
部4から供給されるデバッグ条件の対象となるアドレス
であるデバッグ条件対象アドレス13とを比較し一致し
たときには一致信号6を発生するデバッグ用比較回路1
と、業務処理等の通常動作用のマイクロ命令を格納する
通常動作用マイクロ命令部10と複数のマイクロ命令か
ら構成されデバッグ時の1つ以上のデバッグ特定条件の
設定およびその検証を行ない条件成立のときにはデータ
採取動作に移らせ条件不成立のときには通常動作用マイ
クロ命令の実行を続行させるマイクロプログラムを格納
するデバッグ用マイクロ命令部11とを有するマイクロ
命令格納部3と、通常動作用マイクロ命令部10とデバ
ッグ用マイクロ命令部11とからマイクロ命令の供給を
受け通常は通常動作用マイクロ命令部10のマイクロ命
令をマイクロ命令実行部4に供給し切換信号9の供給に
応答してデバッグ用マイクロ命令部11のマイクロ命令
に切り換えてマイクロ命令実行部4に供給する命令セレ
クタ8と、デバッグ用比較回路1からの一致信号6の供
給に応答して割込信号7と切換信号9とを発生し割込信
号7によりマイクロ命令実行部4に割り込みを行ない切
換信号9により命令セレクタ8を切り換えさせる割込回
路2と、デバッグ用マイクロプログラムをデバッグ用マ
イクロ命令部11に入力する入力部12とを含んで構成
されている。
【0018】デバッグ用マイクロ命令部11に格納され
ているデバッグ用マイクロプログラムの動作を示す流れ
図が図2に示してある。図2によれば、本実施例ではデ
バッグ条件としてデバッグ用比較回路1によるアドレス
一致条件に加えて、ステップ201からステップ205
に及ぶ5つのデバッグ特定条件が課されている。
【0019】次に本実施例の動作について、図1および
図2を参照して説明する。
【0020】先ず、デバッグ条件の1つであるアドレス
一致条件に対応する特定のアドレスであるデバッグ条件
アドレス値をデバッグ用比較回路1に入力設定する。
【0021】次に、予め作成された複数のデバッグ条件
を検証するマイクロプログラムを入力部12によりマイ
クロ命令格納部3のデバッグ用マイクロ命令部11に入
力する。
【0022】この初期状態では、デバッグ用比較回路1
は一致信号6を発生していないので、割込回路2は割り
込み動作を行なっておらず、切換信号9および割込信号
7を発生していないので、命令セレクタ8はマイクロ命
令格納部3の通常動作用マイクロ命令部10からのマイ
クロ命令をマイクロ命令実行部4に供給するとことなっ
ている。
【0023】デバッグ対象のプログラムの実行が開始さ
れると、マイクロ命令格納部3の通常動作用マイクロ命
令部10から次々とマイクロ命令がマイクロ命令実行部
4に供給されてマイクロ命令実行部4でこの実行が行な
われる。
【0024】この実行に並行して、マイクロ命令実行部
4からデバッグ条件対象アドレス13がデバッグ用比較
回路1に供給されデバッグ用比較回路1においてデバッ
グ条件対象アドレス13とデバッグ条件アドレス値との
比較が行なわれている。
【0025】デバッグ用比較回路1の比較の結果、デバ
ッグ条件対象アドレス13とデバッグ条件アドレス値と
が一致したときにはデバッグ用比較回路1は一致信号6
を発生してこれを割込回路2に供給する。
【0026】割込回路2は一致信号6の供給に応答して
割込信号7をマイクロ命令実行部4に供給し切換信号9
を命令セレクタ8に供給する。
【0027】命令セレクタ8は切換信号9の供給に応答
してマイクロ命令実行部4へのマイクロ命令の供給を通
常動作用マイクロ命令部10からデバッグ用マイクロ命
令部11に切り換えて、デバッグ用マイクロ命令部11
に格納されているデバッグ用マイクロプログラムのマイ
クロ命令をマイクロ命令実行部4に供給する。
【0028】マイクロ命令実行部4は割込信号7の供給
に応答して今まで実行していたデバッグ対象のプログラ
ムの実行を中断して、デバッグ用マイクロ命令部11か
ら命令セレクタ8を介して供給されるデバッグ用マイク
ロプログラムのマイクロ命令の実行を開始する。
【0029】この実行により図2の動作がマイクロ命令
実行部4により行なわれる。
【0030】すなわち、ステップ201〜203ではプ
ロセッサ内にあるレジスタA〜Cにそれぞれ格納されて
いる値REG A、REG BおよびREG Cがそれ
ぞれ1であり、ステップ204〜205ではメモリのA
番地およびB番地にそれぞれ格納されている値MEM
AおよびMEM Bがそれぞれ0であるという特定条件
を設定しこれを検証する。
【0031】そしてこの5つの特定条件がすべて満たさ
れた場合には(ステップ205のY枝)プロセッサをホ
ルトして(ステップ206)データの採取に入ることに
なるが、5つの特定条件の中の1条件でも満たされない
場合には(ステップ201〜205の各N枝)、デバッ
グ条件を満足しないこととなるので割込回路2を初期化
してマイクロ命令実行部4は通常動作用マイクロ命令部
10から通常動作用マイクロ命令の供給を受け、今まで
実行していたデバッグ対象のプログラムの実行を再開続
行させ(ステップ207)、次のアドレス一致を探す動
作に移る。
【0032】図2の流れ図で5つの特定条件がすべて満
たされた場合には(ステップ205のY枝)プロセッサ
をホルトして(ステップ206)データの採取に入るこ
ととしているが、外部のデータ採取機器を起動する起動
信号を発して後プロセッサをホルトさせることもでき
る。このようにすれば、人手を介せずにデータ採取機器
を起動することができる。
【0033】このようにして、本実施例ではアドレス一
致のデバッグ条件に加えて複数の特定のデバッグ条件が
ある場合でも、デバッグ用マイクロプログラムにより複
数の特定のデバッグ条件を検証し、すべてのデバッグ条
件を満足した場合のみデータの採取を行なうことによ
り、デバッグ条件が多くなった場合でもハードウエアの
量を増加することなく、デバッグを容易にすることがで
きるという効果を有している。また、デバッグ条件の追
加とか変更に際しては、デバッグ用マイクロプログラム
を修正して再度入力部12からマイクロ命令格納部3の
デバッグ用マイクロ命令部11に格納すればよく、柔軟
に対応できるという効果を有する。
【0034】さらに、デバッグ条件の設定およびその検
証をマイクロプログラムで行なっているので、ソフトウ
エアビジブルでないプロセッサ内のレジスタをもデバッ
グ対象とすることができ、広範なデバッグを行なうこと
ができるという効果をも有する。
【0035】
【発明の効果】以上説明したように、本発明のデバッグ
容易化装置は、アドレス一致のデバッグ条件に加えて複
数の特定のデバッグ条件がある場合でも、デバッグ用マ
イクロプログラムにより複数の特定のデバッグ条件を検
証し、すべてのデバッグ条件を満足した場合のみデータ
の採取を行なうことにより、デバッグ条件が多くなって
もハードウエアの量を増加することなく、デバッグを容
易にすることができるという効果を有している。
【0036】また、デバッグ条件の追加とか変更に際し
ては、デバッグ用マイクロプログラムを修正して実行す
ればよく、柔軟に対応できるという効果を有する。
【0037】さらに、デバッグ条件の設定およびその検
証をマイクロプログラムで行なっているので、ソフトウ
エアビジブルでないプロセッサ内のレジスタをもデバッ
グ対象とすることができ、広範なデバッグを行なうこと
ができるという効果をも有する。
【図面の簡単な説明】
【図1】本発明のデバッグ容易化装置の一実施例を示す
ブロック図である。
【図2】本実施例のデバッグ容易化装置におけるデバッ
グ用マイクロプログラムの動作の一例を示す流れ図であ
る。
【図3】従来のデバッグ容易化装置の例を示すブロック
図である。
【符号の説明】
1 デバッグ用比較回路 2 割込回路 3 マイクロ命令格納部 4 マイクロ命令実行部 5 デバッグ条件アドレス値 6 一致信号 7 割込信号 8 命令セレクタ 9 切換信号 10 通常動作用マイクロ命令部 11 デバッグ用マイクロ命令部 12 入力部 13 デバッグ条件対象アドレス 201〜207 流れ図のステップ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 供給されるマイクロ命令を実行するマイ
    クロ命令実行手段と、外部から供給される1つのデバッ
    グ条件となるデバッグ条件アドレス値と前記マイクロ命
    令実行手段から供給されるデバッグ条件の対象となるア
    ドレスであるデバッグ条件対象アドレスとを比較し一致
    したときには一致信号を発生するデバッグ用比較手段
    と、前記デバッグ用比較手段からの一致信号の供給に応
    答して割込信号と切換信号とを発生し前記割込信号によ
    り前記マイクロ命令実行手段に割り込みを行なう割込手
    段と、業務処理等の通常動作用のマイクロ命令を格納す
    る通常動作用マイクロ命令格納手段と、複数のマイクロ
    命令から構成されデバッグ時の1つ以上のデバッグ特定
    条件の設定およびその検証を行ない条件成立のときには
    データ採取動作に移らせ条件不成立のときには通常動作
    用マイクロ命令の実行を続行させるマイクロプログラム
    を格納するデバッグ用マイクロ命令格納手段と、前記通
    常動作用マイクロ命令格納手段とデバッグ用マイクロ命
    令格納手段とからマイクロ命令の供給を受け通常は前記
    通常動作用マイクロ命令格納手段からのマイクロ命令を
    前記マイクロ命令実行手段に供給し前記割込手段からの
    切換信号の供給に応答してデバッグ用マイクロ命令格納
    手段のマイクロ命令に切り換えてマイクロ命令実行手段
    に供給する切換手段と、前記デバッグ用マイクロプログ
    ラムをデバッグ用マイクロ命令格納手段に入力する入力
    手段とを備えることを特徴とするデバッグ容易化装置。
  2. 【請求項2】 デバッグ用マイクロプログラムはデバッ
    ク条件成立の際には外部にあるデータ採取機器への起動
    信号を発するよう制御することを特徴とする請求項1記
    載のデバッグ容易化装置。
JP7062856A 1995-03-22 1995-03-22 デバッグ容易化装置 Pending JPH08263324A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7062856A JPH08263324A (ja) 1995-03-22 1995-03-22 デバッグ容易化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7062856A JPH08263324A (ja) 1995-03-22 1995-03-22 デバッグ容易化装置

Publications (1)

Publication Number Publication Date
JPH08263324A true JPH08263324A (ja) 1996-10-11

Family

ID=13212370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7062856A Pending JPH08263324A (ja) 1995-03-22 1995-03-22 デバッグ容易化装置

Country Status (1)

Country Link
JP (1) JPH08263324A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013542498A (ja) * 2010-09-24 2013-11-21 アーム・リミテッド データ処理装置のデバッグ

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5829057A (ja) * 1981-08-14 1983-02-21 Nippon Signal Co Ltd:The レジスタのトレ−ス装置
JPS61240341A (ja) * 1985-04-18 1986-10-25 Nec Corp マイクロプログラム制御装置
JPS6284354A (ja) * 1985-10-09 1987-04-17 Fujitsu Ltd トレース命令制御回路
JPS62145426A (ja) * 1985-12-20 1987-06-29 Nec Corp マイクロプログラム処理装置
JPS63178343A (ja) * 1987-01-20 1988-07-22 Fujitsu Ltd 中断点の設定方式
JPS6467642A (en) * 1987-09-09 1989-03-14 Nec Corp Microprogram controller
JPH01276249A (ja) * 1988-04-27 1989-11-06 Mitsubishi Electric Corp ログアウト制御方式
JPH01286028A (ja) * 1988-05-13 1989-11-17 Nec Corp マイクロプログラムのパッチ方式
JPH01286029A (ja) * 1988-05-13 1989-11-17 Nec Corp マイクロプログラムのパッチ方式
JPH02242444A (ja) * 1989-03-16 1990-09-26 Nec Corp 情報処理装置のデバッグ機構
JPH02242445A (ja) * 1989-03-16 1990-09-26 Nec Corp 情報処理装置のデバッグ機構
JPH0328947A (ja) * 1989-06-26 1991-02-07 Nec Corp 周辺制御装置
JPH0454636A (ja) * 1990-06-25 1992-02-21 Hitachi Ltd プロセッサ
JPH04128944A (ja) * 1990-09-20 1992-04-30 Nec Software Ltd マイクロプログラム実行履歴情報採集装置
JPH04310138A (ja) * 1991-04-09 1992-11-02 Nec Corp データ伝送装置のデバッグ方法
JPH05120063A (ja) * 1991-10-28 1993-05-18 Hitachi Ltd マイクロプロセツサのデバツグシステムおよびそのためのデバツグパネル

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5829057A (ja) * 1981-08-14 1983-02-21 Nippon Signal Co Ltd:The レジスタのトレ−ス装置
JPS61240341A (ja) * 1985-04-18 1986-10-25 Nec Corp マイクロプログラム制御装置
JPS6284354A (ja) * 1985-10-09 1987-04-17 Fujitsu Ltd トレース命令制御回路
JPS62145426A (ja) * 1985-12-20 1987-06-29 Nec Corp マイクロプログラム処理装置
JPS63178343A (ja) * 1987-01-20 1988-07-22 Fujitsu Ltd 中断点の設定方式
JPS6467642A (en) * 1987-09-09 1989-03-14 Nec Corp Microprogram controller
JPH01276249A (ja) * 1988-04-27 1989-11-06 Mitsubishi Electric Corp ログアウト制御方式
JPH01286028A (ja) * 1988-05-13 1989-11-17 Nec Corp マイクロプログラムのパッチ方式
JPH01286029A (ja) * 1988-05-13 1989-11-17 Nec Corp マイクロプログラムのパッチ方式
JPH02242444A (ja) * 1989-03-16 1990-09-26 Nec Corp 情報処理装置のデバッグ機構
JPH02242445A (ja) * 1989-03-16 1990-09-26 Nec Corp 情報処理装置のデバッグ機構
JPH0328947A (ja) * 1989-06-26 1991-02-07 Nec Corp 周辺制御装置
JPH0454636A (ja) * 1990-06-25 1992-02-21 Hitachi Ltd プロセッサ
JPH04128944A (ja) * 1990-09-20 1992-04-30 Nec Software Ltd マイクロプログラム実行履歴情報採集装置
JPH04310138A (ja) * 1991-04-09 1992-11-02 Nec Corp データ伝送装置のデバッグ方法
JPH05120063A (ja) * 1991-10-28 1993-05-18 Hitachi Ltd マイクロプロセツサのデバツグシステムおよびそのためのデバツグパネル

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013542498A (ja) * 2010-09-24 2013-11-21 アーム・リミテッド データ処理装置のデバッグ
US8874883B2 (en) 2010-09-24 2014-10-28 Arm Limited Debugging of a data processing apparatus

Similar Documents

Publication Publication Date Title
JP4094724B2 (ja) ソフトウェアをデバッグする際に例外を識別するための装置および方法
US7752427B2 (en) Stack underflow debug with sticky base
JPH08263324A (ja) デバッグ容易化装置
US20210004306A1 (en) Processor with non-intrusive self-testing
JPH08171504A (ja) エミュレ−ション装置
JP2653412B2 (ja) ブレークポイント設定方法
JP2000076095A (ja) プログラムトレース装置およびプログラムトレース方法およびそのプログラムを記憶した記憶媒体
JP4044455B2 (ja) デバッグサポート装置
JP2967741B2 (ja) Cpu互換性テスト装置
JPS6118045A (ja) プログラムの暴走検出方式
JP2734382B2 (ja) インサーキットエミュレータおよびそのデバッグ方法
JP2003263340A (ja) デバッグ装置
JP2684966B2 (ja) 入出力処理装置のデバッグ装置
JPH0772874B2 (ja) 割込み受取り装置
JPH03119436A (ja) マイクロ命令アドレストレーサ
JPH08161195A (ja) アドレストレース格納装置及びアドレストレース生成方法
JPS62197834A (ja) マイクロプログラム制御装置
JPH05108402A (ja) デバツグ装置
JPS6270947A (ja) デバグ割込み制御方式
JP2001265619A (ja) データトレース方式
JPH02103643A (ja) デバッグ用割込発生回路
JPH05204680A (ja) 情報処理装置の誤動作防止方式
JPH0215340A (ja) 状態履歴記憶装置の制御方式
JPH10247146A (ja) 半導体集積回路装置
JPH04140852A (ja) 情報処理装置の診断方式

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19971014