JPH01276249A - ログアウト制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、情報処理装置のハードウェア内部情報をロ
グアウト（ＬＯＧＯＵＴ）する制御方式に関するもので
ある。

（従来の技術） 第２図は、従来の割込み処理によりログアウトする機能
を有し、マイクロプログラムにより制御される情報処理
装置のハードウェア内部情報のログアウト制御方式を示
すブロック図である。

図において、１はマイクロプログラムのアドレスレジス
タ、２はマイクロプログラムを格納するコントロールス
トレージ、３はマイクロプログラムを実行するシーケン
ス制御回路、４はマイクロプログラムのデータをセット
するデータレジスタで、そのデータの中で次のマイクロ
プログラムのアドレス生成情報のフィールド４ａ及び次
のマイクロプログラムのアドレス生成を制御するフィー
ルド４ｂを有している。５はマイクロプログラムの割込
み制御回路で障害チエツクの割込み要求信号Ｓ１を入力
して割込みアドレス生成要求信号Ｓ２を出力する。６は
実行中のマイクロプログラムのアドレスを保持する保持
レジスタである。

次に動作について説明する。

一般に、マイクロプログラムの処理は、先ずマイクロプ
ログラムのアドレスレジスタ１に従ってコントロールス
トレージ２からマイクロプログラムデータが読出され、
その読出されたデータがマイクロプログラムのデータレ
ジスタ４に保持される。そして、このマイクロプログラ
ムデータか情報処理の制御情報として使用され、マイク
ロプログラムによる処理が行われる。

また、マイクロプログラムのシーケンス制御に際しては
、マイクロプロクラムデータの一部に定義された次マイ
クロプログラムアドレスの一部あるいは全部を生成する
際に使用されるアドレス情報のフィールド４ａの内容と
、現在実行中のマイクロプログラムのアドレスを保持し
ているレジスタ６のアドレス情報と、マイクロプログラ
ムデータの一部に定義された次マイクロプログラムアド
レスを決定するアドレス制御情報のフィールド４ｂの内
容に従って、マイクロプログラムのシーケンス制御回路
３で次マイクロプログラムのアドレスか順次生成され、
これにより上記シーケンス制御が行われる。

更に、情報処理装置内部あるいは外部から発生された特
定のマイクロプログラム処理を要求する割込み処理につ
いては、その割込み要求信号かマイクロプログラムの割
込み制御回路５に入力されると、人力された割込み要求
信号間で優先順位が決定さね、最優先に決定された割込
み要求に対する割込みアドレス生成要求信号Ｓ２がマイ
クロプログラムのシーケンス制御回路３に出力される。

この割込み処理スタートのタイミングは、割込みアドレ
ス生成要求の要因に応じて、シーケンス制御回路３にて
決定され、その時割込みアドレスが生成される。そして
、生成された割込みアドレスは、アドレスレジスタ１に
セットされ、以降割込み処理に対するマイクロプログラ
ム処理が実行される。

このようなマイクロプログラムの処理構成において、従
来のハードウェア内部情報のログアウト方式は、障害チ
エツクが発生して障害チエツク処理の割込み要求信号Ｓ
２が発せられると、割込み制御回路５で最優先に割込み
の順位が決定された後、割込みアドレス生成要求信号Ｓ
２がシーケンス制御回路３に送出され、そのシーケンス
制御回路３により障害チエツク割込み処理の割込みアド
レスが生成され、そのアドレス情報がアドレスレジスタ
ｌにセットされる。以降、障害チエツク割込みのマイク
ロプログラム処理が行われ、その中でハードウェア内部
情報のログアウトが行われる。

（発明が解決しようとする課題〕 従来の情報処理装置のログアウト制御方式は、以上のよ
うな方式となっているので、情報処理装置のハードウェ
ア内部情報のログアウトは障害チエツクの発生時のみに
実行されるたけてあり、一方、ハードウェアの障害は単
に障害チエツクによるものだけではなく、マイクロプロ
グラムのシーケンスを決定する条件テストの障害による
マイクロプログラムのシーケンスの乱れやマイクロプロ
グラム処理の潜在バグによる動作の乱れにより、結果と
して誤動作を引き起す場合がある。このようなハードウ
ェア障害では、障害チエツクか検出されずに誤動作を引
き起すため、その障害原因の解析は困難であった。

また、上記の如く、障害チエツクで検出されることなく
誤動作を引き起すようなハードウェア障害の障害解析に
は秤々の方法があり、例えば、誤動作を生じせしめるマ
イクロプログラムシーケンスのあるアドレス位置に注目
し、そのアドレス位置におけるハードウェア内部情報を
収集し、論理的に予想される期待値と比較する方法が知
られている。このあるマイクロアドレス位置でのハード
ウェア内部情報の収集に際して、従来では情報処理装置
の実行処理を注目するアドレス位置で故１色に実行停止
し、手動にてハードウェア内部情報を収集するか、ある
いは専用のログアウト手段を用意する必要があった。

即ち、従来のログアウト制御方式にあっては、障害チエ
ツク発生による以外にハードウェア内部情報を収集する
には、複雑な手順と多大な時間を必要とするかあるいは
ハードウェア内部情報を収集する処理を従来の障害チエ
ツクに対するログアウト処理の他に、余分に付加しなけ
ればならず、障害解析か容易でないという問題点かあっ
た。

この発明は、上記のような問題点を解消するためになさ
れたもので、余分なハードウェア内部情報の収集処理を
用意することなく、従来の障害チエツクに対するログア
ウト処理を有効に利用でき、任意のマイクロプログラム
アドレス位置におけるハードウェア内部情報を容易に収
集でき、障害解析か容易なログアウト制御方式を得るこ
とを目的としている。

〔課題を解決するための手段〕

この発明に係るログアウト制御方式は、割込み処理によ
りログアウトする機能を有し、マイクロプログラムによ
り制御される情報処理装置のログアウト制御方式におい
て、任意のマイクロプログラムのアドレス位置を検知す
るアドレス検知手段と、その検知信号により指定された
マイクロプログラムのアドレスを生成するアドレス生成
手段を具備し、前記指定されたマイクロプログラムのア
ドレスを館記割込み処理のアドレスに設定してログアウ
トを行うように構成したものである。

〔作用〕

この発明のログアウト制御方式においては、アドレス検
知手段の検知信号により指定さゎたマイクロプログラム
のアドレスを前記割込み処理のアドレスに設定してログ
アウトを行うので、任意のマイクロプログラムのアドレ
ス位置でログアウトを行うことかできる。

〔実施例〕

以下、この発明の一実施例を図面について説明する。な
お、第２図と同一の構成要素に対しては同一符号を付し
て詳細説明は省略する。

第１図において、１はマイクロプログラムのアドレスレ
ジスタ、２はコントロールストレージ、３はマイクロプ
ログラムのシーケンス制御回路、４はマイクロプログラ
ムのデータレジスタ、５はマイクロプログラムの割込み
制御回路、６は実行中のマイクロプログラムのアドレス
を保持する保持レジスタで、任意のマイクロプログラム
のアドレス位置を検出するアドレス検知手段として設け
られている。７はログアウトしたいマイクロプログラム
のアドレス位置を保持するアドレス指示レジスタ、８は
アドレス指示レジスタ７の内容か有効であることを示す
ログアウト有効指示部で、有効指示信号Ｓ３を出力する
。９は保持レジスタ６の出力（検知信号）により指定さ
れた障害チエツクに対するログアウト処理マイクロプロ
グラムの割込みアドレスを生成するアドレス生成手段と
して設けられた保持レジスタで、その障害チエツク割込
みアドレスを保持する。１０はレジスタ１と７のアドレ
スを比較する比較回路で、一致信号Ｓ４を出力する。１
１．１２はＡＮＤゲート、１３はアドレスレジスタ１へ
の人力を選択するセレクタ、１４．１５はラッチ、１６
はクロックＳ、を入力するためのクロックライン、１７
はインバータである。

次に動作について説明する。

情報処理装置のハードウェアの内部情報をログアウトし
たいマイクロアドレス位置かアドレス指示レジスタ７に
設定され、また、その設定したアドレス指示レジスタ７
の内容か有効であることを示すログアウト有効指示部８
が設定されると、マイクロプログラムのアドレスレジス
タ１の出力は、比較回路１０によって常時アドレス指示
レジスタ７の内容と比較される。この比較回路１ｏによ
りアドレスの一致が検知されると、一致信号Ｓ４が出力
され、次に実行されるマイクロプログラムアドレスとハ
ードウェアの内部情報のログアウトを指示したマイクロ
プログラムアドレスとが一致したことがＡＮＤゲート１
１に知らされる。

そして、ログアウト有効指示部８の内容が有効であれば
、その出力信号Ｓ３によって有効であることがＡＮＤゲ
ート１１に知らされ、このＡＮＤゲート１１によりログ
アウトアドレスにマイクロプログラムのシーケンスが到
達したことが検知され、クロックライン１６からのクロ
ックＳ、によりアドレスの一致を検出するラッチ１４が
セットされる。

上記ラッチ１４かセットされると、ＡＮＤゲート１２の
出力によりセレクタ１３は、アドレスレジスタ１への人
力とじて障害チエツク割込みアトレスの保持レジスタ９
の内容を選択し、その内容がアドレスレジスタ１にセッ
トされる。そして、セットされた障害チエツク割込みア
ドレスに従って、障害チエツクの割込みを処理するスタ
ートアドレスのマイクロプログラムの内容がコントロー
ルストレージ２から読出され、その内容がデータレジス
タ４にセットされる。

一方、上記セレクタ１３が障害チエツク割込みアドレス
の保持レジスタ９を選択できるのは、ＡＮＤゲート１２
とインバータ１７の組み合わせロジックによって、ラッ
チ１４がセットされた１クロック間のみ、即ちログアウ
トアドレスが検出された時の１クロック間のみ有効であ
り、以後セレクタ１３は、ジ−タンス制御回路３により
生成されたアドレスをマイクロプログラムのアドレスレ
ジスタ１の人力として選択する。従って、以後障害チエ
ツク割込み処理が順次実行され、ハードウェアの内部情
報がログアウトされる。

このように、保持レジスタ６で検知したアドレスにより
指定されたマイクロプログラムのアドレスを保持レジス
タ９で生成し、その指定されたアドレスを割込み処理の
アドレスに設定してログアウトを行っているので、任意
のマイクロプログラムのアドレス位置においてハードウ
ェア内部情報のログアウトを行うことが可能である。従
って、余分なハードウェア内部情報の収集処理を用意す
ることなく、従来の障害チエツクに対するログアウト処
理を有効に利用でき、障害解析が容易なものとなる。

以上ログアウト制御動作について説明したが、この発明
によれば、第１図に示した障害チエツク割込みアドレス
の保持レジスタ９の内容を変更することにより、任意マ
イクロプログラムアドレスにおける種々の操作も可能で
ある。

〔発明の効果〕

以上のように、この発明によれば、任意のマイクロプロ
グラムのアドレス位置を検知するアドレス検知手段と、
その検知信号により指定されたマイクロプログラムのア
ドレスを生成するアドレス生成手段とを設け、その指定
されたマイクロプログラムのアドレスを割込み処理のア
ドレスに設定してログアウトを行うようにしたため、任
意のマイクロプログラムアドレスにおける情報処理装置
のハードウェア内部情報のログアウトが可能となり、余
分なハードウェア内部情報の収集処理を用意することな
く、従来の障害チエツクに対するログアウト処理を有効
に利用でき、障害チエツク以外にハードウェア内部情報
を必要とするハードウェア障害の障害解析が容易になる
という効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるログアウト制御方式
を示すブロック図、第２図は従来のログアウト制御方式
を示すブロック図である。 １はアドレスレジスタ、２はコントロールストレージ、
３はシーケンス制御回路、４はデータレジスタ、５は割
込み制御回路、６はレジスタ（アドレス検知手段）、７
はアドレス指示レジスタ、９は保持レジスタ（アドレス
生成手段）、１ｏは比較回路、１１．１２はＡＮＤゲー
ト、１３はセレクタ、１４．１５はラッチ、１７はイン
バータである。 なお、図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　割込み処理によりログアウトする機能を有し、マイク
   ロプログラムにより制御される情報処理装置のログアウ
   ト制御方式において、任意のマイクロプログラムのアド
   レス位置を検知するアドレス検知手段と、その検知信号
   により指定されたマイクロプログラムのアドレスを生成
   するアドレス生成手段を具備し、前記指定されたマイク
   ロプログラムのアドレスを前記割込み処理のアドレスに
   設定してログアウトを行うことを特徴とするログアウト
   制御方式。