JPH05108402A - デバツグ装置 - Google Patents

Abstract

(57)【要約】 【目的】 デバッグ装置に於いて、割り込み処理の走行
時間を低減することにより、信頼性の高いデバッグを行
なえるようにする。 【構成】 すり替え処理ハードウェア部１０５はデバッ
グ対象プログラムの実行中にアドレスバス１０８上にポ
イント設定レジスタ部１１０に設定されているアドレス
が現れ、且つ命令フェッチサイクルを検出すると、すり
替え処理実行履歴に基づいてすり替え処理を行なってい
るか否かを判定する。そして、行なっていないと判定し
た場合は特定のソフトウェア割り込み命令を上記アドレ
スに格納されている命令にすり替えてデータバス１０７
に出力してＣＰＵ１０３に割り込み処理を実行させると
共に、すり替え処理実行履歴を変更してすり替え処理を
禁止する。また、行なっていると判定した場合、従来割
り込み処理により行なわれていたすり替え処理禁止の解
除を、すり替え処理実行履歴を書き換えることにより行
なう。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデバッグ装置に関し、特
に、プログラムをＲＯＭに格納したシステムに於けるデ
バッグ装置に関する。

【０００２】

【従来の技術】従来、この種のデバッグ装置は、以下の
（ａ）〜（ｃ）に示す処理を順次行なうことにより、Ｒ
ＯＭに格納されたデバッグ対象プログラムのデバッグを
行なっている。

【０００３】（ａ）ＲＯＭに格納されたデバッグ対象と
なるプログラムの実行中にＣＰＵが命令フェッチのため
に出力するアドレスをハードウェア装置によって常時モ
ニタし、予め設定されているアドレスと同一のアドレス
がアドレスバス上に出力されることにより、上記ハード
ウェア装置から特定のソフトウェア割り込み命令をデー
タバス上に送出し、上記アドレスに格納されている命令
の代わりに上記ソフトウェア割り込み命令をＣＰＵにフ
ェッチさせる。

【０００４】（ｂ）ＣＰＵがフェッチしたソフトウェア
割り込み命令を実行することにより、割り込み処理プロ
グラムが起動され、ＣＰＵがこの割り込み処理プログラ
ムを実行することにより、 ・ブレーク動作，データトレースの開始／終了，指定さ
れたアドレスからアドレスまでの実行時間の計測の開始
／終了等のデバッグ処理 ・シングルステップモードフラグをセットする処理 ・すり替え処理の動作禁止を設定する処理 ・特定のソフトウェア割り込み命令にすり替えられた命
令をＣＰＵにフェッチさせ実行させるために、スタック
に退避されているプログラムカウンタの値の一つ前の値
をプログラムカウンタに設定する処理 が順次行なわれ、その後、プログラム復帰が行なわれ
る。

【０００５】（ｃ）そして、プログラム復帰が行なわれ
ると、ＣＰＵは上記した或る特定のソフトウェア割り込
み命令にすり替えられてしまった命令をフェッチしなお
し、その命令をシングルステップ実行する。その結果、
割り込み処理プログラムが起動され、ＣＰＵがこの割り
込み処理プログラムを実行することにより、 ・シングルステップモードフラグをリセットする処理 ・すり替え処理の動作禁止を解除する処理 が順次行なわれ、その後、プログラム復帰が行なわれ
る。

【０００６】

【発明が解決しようとする課題】上述した従来のデバッ
グ装置はＲＯＭに格納されたプログラムをデバッグする
に当たって、上記（ｂ），（ｃ）に示した２回の割り込
み処理を必要とするため、プログラムの本来の走行時間
に対して冗長時間となる割り込み処理の走行時間によっ
て正しいデバッグを行なうことができなくなる場合があ
るという問題があった。例えば、デバッグ対象となるプ
ログラムのアドレスＡからアドレスＢまでの実行時間の
計測を行なう場合は、アドレスＡが検出された時点で上
記（ｂ）に示す割り込み処理により計測手段が起動さ
れ、その後、上記（ｃ）に示す割り込み処理が行なわ
れ、更に、アドレスＢが検出された時点で上記（ｂ）に
示す割り込み処理により計測手段の計測結果が収集され
るが、上記（ｃ）に示す割り込み処理の走行時間が誤差
になり、正しい計測結果を得ることができないという問
題がある。

【０００７】本発明の目的はデバッグ対象となるプログ
ラムの本来の走行時間に対して冗長時間となる割り込み
処理の走行時間を低減させ、本来のプログラム実行環境
により近い状態でプログラムデバッグを行なうことによ
り、より信頼性の高いデバッグを行なうことができるデ
バッグ装置を提供することにある。

【０００８】

【課題を解決するための手段】本発明は上記目的を達成
するため、ＣＰＵと、デバッグポイントとなる命令の格
納アドレスが設定されるポイント設定レジスタと、該ポ
イント設定レジスタに設定されたアドレスとアドレスバ
ス上のアドレスとを比較するアドレスバス比較部と、ス
テータスバスを監視し、命令フェッチサイクルを検出す
るステータスバスデコーダ部と、前記アドレスバス比較
部がアドレスの一致を検出し、且つ前記ステータスバス
デコーダ部が命令フェッチサイクルを検出することによ
りすり替え処理実行履歴に基づいてすり替え処理が行な
われているか否かを判定し、すり替え処理が行なわれて
いないと判定することによりすり替え処理を許可すると
共に前記すり替え処理実行履歴をすり替え処理が行なわ
れたことを示すものに変更し、すり替え処理が行なわれ
ていると判定することにより前記すり替え処理実行履歴
をすり替え処理が行なわれていないことを示すものに変
更するすり替え処理実行判定部と、該すり替え処理実行
判定部がすり替え処理を許可することにより、特定のソ
フトウェア割り込み命令を前記アドレスバス比較部で一
致が検出されたアドレスに格納されている命令にすり替
えてデータバスに出力して前記ＣＰＵにフェッチさせる
データバス切り替え部と、該データバス切り替え部から
出力された前記特定のソフトウェア割り込み命令の実行
による割り込み発生時に、デバッグ処理を行ない、その
後、前記特定のソフトウェア割り込み命令とすり替えら
れた命令を前記ＣＰＵにフェッチさせる割り込み処理プ
ログラム及びデバッグ対象となるプログラムが格納され
たＲＯＭとを設けたものである。

【０００９】

【作用】ＲＯＭに格納されているデバッグ対象プログラ
ムの実行中に、アドレスバス比較部がアドレスバス上に
ポイント設定レジスタに設定されているアドレスを検出
し、且つステータスバスデコーダ部が命令フェッチサイ
クルを検出すると、すり替え処理実行判定部はすり替え
処理実行履歴に基づいてすり替え処理が行なわれている
か否かを判定する。

【００１０】そして、すり替え処理が行なわれていない
と判定した場合は、すり替え処理を許可すると共にすり
替え処理実行履歴をすり替え処理が行なわれていること
を示すものに変更する。また、すり替え処理が行なわれ
ていると判定した場合はすり替え処理実行履歴をすり替
え処理が行なわれていないことを示すものに変更する。

【００１１】すり替え処理実行判定部ですり替え処理が
許可されると、データバス切り替え部は特定のソフトウ
ェア割り込み命令をアドレスバス比較部で一致が検出さ
れたアドレスに格納されている命令にすり替えてデータ
バスに出力し、ＣＰＵにフェッチさせる。

【００１２】ＣＰＵがフェッチしたソフトウェア割り込
み命令を実行することにより、ＲＯＭに格納されている
割り込み処理プログラムが起動され、デバッグ処理，特
定のソフトウェア割り込み命令とすり替えられた命令を
ＣＰＵにフェッチさせる処理が順次行なわれ、再びデバ
ッグ対象となるプログラムが実行される。

【００１３】

【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。

【００１４】図１は本発明の実施例のブロック図であ
り、クロックを供給するクロック供給部１０１と、ワー
クエリアとして使用されるＲＡＭ１０２と、２クロック
を１ＣＰＵ処理サイクルとするＣＰＵ１０３と、ＣＰＵ
外部Ｉ／Ｏレジスタ部１０４と、ソフトウェア割り込み
命令のすり替え処理を行なうすり替え処理ハードウェア
部１０５と、アプリケーションプログラム１２６，割り
込み処理プログラム１２７及びコマンド処理プログラム
１２８が格納されるＲＯＭ１０６と、データバス１０
７，アドレスバス１０８，ステータスバス１０９から構
成されるＣＰＵバス１３８を含んでいる。

【００１５】クロック供給部１０１はすり替え処理ハー
ドウェア部１０５に対してすり替え処理ハードウェア部
供給クロック１２９を供給し、ＣＰＵ１０３に対してＣ
ＰＵ動作クロック１３０を供給する。ＣＰＵ動作クロッ
ク１３０はすり替え処理ハードウェア部供給クロック１
２９を２分周したものである。

【００１６】ＲＡＭ１０２はアプリケーションプログラ
ム１２６の実行中、ワークエリアとして使用される。

【００１７】ＣＰＵ外部Ｉ／Ｏレジスタ部１０４はポイ
ント設定レジスタ部１１０と、リセットレジスタ１１１
と、デバッグ処理登録情報レジスタ１４１から構成され
ている。

【００１８】ポイント設定レジスタ部１１０は複数のポ
イント設定レジスタ１１７−１〜１１７−ｎから構成さ
れている。各ポイント設定レジスタ１１７−１〜１１７
−ｎには特定のソフトウェア割り込み命令とすり替えら
れる命令のアドレス（デバッグポイントのアドレス）が
格納される。デバッグ処理登録情報レジスタ１４１には
各ポイント設定レジスタ１１７−１〜１１７−ｎに格納
されているアドレスに対応して実行するデバッグ処理の
種別を示すデバッグ処理登録情報が格納されている。

【００１９】すり替え処理ハードウェア部１０５は図２
に示すように、タイミング生成部１１２と、アドレスバ
ス比較部１１３と、ステータスバスデコーダ部１１４
と、すり替え処理実行判定部１１５と、データバス切り
替え部１１６とから構成されている。

【００２０】タイミング生成部１１２はクロック供給部
１０１からのすり替え処理ハードウェア部供給クロック
１２９と、ＣＰＵ１０３からのＣＰＵ処理サイクルスタ
ート信号１３１とに基づいて、ＣＰＵ処理サイクルが開
始されてから２つ目のすり替え処理ハードウェア部供給
クロック１２９の立ち上がりに於いてすり替え処理実行
判定タイミングトリガ１３２を生成する。

【００２１】アドレスバス比較部１１３は各ポイント設
定レジスタ１１７−１〜１１７−ｎに対応した複数のコ
ンパレータ１１８−１〜１１８−ｎと、各コンパレータ
１１８−１〜１１８−ｎの出力信号を入力とする多入力
オアゲートから構成される比較結果論理和集約部１１９
とから構成されている。

【００２２】各コンパレータ１１８−１〜１１８−ｎは
対応するポイント設定レジスタ１１７−１〜１１７−ｎ
に設定されているアドレスとアドレスバス１０８上のア
ドレスとを常時比較し、比較一致を検出した場合、その
出力信号をイネーブル状態（“１”）にする。比較結果
論理和集約部１１９はコンパレータ１１８−１〜１１８
−ｎの出力信号の内の何れかがイネーブル状態となるこ
とにより、比較結果信号１３３をイネーブル状態にす
る。

【００２３】ステータスバスデコーダ部１１４はステー
タスバス１０９を常時監視し、命令フェッチサイクルを
検出すると、命令フェッチサイクル信号１３５をイネー
ブル状態にする。

【００２４】すり替え処理実行判定部１１５はすり替え
処理実行履歴レジスタ１２０と、すり替え処理実行条件
論理積集約部１２１と、すり替え処理実行許可レジスタ
１２２と、反転条件論理積集約部１３９と、遅延部１４
０とから構成されている。

【００２５】すり替え処理実行履歴レジスタ１２０及び
すり替え処理実行許可レジスタ１２２は立ち上がりクロ
ック動作の正論理リセット型フリップフロップから構成
される。

【００２６】すり替え処理実行条件論理積集約部１２１
及び反転条件論理積集約部１３９は３入力アンドゲート
から構成される。

【００２７】遅延部１４０は反転条件論理積集約部１３
９の出力信号を僅かに遅延してすり替え処理実行履歴レ
ジスタ１２０のクロック端子Ｃに加える。その遅延時間
は１ＣＰＵサイクルよりも短い。

【００２８】すり替え処理実行条件論理積集約部１２１
はアドレスバス比較部１１３から出力される比較結果信
号１３３，ステータスバスデコーダ部１１４から出力さ
れる命令フェッチサイクル信号１３５及びすり替え処理
実行履歴レジスタ１２０から出力されるすり替え処理実
行履歴信号１３６が全てイネーブル状態となることによ
り、その出力信号をイネーブル状態にする。

【００２９】反転条件論理積集約部１３９はタイミング
生成部１１２から出力されるすり替え処理実行判定タイ
ミングトリガ１３２，アドレスバス比較部１１３から出
力される比較結果信号１３３及びステータスバスデコー
ダ部１１４から出力される命令フェッチサイクル信号１
３５が全てイネーブル状態となることにより、その出力
信号をイネーブル状態にする。

【００３０】すり替え処理実行許可レジスタ１２２はす
り替え処理実行条件論理積集約部１２１の出力信号がイ
ネーブル状態となることにより、クロック端子Ｃに加え
られるすり替え処理実行判定タイミングトリガ１３２の
立ち上がりに同期してその出力信号であるすり替え処理
実行許可信号１３７をイネーブル状態にする。

【００３１】すり替え処理実行履歴レジスタ１２０はク
ロック端子Ｃに加えられる遅延部１４０の出力信号がイ
ネーブル状態となることにより、その出力信号であるす
り替え処理実行履歴信号１３６を反転する。

【００３２】データバス切り替え部１１６は収容レジス
タ１２３と、ドライバ１２４と、トランシーバ１２５と
から構成される。

【００３３】収容レジスタ１２３には特定のソフトウェ
ア割り込み命令が収容されている。

【００３４】ドライバ１２４はすり替え処理実行判定部
１１５から出力されるすり替え処理実行許可信号１３７
がイネーブル状態となることにより、収容レジスタ１２
３に収容されている特定のソフトウェア割り込み命令を
データバス１０７に出力する。

【００３５】トランシーバ１２５はすり替え処理実行許
可信号１３７がイネーブル状態となることによりＣＰＵ
１０３とＲＯＭ１０６との間を切断し、ディセーブル状
態となることによりＣＰＵ１０３とＲＯＭ１０６とを接
続する。

【００３６】ＲＯＭ１０６に格納されているアプリケー
ションプログラム１２６はデバッグ対象となるプログラ
ムである。

【００３７】割り込み処理プログラム１２７は収容レジ
スタ１２３に収容されている特定のソフトウェア割り込
み命令の実行による割り込み発生時に起動されるプログ
ラムであり、図３に示す処理を行なう。

【００３８】即ち、割り込み処理プログラム１２７は、
図３に示すように、先ず、割り込み復帰情報（ＰＳＷ）
から割り込み元（デバッグポイントのアドレス）を解析
し (ステップ３０１）、次いで解析結果に基づいて予め
デバッグ処理登録情報レジスタ１４１に登録されている
デバッグ処理登録情報を検索して実行すべきデバッグ処
理の種別を求める (ステップ３０２）。その後、求めた
種別に従ったデバッグ処理を行なう（ステップ３０
３）。そして、デバッグ処理が終了すると、特定のソフ
トウェア割り込み命令にすり替えられてしまった命令を
ＣＰＵ１０３にフェッチさせ、実行させるために、スタ
ックに退避させてあるプログラムカウンタの値を１つ戻
してプログラムカウンタに設定する (ステップ３０
４）。

【００３９】コマンド処理プログラム１２８は図示を省
略したキーボード等から入力されたコマンドを処理する
プログラムであり、図４に示すように、入力されたコマ
ンドに従ってリセットレジスタ１１１の設定、ポイント
設定レジスタ１１７−１〜１１７−ｎへのデバッグポイ
ントの設定、デバッグ処理登録情報レジスタ１４１への
デバッグ処理登録情報の設定、ポイント設定レジスタ１
１７−１〜１１７−ｎ，デバッグ処理登録情報レジスタ
１４１の内容の表示，変更等を行なう（ステップ４０
１）。

【００４０】図５，図６は本実施例の動作を示すタイミ
ングチャートであり、以下各図を参照して本実施例の動
作を説明する。

【００４１】デバッグを行なう場合、操作者はリセット
レジスタ１１１を設定するコマンド，ポイント設定レジ
スタ部１１０内の各ポイント設定レジスタ１１７−１〜
１１７−ｎにデバッグポイントとなるアドレスを設定す
るコマンド及びデバッグ処理登録情報レジスタ１４１に
デバッグ処理登録情報を設定するコマンドを入力する。

【００４２】これらのコマンドが入力されることによ
り、ＣＰＵ１０３は図４に処理内容を示したコマンド処
理プログラム１２８を実行し、リセットレジスタ１１１
を設定し、ポイント設定レジスタ部１１０内の各ポイン
ト設定レジスタ１１７−１〜１１７−ｎにデバッグポイ
ントとなる各アドレスを設定し、デバッグ処理登録情報
レジスタ１４１に割り込み処理プログラム１２７が参照
するデバッグ登録情報を設定する (ステップ４０１）。

【００４３】リセットレジスタ１１１が設定されること
により、リセット信号１３４がイネーブル状態になる。
これにより、すり替え処理実行履歴レジスタ１２０はそ
の出力信号であるすり替え処理実行履歴信号１３６をイ
ネーブル状態にし、すり替え処理実行許可レジスタ１２
２はその出力信号であるすり替え処理実行許可信号１３
７をディセーブル状態にする。

【００４４】その後、ＣＰＵ１０３はアプリケーション
プログラム１２６を実行する。

【００４５】アプリケーションプログラム１２６の実行
中に、ＣＰＵ１０３が命令フェッチのためにポイント設
定レジスタ１１７−１〜１１７−ｎに設定されているア
ドレスの内の１つをアクセスすると、図５に示すよう
に、アドレスバス比較部１１３から出力される比較結果
信号１３３及びステータスバスデコーダ部１１４から出
力される命令フェッチサイクル信号１３５が共にイネー
ブル状態になる。

【００４６】比較結果信号１３３及び命令フェッチサイ
クル信号１３５がイネーブル状態になると、すり替え処
理実行条件論理積集約部１２１はすり替え処理実行履歴
レジスタ１２０から出力されているすり替え処理実行履
歴信号１３６がイネーブル状態となっているので、その
出力信号をイネーブル状態にする。これにより、すり替
え処理実行許可レジスタ１２２はすり替え処理実行判定
タイミングトリガ１３２に同期して図５に示すように、
時刻Ｔ１の立ち上がりに於いてその出力信号であるすり
替え処理実行許可信号１３７をイネーブル状態にする。

【００４７】また、比較結果信号１３３及び命令フェッ
チサイクル信号１３５がイネーブル状態となると、反転
条件論理積集約部１３９はすり替え処理実行判定タイミ
ングトリガ１３２がイネーブル状態になったタイミング
でその出力信号をイネーブル状態にする。反転条件論理
積集約部１３９の出力信号は遅延部１４０で所定時間遅
延された後、すり替え処理実行履歴レジスタ１２０のク
ロック端子Ｃに加えられる。この結果、図５に示すよう
に、時刻Ｔ２に於いて、すり替え処理実行履歴信号１３
６はディセーブル状態になり、すり替え処理の禁止を表
示する。

【００４８】すり替え処理実行許可信号１３７が時刻Ｔ
１に於いてイネーブル状態になることにより、トランシ
ーバ１２５はＣＰＵ１０３とＲＯＭ１０６との間を切断
し、ドライバ１２４は収容レジスタ１２３に収容されて
いる特定のソフトウェア割り込み命令をデータバス１０
７に出力する。

【００４９】これにより、ＣＰＵ１０３はデータバス１
０７に出力された上記特定のソフトウェア割り込み命令
をフェッチし、実行する。

【００５０】その結果、割り込み処理プログラム１２７
が起動され、図３に示す処理が開始される。

【００５１】ＣＰＵ１０３は先ず、割り込み復帰情報に
基づいて割り込み元（デバッグポイント）を解析する
(ステップ３０１）。

【００５２】次にＣＰＵ１０３は解析結果に基づいてデ
バッグ処理登録情報レジスタ１４１に登録されているデ
バッグ処理登録情報を検索し、実行すべきデバッグ処理
の種別を求める (ステップ３０２）。

【００５３】その後、ＣＰＵ１０３はステップＳ３０２
で求めた種別のデバッグ処理を行なう (ステップＳ３０
３）。例えば、ステップ３０２で求めたデバッグ処理の
種別がブレーク動作である場合は、モニタに制御を渡
し、モニタから制御を戻されたら、ステップ３０４の処
理を行なう。また、種別がデータ・トレースであれば、
データを収集して次のステップ３０４に進む。また、走
行時間の計測開始なら計測手段を起動した後、ステップ
３０４の処理に進み、走行時間の計測終了なら計測結果
を収集した後、ステップ３０４の処理に進む。

【００５４】ステップ３０４ではすり替え処理ハードウ
ェア部１０５によりすり替えられた命令を割り込み復帰
後にＣＰＵ１０３にフェッチさせ、実行させるために、
スタックに退避させてあるアドレス（割り込み発生時の
プログラムカウンタの値）の１つ前のアドレスをプログ
ラムカウンタに設定する処理が行なわれる。

【００５５】上記した一連の処理が行なわれた後、割り
込み処理から復帰する。

【００５６】割り込み処理から復帰すると、ＣＰＵ１０
３はステップ３０４でプログラムカウンタにセットされ
た値に従って特定のソフトウェア割り込み命令にすり替
えられ、フェッチされなかった命令をフェッチし、その
命令を実行する。

【００５７】その際、図６に示すように、アドレスバス
比較部１１３から出力される比較結果信号１３３及びス
テータスバスデコーダ部１１４から出力される命令フェ
ッチサイクル信号１３５がイネーブル状態になるが、す
り替え処理実行履歴レジスタ１２０から出力されている
すり替え処理実行履歴信号１３６が時刻Ｔ３に於いては
ディセーブル状態になっており、すり替え処理実行条件
論理積集約部１２１の出力信号がイネーブル状態になる
ことはないので、すり替え処理が行なわれることはな
い。

【００５８】また、比較結果信号１３３及び命令フェッ
チサイクル信号１３５がイネーブル状態となると、反転
条件論理積集約部１３９はすり替え処理実行判定タイミ
ングトリガ１３２がイネーブル状態になったタイミング
でその出力信号をイネーブル状態にする。反転条件論理
積集約部１３９の出力信号は遅延部１４０で遅延されて
すり替え処理実行履歴レジスタ１２０のクロック端子Ｃ
に加えられる。この結果、図６に示すように、時刻Ｔ４
に於いてすり替え処理実行履歴レジスタ１２０から出力
されるすり替え処理実行履歴信号１３６がイネーブル状
態となり、すり替え処理禁止を解除したことを表示す
る。

【００５９】このように、本実施例によれば、すり替え
処理実行判定部１１５内のすり替え処理実行履歴レジス
タ１２０，すり替え処理実行条件論理積集約部１２１等
を利用してすり替え処理の禁止，解除をハードウェア的
に行なっているため、すり替え処理の禁止を解除させる
ための割り込み処理が不要となる。この結果、プログラ
ムの本来の走行時間に対して冗長時間となる割り込み処
理の走行時間を低減させ、プログラムの本来の実行環境
に近い状態でデバッグを行なうことができるので、従来
例に比較して信頼性の高いデバッグを行なうことが可能
になる。

【００６０】例えば、プログラムのアドレスＡからアド
レスＢまでの実行時間を計測する場合は、アドレスＡを
検出した時点で割り込み処理プログラム１２７により計
測手段を起動し、アドレスＢを検出した時点で割り込み
処理プログラム１２７により計測手段の計測結果を収集
するだけで良く、従来の技術の（ｃ）に示した割り込み
処理が不要となるので、割り込み処理（ｃ）に伴う誤差
をなくすことができる。

【００６１】

【発明の効果】以上説明したように、本発明はハードウ
ェア的にすり替え処理の禁止，解除を行なうすり替え処
理実行判定部を設けたものであり、従来必要であったす
り替え処理の禁止を解除するための割り込み処理を不要
にすることができ、本来のプログラム実行環境により近
い状態でプログラムデバッグを行なうことができるの
で、信頼性の高いデバッグを行なうことが可能になる効
果がある。

【図面の簡単な説明】

【図１】本発明の実施例のブロック図である。

【図２】すり替え処理ハードウェア部１０５の構成例を
示すブロック図である。

【図３】割り込み処理プログラム１２７の処理例を示す
流れ図である。

【図４】コマンド処理プログラム１２８の処理例を示す
流れ図である。

【図５】実施例の動作を示すタイミングチャートであ
る。

【図６】実施例の動作を示すタイミングチャートであ
る。

【符号の説明】

１０１…クロック供給部 １０２…ＲＡＭ １０３…ＣＰＵ １０４…ＣＰＵ外部Ｉ／Ｏレジスタ部 １０５…すり替え処理ハードウェア部 １０６…ＲＯＭ １０７…データバス １０８…アドレスバス １０９…ステータスバス １１０…ポイント設定レジスタ部 １１１…リセットレジスタ １１２…タイミング生成部 １１３…アドレスバス比較部 １１４…ステータスバスデコーダ部 １１５…すり替え処理実行判定部 １１６…データバス切り替え部 １１７−１〜１１７−ｎ…ポイント設定レジスタ １１８−１〜１１８−ｎ…コンパレータ １１９…比較結果論理和集約部 １２０…すり替え処理実行履歴レジスタ １２１…すり替え処理実行条件論理積集約部 １２２…すり替え処理実行許可レジスタ １２３…収容レジスタ １２４…ドライバ １２５…トランシーバ １２６…アプリケーションプログラム １２７…割り込み処理プログラム １２８…コマンド処理プログラム １２９…すり替え処理ハードウェア部供給クロック １３０…ＣＰＵ動作クロック １３１…ＣＰＵ処理サイクルスタート信号 １３２…すり替え処理実行判定タイミングトリガ １３３…比較結果信号 １３４…リセット信号 １３５…命令フェッチサイクル信号 １３６…すり替え処理実行履歴信号 １３７…すり替え処理実行許可信号 １３８…ＣＰＵバス １３９…反転条件論理積集約部 １４０…遅延部 １４１…デバッグ処理登録情報レジスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵと、デバッグポイントとなる命令
   の格納アドレスが設定されるポイント設定レジスタと、 該ポイント設定レジスタに設定されたアドレスとアドレ
   スバス上のアドレスとを比較するアドレスバス比較部
   と、 ステータスバスを監視し、命令フェッチサイクルを検出
   するステータスバスデコーダ部と、 前記アドレスバス比較部がアドレスの一致を検出し、且
   つ前記ステータスバスデコーダ部が命令フェッチサイク
   ルを検出することによりすり替え処理実行履歴に基づい
   てすり替え処理が行なわれているか否かを判定し、すり
   替え処理が行なわれていないと判定することによりすり
   替え処理を許可すると共に前記すり替え処理実行履歴を
   すり替え処理が行なわれたことを示すものに変更し、す
   り替え処理が行なわれていると判定することにより前記
   すり替え処理実行履歴をすり替え処理が行なわれていな
   いことを示すものに変更するすり替え処理実行判定部
   と、 該すり替え処理実行判定部がすり替え処理を許可するこ
   とにより、特定のソフトウェア割り込み命令を前記アド
   レスバス比較部で一致が検出されたアドレスに格納され
   ている命令にすり替えてデータバスに出力して前記ＣＰ
   Ｕにフェッチさせるデータバス切り替え部と、 該データバス切り替え部から出力された前記特定のソフ
   トウェア割り込み命令の実行による割り込み発生時に、
   デバッグ処理を行ない、その後、前記特定のソフトウェ
   ア割り込み命令とすり替えられた命令を前記ＣＰＵにフ
   ェッチさせる割り込み処理プログラム及びデバッグ対象
   となるプログラムが格納されたＲＯＭとを備えたことを
   特徴とするデバッグ装置。
2. 【請求項２】 前記データバス切り替え部は前記特定の
   ソフトウェア割り込み命令を収容した収容レジスタと、 前記すり替え処理実行判定部がすり替え処理を許可する
   ことにより前記収容レジスタに収容されている前記特定
   のソフトウェア割り込み命令を前記データバスに出力す
   るドライバと、 前記すり替え処理実行判定部がすり替え処理を許可する
   ことにより、前記ＣＰＵと前記ＲＯＭとの間を切断する
   トランシーバとから構成されることを特徴とする請求項
   １記載のデバッグ装置。
3. 【請求項３】 前記すり替え処理実行履歴はフリップフ
   ロップに記憶されることを特徴とする請求項１記載のデ
   バッグ装置。