JP2786215B2 - 再開処理制御方式 - Google Patents
再開処理制御方式Info
- Publication number
- JP2786215B2 JP2786215B2 JP31951488A JP31951488A JP2786215B2 JP 2786215 B2 JP2786215 B2 JP 2786215B2 JP 31951488 A JP31951488 A JP 31951488A JP 31951488 A JP31951488 A JP 31951488A JP 2786215 B2 JP2786215 B2 JP 2786215B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- processing
- cause
- class
- processing program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Exchange Systems With Centralized Control (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Description
【発明の詳細な説明】 〔概要〕 障害発生時の割込みに対する再開処理制御方式に関
し、 障害割込みが発生しても、割込み原因の解析を行える
とともに、その割込み原因に対する処置を確実に行える
ようにすることを目的とし、 障害割込みが加わると、割込み原因に対する処理プロ
グラムを実行するとともに、該処理プログラムを実行終
了すると割込み発生時のアドレスより実行を再開する電
子交換システムにおいて、該電子交換システムへの障害
割込みが加わると、前記割込み原因の解析を行う解析手
段と、該解析手段の結果が加わり、前記処理プログラム
が実行可能であるかを判別する判別手段と、該判別手段
で実行不可能と判別した時に、前記処理プログラムを実
行可能状態とする処理を行う処理手段と、が前記電子交
換システムのマイクロプログラムメモリに記憶されてい
るマイクロプログラムで構成されていることを特徴とす
る。
し、 障害割込みが発生しても、割込み原因の解析を行える
とともに、その割込み原因に対する処置を確実に行える
ようにすることを目的とし、 障害割込みが加わると、割込み原因に対する処理プロ
グラムを実行するとともに、該処理プログラムを実行終
了すると割込み発生時のアドレスより実行を再開する電
子交換システムにおいて、該電子交換システムへの障害
割込みが加わると、前記割込み原因の解析を行う解析手
段と、該解析手段の結果が加わり、前記処理プログラム
が実行可能であるかを判別する判別手段と、該判別手段
で実行不可能と判別した時に、前記処理プログラムを実
行可能状態とする処理を行う処理手段と、が前記電子交
換システムのマイクロプログラムメモリに記憶されてい
るマイクロプログラムで構成されていることを特徴とす
る。
本発明は、電子交換システムに係り、更に詳しくは障
害発生時の割込みに対する再開処理制御方式に関する。
害発生時の割込みに対する再開処理制御方式に関する。
電子交換システムにおいては、各種障害等のクラスＡ
割込み発生時に、電子交換システムが予め有している割
込み処理プログラムを実行して、対応する割込の処理を
行っている。この割込みにより、障害発生に対しすばや
い障害原因の解析、さらにそれに対する処理を行うこと
が出来る。
割込み発生時に、電子交換システムが予め有している割
込み処理プログラムを実行して、対応する割込の処理を
行っている。この割込みにより、障害発生に対しすばや
い障害原因の解析、さらにそれに対する処理を行うこと
が出来る。
割込みは前述したクラスＡ割込みの他に、他の障害に
よっての割込みもある。これらのクラスＡ割込みの他の
割込みに対しても電子交換システムにおいては、同様に
その割込みに対応した処理プログラムを実行している。
よっての割込みもある。これらのクラスＡ割込みの他の
割込みに対しても電子交換システムにおいては、同様に
その割込みに対応した処理プログラムを実行している。
第６図は従来方式のクラスＡ割込み処理のフローチャ
ートである。クラスＡ割込み（ハードウエア）が発生す
ると、電子交換システムの一部を構成するプロセッサは
クラスＡ割込み解析プログラムにジャンプ（S1）する。
すなわち、処理S1でプロセッサはその割込みに対する処
理プログラムを実行するため、その割込みに対する実行
先頭番地にジャンプする。そしてそのプログラム（ソフ
トウェア）を実行し、割込み原因の解析を行う（S2）。
ートである。クラスＡ割込み（ハードウエア）が発生す
ると、電子交換システムの一部を構成するプロセッサは
クラスＡ割込み解析プログラムにジャンプ（S1）する。
すなわち、処理S1でプロセッサはその割込みに対する処
理プログラムを実行するため、その割込みに対する実行
先頭番地にジャンプする。そしてそのプログラム（ソフ
トウェア）を実行し、割込み原因の解析を行う（S2）。
種々の原因によって割込みが発生し、またその割込み
に対するマスク等がかけられている場合があり、これら
を総合して前述のプログラムは解析する。この解析の後
割込まれた原因に対する処置（S3）を行う。この処理S3
によって割込み原因例えば障害であるならば、その障害
に対する処置がなされる。
に対するマスク等がかけられている場合があり、これら
を総合して前述のプログラムは解析する。この解析の後
割込まれた原因に対する処置（S3）を行う。この処理S3
によって割込み原因例えば障害であるならば、その障害
に対する処置がなされる。
処置S3の後、割込み発生時のアドレスより実行を再開
（S4）する。
（S4）する。
前述した第６図の割込み処理のフローチャートはクラ
スＡ割込みとは限らず、他の割込みについても同様に行
われる。クラスＡ割込みとはCM Parity Error、Mate Me
mory No ASW、Mate Memory Parity or Double Bits Err
or、Mate Memory NO ASW（Operand Fetch,Store）や同
様にSelf Memoryに対する原因、更にはプロテクション
をかけたにも係わらずそれをアクセスしたMemory Prote
ction Error、又Illegal Function Codeの検出等であ
る。上述のようなMate Memoryに対する割込みやSelf Me
moryに対する処理の割込みはハード的に重大な障害によ
って発生する。このため第６図に示したようなクラスＡ
割込み処理を実行しようとした時、ソフトウェアの実行
が不可能な場合があり、割込み原因の解析ができないと
いう問題を有していた。例えばワークメモリが異常であ
り、割込み処理プログラムにおいてそのワークメモリを
使用する場合には、当然正確に割込み原因を解析するこ
とが出来ない。また、解析ができないばかりか、最悪の
場合にはプロセッサが暴走してしまう等の問題を有して
いた。
スＡ割込みとは限らず、他の割込みについても同様に行
われる。クラスＡ割込みとはCM Parity Error、Mate Me
mory No ASW、Mate Memory Parity or Double Bits Err
or、Mate Memory NO ASW（Operand Fetch,Store）や同
様にSelf Memoryに対する原因、更にはプロテクション
をかけたにも係わらずそれをアクセスしたMemory Prote
ction Error、又Illegal Function Codeの検出等であ
る。上述のようなMate Memoryに対する割込みやSelf Me
moryに対する処理の割込みはハード的に重大な障害によ
って発生する。このため第６図に示したようなクラスＡ
割込み処理を実行しようとした時、ソフトウェアの実行
が不可能な場合があり、割込み原因の解析ができないと
いう問題を有していた。例えばワークメモリが異常であ
り、割込み処理プログラムにおいてそのワークメモリを
使用する場合には、当然正確に割込み原因を解析するこ
とが出来ない。また、解析ができないばかりか、最悪の
場合にはプロセッサが暴走してしまう等の問題を有して
いた。
本発明はクラスＡ割込みが発生しても、割込み原因の
解析を行えるとともに、その割込み原因に対処する処置
を確実に行えるようにすることを目的とする。
解析を行えるとともに、その割込み原因に対処する処置
を確実に行えるようにすることを目的とする。
第１図は本発明のブロック図である。クラスＡ割込み
AINTが加わると、各割込み原因に対する処理プログラム
を実行SP1すると共に、該処理プログラムを実行終了す
ると割込み発生時のアドレスより実行を再開するSP2電
子交換システムにおいて、解析手段SM1は前記電子交換
システムへのクラスＡ割込みが加わると、該割込み原因
の解析を行う。
AINTが加わると、各割込み原因に対する処理プログラム
を実行SP1すると共に、該処理プログラムを実行終了す
ると割込み発生時のアドレスより実行を再開するSP2電
子交換システムにおいて、解析手段SM1は前記電子交換
システムへのクラスＡ割込みが加わると、該割込み原因
の解析を行う。
判別手段SM2は前記解析手段SM1の結果が加わり、前記
結果によって前記処理プログラムが実行可能であるかを
判別する。
結果によって前記処理プログラムが実行可能であるかを
判別する。
処理手段SM3は前記判別手段SM2によって前記処理プロ
グラムが実行不可能であると判別した時に、前記処理プ
ログラムを実行可能状態とする。なお、前記解析手段SM
1、判別手段SM2、処理手段SM3は電子交換システムのマ
イクロプログラムで構成されている。
グラムが実行不可能であると判別した時に、前記処理プ
ログラムを実行可能状態とする。なお、前記解析手段SM
1、判別手段SM2、処理手段SM3は電子交換システムのマ
イクロプログラムで構成されている。
クラスＡ割込みAINTが発生すると、電子交換システム
を構成する計算機内のマイクロプログラムより成る割込
み原因の解析手段SM1を実行し、割込み原因を解析す
る。そして前記解析手段SM1により得られた結果で、判
別手段SM2はクラスＡ割込みAINTに対応する割込み原因
に対する処置SP1が実行可能であるかを判別する。実行
可能である場合には、各割込み原因に対する処置を実行
するが、実行不可能であった場合には、処理手段SM3を
実行する。この処理手段SM3もマイクロプログラムで構
成される。そして各割込み原因に対する処理プログラム
を実行SP1する。処理手段SM3において、ソフトウェア実
行が不可能な場合の処理を行っているので、各割込み原
因に対する処置SP1を実行するすることが出来る。この
割込みに対する処理プログラムを終了すると、割込み発
生時のアドレスより再開する。クラスＡ割込みに対し、
ソフトウェア実行が不可能である場合の処置をマイクロ
プログラムで構成された処理手段SM3で行っているので
障害を的確に判別できるとももに、それに対する処置を
も行うことができる。
を構成する計算機内のマイクロプログラムより成る割込
み原因の解析手段SM1を実行し、割込み原因を解析す
る。そして前記解析手段SM1により得られた結果で、判
別手段SM2はクラスＡ割込みAINTに対応する割込み原因
に対する処置SP1が実行可能であるかを判別する。実行
可能である場合には、各割込み原因に対する処置を実行
するが、実行不可能であった場合には、処理手段SM3を
実行する。この処理手段SM3もマイクロプログラムで構
成される。そして各割込み原因に対する処理プログラム
を実行SP1する。処理手段SM3において、ソフトウェア実
行が不可能な場合の処理を行っているので、各割込み原
因に対する処置SP1を実行するすることが出来る。この
割込みに対する処理プログラムを終了すると、割込み発
生時のアドレスより再開する。クラスＡ割込みに対し、
ソフトウェア実行が不可能である場合の処置をマイクロ
プログラムで構成された処理手段SM3で行っているので
障害を的確に判別できるとももに、それに対する処置を
も行うことができる。
以下図面を用いて本発明を詳細に説明する。第２図は
AP32 CCのシステム構成図である。マスタメモリ（MM）
１はバッファ２を介してデータバス３に接続している。
またデータバス３には命令取込み部４、MMパリティエラ
ー・ASW検出回路５が接続している。検出回路５の出力
はゲート回路６に加わり、その出力はベクタアドレステ
ーブル71に加わっている。MM1は命令取込み部４が実行
すべきプログラムを記憶しており、通常動作時において
は命令やデータをバッファ２、データバス３を介して命
令取込み部４に取込む。すなわちMM1に記憶している命
令、データを，の経路で、命令取込み部４は取り込
む。
AP32 CCのシステム構成図である。マスタメモリ（MM）
１はバッファ２を介してデータバス３に接続している。
またデータバス３には命令取込み部４、MMパリティエラ
ー・ASW検出回路５が接続している。検出回路５の出力
はゲート回路６に加わり、その出力はベクタアドレステ
ーブル71に加わっている。MM1は命令取込み部４が実行
すべきプログラムを記憶しており、通常動作時において
は命令やデータをバッファ２、データバス３を介して命
令取込み部４に取込む。すなわちMM1に記憶している命
令、データを，の経路で、命令取込み部４は取り込
む。
命令取込み部４はMM1に記憶した命令を取り込み、解
析する。すなわち取込んだ命令を解析（デコード）し、
そのデコードした結果をマイクロプログラムアドレス生
成部７に加える。
析する。すなわち取込んだ命令を解析（デコード）し、
そのデコードした結果をマイクロプログラムアドレス生
成部７に加える。
通常動作時においてはこの命令のデコードした結果
で、その命令に対応するマイクロプログラムを実行すべ
きアドレスをマイクロプログラムアドレス生成部７が発
生し、マイルロプログラムメモリ部８のマイクロプロ
グラムを呼び出し、図示しない制御部によって、マイ
クロプログラムメモリ部８から呼び出されたマイクロプ
ログラムを実行する。
で、その命令に対応するマイクロプログラムを実行すべ
きアドレスをマイクロプログラムアドレス生成部７が発
生し、マイルロプログラムメモリ部８のマイクロプロ
グラムを呼び出し、図示しない制御部によって、マイ
クロプログラムメモリ部８から呼び出されたマイクロプ
ログラムを実行する。
すなわちMM1に格納されている命令に対応したマイク
ロプログラムを順次実行している。実行によって、電子
交換システムとしての全体的な動作制御を行っている。
ロプログラムを順次実行している。実行によって、電子
交換システムとしての全体的な動作制御を行っている。
一方、電子交換システムにおけるクラスＡの割込みが
発生した場合、マイクロプログラムアドレス生成部７内
のクラスＡ割込みに対する実行のベクタアドレステーブ
ル71をアクセスし、ベクタアドレステーブル71からはク
ラスＡ割込みに対応するマイルロプログラムの先頭アド
レスを出力する。この出力はゲート73を介してマイクロ
プログラムメモリ部８に加わり、制御部はこれによって
読み出されたマイクロプログラムを実行する。
発生した場合、マイクロプログラムアドレス生成部７内
のクラスＡ割込みに対する実行のベクタアドレステーブ
ル71をアクセスし、ベクタアドレステーブル71からはク
ラスＡ割込みに対応するマイルロプログラムの先頭アド
レスを出力する。この出力はゲート73を介してマイクロ
プログラムメモリ部８に加わり、制御部はこれによって
読み出されたマイクロプログラムを実行する。
第２図においては、MMパラティエラー・ASW検出回路
５の割込みの回路を表している。データバス３に接続さ
れたMMパリティエラー・ASW検出回路５はMM1から読み出
したデータのパリティをチェックし、或いはASWを検出
する回路であり、例えばパリティエラーが発生した場合
には、割込み信号を発生し、ゲート回路６を介してベク
タアドレステーブル71に加わる。ゲート回路６にはこの
他にも他の割込みが加わる構成となっており、他の割込
み（クラスＡ）が発生した場合にもこのゲート回路６を
介してベクタアドレステーブル71をアクセスする。第４
図は本発明の実施例における割込み原因を表わす（割込
み原因を読み取ることができる）インタラクションステ
ータス グループＡレジスタと割込に対する受付のマス
クを表す（マスクされた割込は受付けられず、それに対
応する処理も実行しない）インタラクション マスク
グループＡレジスタの構成図である。これらのレジスタ
はそれぞれ32ビットであり、第５図に示すような割込み
原因表示と割込みマスクを制御している。
５の割込みの回路を表している。データバス３に接続さ
れたMMパリティエラー・ASW検出回路５はMM1から読み出
したデータのパリティをチェックし、或いはASWを検出
する回路であり、例えばパリティエラーが発生した場合
には、割込み信号を発生し、ゲート回路６を介してベク
タアドレステーブル71に加わる。ゲート回路６にはこの
他にも他の割込みが加わる構成となっており、他の割込
み（クラスＡ）が発生した場合にもこのゲート回路６を
介してベクタアドレステーブル71をアクセスする。第４
図は本発明の実施例における割込み原因を表わす（割込
み原因を読み取ることができる）インタラクションステ
ータス グループＡレジスタと割込に対する受付のマス
クを表す（マスクされた割込は受付けられず、それに対
応する処理も実行しない）インタラクション マスク
グループＡレジスタの構成図である。これらのレジスタ
はそれぞれ32ビットであり、第５図に示すような割込み
原因表示と割込みマスクを制御している。
本発明の実施例におけるクラスＡ割込とは第５図に示
した割込み原因のISF4〜ISF13の割込みであり、ISF4はM
ate Memory NO ASW （Instruction Fetch）,ISF5はMate
Memory Parity or Double Bits Error（Instruction F
etc h）、ISF6はMate Memory NO ASW（Oper and Fetch,
Store）、ISF7はMate Memory Parity or Double Bits E
rror（Operand Fetch,Store）、ISF8はSelf Memory NO
ASW（Instruction Fetch）、ISF9はSelf Memory Parity
or Double Bits Error（Instruction Fetch）、ISF10
はSelf Memory NO ASW（Operand Fetch,Store）,ISF11
はSelf Memory Parity or Double Bits Error（Operand
Fetch,Store）、ISF12はMate Memory Protection Erro
r、ISF13はIIIega1 Function Code Errorである。IS5、
IS、IS7、IS9、11はMM1のパリティエラーまたはECC機能
図のDouble bit Errorの検出時に割込（点火）む（ECC
においては、Single Bit Error検出時は割込まな
い。）。
した割込み原因のISF4〜ISF13の割込みであり、ISF4はM
ate Memory NO ASW （Instruction Fetch）,ISF5はMate
Memory Parity or Double Bits Error（Instruction F
etc h）、ISF6はMate Memory NO ASW（Oper and Fetch,
Store）、ISF7はMate Memory Parity or Double Bits E
rror（Operand Fetch,Store）、ISF8はSelf Memory NO
ASW（Instruction Fetch）、ISF9はSelf Memory Parity
or Double Bits Error（Instruction Fetch）、ISF10
はSelf Memory NO ASW（Operand Fetch,Store）,ISF11
はSelf Memory Parity or Double Bits Error（Operand
Fetch,Store）、ISF12はMate Memory Protection Erro
r、ISF13はIIIega1 Function Code Errorである。IS5、
IS、IS7、IS9、11はMM1のパリティエラーまたはECC機能
図のDouble bit Errorの検出時に割込（点火）む（ECC
においては、Single Bit Error検出時は割込まな
い。）。
ISF00〜ISF3はクラスＡ以上の重大な割込みであり、
クラスＡの割込みとは異なるものである。なお、IS0,IS
1は命令でセットしても割込まないが、CCがストップ状
態でも起動がかかれば割り込む。
クラスＡの割込みとは異なるものである。なお、IS0,IS
1は命令でセットしても割込まないが、CCがストップ状
態でも起動がかかれば割り込む。
このような割込みに対し前述と同様にこの割込みを検
出すると（）、ゲート６を介して（）ベクタアドレ
ステーブル71をアクセスし、ゲート73を介して（）マ
イクロプログラムメモリ８をアクセスする。これによっ
て図示しない制御部はマイクロプログラムメモリ部８に
出力される割込みに対応する処理を実行する。
出すると（）、ゲート６を介して（）ベクタアドレ
ステーブル71をアクセスし、ゲート73を介して（）マ
イクロプログラムメモリ８をアクセスする。これによっ
て図示しない制御部はマイクロプログラムメモリ部８に
出力される割込みに対応する処理を実行する。
従来においては割込みが加わった場合にMM1に格納さ
れている割込み処理プログラムを単に実行するものであ
るが、本発明の実施例においてはクラスＡの割込みが入
るとまずマイクロプログラム（クラスＡ割込み）を実行
する。
れている割込み処理プログラムを単に実行するものであ
るが、本発明の実施例においてはクラスＡの割込みが入
るとまずマイクロプログラム（クラスＡ割込み）を実行
する。
第３図は実施例の動作フローチャートである。クラス
Ａの割込み（AINT）が加わると割込み原因の解析S1を行
う。そしてその解析結果からプログラムが実行可能であ
るかを判別S2する。判別S2において、実行可能でない
（NO）時にはソフトウェア実行が不可能な場合の処理S3
を行う。すなわちマイクロプログラム内においてたとえ
ばその割込みに対応する処理を行う。
Ａの割込み（AINT）が加わると割込み原因の解析S1を行
う。そしてその解析結果からプログラムが実行可能であ
るかを判別S2する。判別S2において、実行可能でない
（NO）時にはソフトウェア実行が不可能な場合の処理S3
を行う。すなわちマイクロプログラム内においてたとえ
ばその割込みに対応する処理を行う。
割込み原因の解析S1〜S3はすべてマイクロプログラム
で構成されており、いわゆるマイクロプログラムメモリ
部８に記憶されているマイクロプログラムを実行する。
で構成されており、いわゆるマイクロプログラムメモリ
部８に記憶されているマイクロプログラムを実行する。
プログラムの実行が可能である（YES）時、あるいは
処理S3を実行した後は各割込み原因に対する処理S4を実
行する。
処理S3を実行した後は各割込み原因に対する処理S4を実
行する。
例えばメモリが異常で、読出せない場合であってもマ
イクロプログラムメモリ８に記憶されているマイクロプ
ログラムを実行するので、MM1の読出不良等に関係せず
に実行制御が可能である。前述のような処理S3並び判別
S2においてプログラム実行可能（YES）と判別した時に
は割込み原因に対する処置S4を行い、その処置S4が終了
すると、今まで電子交換システムとして制御しているプ
ログラムの割込み発生時のアドレスより再開する。な
お、処置S4並びにS5はすべてプログラム動作、すなわち
ゲートバス３を介したMM1内に記憶されている命令（プ
ログラム）の実行である。
イクロプログラムメモリ８に記憶されているマイクロプ
ログラムを実行するので、MM1の読出不良等に関係せず
に実行制御が可能である。前述のような処理S3並び判別
S2においてプログラム実行可能（YES）と判別した時に
は割込み原因に対する処置S4を行い、その処置S4が終了
すると、今まで電子交換システムとして制御しているプ
ログラムの割込み発生時のアドレスより再開する。な
お、処置S4並びにS5はすべてプログラム動作、すなわち
ゲートバス３を介したMM1内に記憶されている命令（プ
ログラム）の実行である。
以上述べたように本発明によれば機器の不良等によっ
て発生する割込みによるプログラムの暴走といったよう
な原因が解析しにくい状態であっても、それがどのよう
な状態であり、またそれに対する適切な処理を施すこと
ができ、システムの信頼性を高めることが出来る。
て発生する割込みによるプログラムの暴走といったよう
な原因が解析しにくい状態であっても、それがどのよう
な状態であり、またそれに対する適切な処理を施すこと
ができ、システムの信頼性を高めることが出来る。
第１図は本発明のブロック図、 第２図はAP32 CCのシステムの構成図、 第３図は実施例の動作フローチャート、 第４図はレジスタの構成図、 第５図は割込み原因とマスクの説明図、 第６図は従来方式のクラスＡ割込みのフローチャートで
ある。 AINT……クラスＡ割込み、 SM1……解析手段、 SM2……判別手段、 SM3……処理手段、 SP1……処理プログラム実行、 SP2……再開実行．
ある。 AINT……クラスＡ割込み、 SM1……解析手段、 SM2……判別手段、 SM3……処理手段、 SP1……処理プログラム実行、 SP2……再開実行．
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 敦史 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (58)調査した分野(Int.Cl.6，ＤＢ名) H04M 3/22 - 3/36 H04Q 3/545
Claims (1)
- 【請求項１】障害割込みが加わると、割込み原因に対す
る処理プログラムを実行する（SP1）とともに、該処理
プログラムを実行終了すると割込み発生時のアドレスよ
り実行を再開（SP2）する電子交換システムにおいて、 該電子交換システムへの障害割込みが加わると、前記割
込み原因の解析を行う解析手段（SMI）と、 該解析手段の結果が加わり、前記処理プログラムが実行
可能であるかを判別する判別手段（SM2）と、 該判別手段（SM2）で実行不可能と判別した時に、前記
処理プログラムを実行可能状態とする処理を行う処理手
段（SM3）と、 が前記電子交換システムのマイクロプログラムメモリに
記憶されているマイクロプログラムで構成されているこ
とを特徴とする再開処理制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31951488A JP2786215B2 (ja) | 1988-12-20 | 1988-12-20 | 再開処理制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31951488A JP2786215B2 (ja) | 1988-12-20 | 1988-12-20 | 再開処理制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02165760A JPH02165760A (ja) | 1990-06-26 |
| JP2786215B2 true JP2786215B2 (ja) | 1998-08-13 |
Family
ID=18111076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31951488A Expired - Lifetime JP2786215B2 (ja) | 1988-12-20 | 1988-12-20 | 再開処理制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2786215B2 (ja) |
-
1988
- 1988-12-20 JP JP31951488A patent/JP2786215B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02165760A (ja) | 1990-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5905911B2 (ja) | シングルステップ実行を用いる診断コード | |
| JP2770913B2 (ja) | パリティの置換装置及び方法 | |
| JP2786215B2 (ja) | 再開処理制御方式 | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JPH1196006A (ja) | 情報処理装置 | |
| JP2004252525A (ja) | エミュレータおよびプログラム | |
| JPS6255173B2 (ja) | ||
| EP0655686B1 (en) | Retry control method and device for control processor | |
| JP2793386B2 (ja) | 電子計算機の演算エラー情報保持装置 | |
| JPS621049A (ja) | メモリのアクセス制御方式 | |
| JPH0287237A (ja) | Ｅｘｅｃｕｔｅ命令制御方式 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPH05204680A (ja) | 情報処理装置の誤動作防止方式 | |
| JPH0392950A (ja) | マイクロプログラム制御装置 | |
| JPS6270947A (ja) | デバグ割込み制御方式 | |
| JPS62144246A (ja) | 計算機 | |
| JPH0371236A (ja) | エラー検出システム | |
| JPS61294551A (ja) | 計算機 | |
| JPS63150732A (ja) | プログラム走行監視装置 | |
| JPS61223952A (ja) | デ−タ処理装置のリトライ機能確認方式 | |
| JPH0135369B2 (ja) | ||
| JPH05289946A (ja) | メモリ制御方式 | |
| JPS59229658A (ja) | 情報処理装置 | |
| JPS5848150A (ja) | 障害波及防止方式 | |
| JPS5896353A (ja) | 情報処理装置の誤動作検出装置 |