JPH05204680A - 情報処理装置の誤動作防止方式 - Google Patents
情報処理装置の誤動作防止方式Info
- Publication number
- JPH05204680A JPH05204680A JP4014632A JP1463292A JPH05204680A JP H05204680 A JPH05204680 A JP H05204680A JP 4014632 A JP4014632 A JP 4014632A JP 1463292 A JP1463292 A JP 1463292A JP H05204680 A JPH05204680 A JP H05204680A
- Authority
- JP
- Japan
- Prior art keywords
- address
- instruction
- information processing
- program counter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明は、情報処理装置の誤動作を防止する
誤動作防止方式に関し、アドレスレジスタへの設定なし
に障害による誤動作を防止し、障害解析効率の向上を図
ることを目的とする。 【構成】 実行しようとする命令のアドレスを格納する
プログラムカウンタ２と、このプログラムカウンタ２か
ら出力される命令のアドレスが特定アドレスとの一致を
判定する判定部３とを情報処理装置１に備え、この判定
部３が一致すると判定したときに、情報処理装置１の動
作を停止し、誤動作を防止するように構成する。
誤動作防止方式に関し、アドレスレジスタへの設定なし
に障害による誤動作を防止し、障害解析効率の向上を図
ることを目的とする。 【構成】 実行しようとする命令のアドレスを格納する
プログラムカウンタ２と、このプログラムカウンタ２か
ら出力される命令のアドレスが特定アドレスとの一致を
判定する判定部３とを情報処理装置１に備え、この判定
部３が一致すると判定したときに、情報処理装置１の動
作を停止し、誤動作を防止するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置の誤動作
を防止する誤動作防止方式に関するものである。
を防止する誤動作防止方式に関するものである。
【０００２】近年、コンピュータシステムの複雑さに伴
い、よりプログラムのデバッグ効率を高める機能が要求
されている。このため、情報処理装置のデバッグ装置が
提供されているが、特定の障害を捕らえるために各種設
定を行うという操作が要求されており、これらを無く
し、プログラム障害による誤動作を防止しかつ障害解析
を短時間に行うことが望まれている。
い、よりプログラムのデバッグ効率を高める機能が要求
されている。このため、情報処理装置のデバッグ装置が
提供されているが、特定の障害を捕らえるために各種設
定を行うという操作が要求されており、これらを無く
し、プログラム障害による誤動作を防止しかつ障害解析
を短時間に行うことが望まれている。
【０００３】
【従来の技術】従来、図５に示すように、情報処理装置
１１内のＭＰＣ（マイクロプログラムカウンタ）１２に
実行させようとするマイクロプログラムのアドレスを格
納あるいは＋１して次のアドレスを生成する。このＭＰ
Ｃ１２の内容が、ＭＰＸ（マルチプレクサ）１３を通っ
てアドレスバスに出力されて図示外のメモリに入力して
データ（命令）を読み出して取り込むと共に、図示のデ
バッグ装置１５にアドレスバスを介してアドレスを入力
する。デバッグ装置１５は、内部のアドレスレジスタ１
６に予め設定したアドレス（例えばオール０）と、アド
レスバスに出力されたアドレスとを比較器１７で比較
し、一致するときにストップ指示を情報処理装置１１に
通知して処理の実行を停止させる。そして、デバッグ装
置１５が、停止状態の情報処理装置１１から各種状態情
報を読み出して障害解析を行う。
１１内のＭＰＣ（マイクロプログラムカウンタ）１２に
実行させようとするマイクロプログラムのアドレスを格
納あるいは＋１して次のアドレスを生成する。このＭＰ
Ｃ１２の内容が、ＭＰＸ（マルチプレクサ）１３を通っ
てアドレスバスに出力されて図示外のメモリに入力して
データ（命令）を読み出して取り込むと共に、図示のデ
バッグ装置１５にアドレスバスを介してアドレスを入力
する。デバッグ装置１５は、内部のアドレスレジスタ１
６に予め設定したアドレス（例えばオール０）と、アド
レスバスに出力されたアドレスとを比較器１７で比較
し、一致するときにストップ指示を情報処理装置１１に
通知して処理の実行を停止させる。そして、デバッグ装
置１５が、停止状態の情報処理装置１１から各種状態情
報を読み出して障害解析を行う。
【０００４】図５の構成について簡単に説明する。図５
において、情報処理装置１１は、各種処理を行うもので
あって、ＭＰＣ１２、ＭＰＸ１３、制御部１４などから
構成されるものである。
において、情報処理装置１１は、各種処理を行うもので
あって、ＭＰＣ１２、ＭＰＸ１３、制御部１４などから
構成されるものである。
【０００５】ＭＰＣ１２は、マイクロプログラムカウン
タであって、命令を図示外のメモリから読み出すアドレ
スを生成するものである。通常は、＋１したアドレスを
生成し、分岐したときは分岐命令から取り出した分岐先
のアドレスを設定したりなどするものである。
タであって、命令を図示外のメモリから読み出すアドレ
スを生成するものである。通常は、＋１したアドレスを
生成し、分岐したときは分岐命令から取り出した分岐先
のアドレスを設定したりなどするものである。
【０００６】ＭＰＸ１３は、マルチプレクサであって、
ＭＰＣ１２からのアドレスや他のアドレスのいずれかを
選択してアドレスバスに出力するものである。制御部１
４は、アドレスバスからアドレスを図示外のメモリに送
出して読み出した命令を解析し、各種処理を行うもので
ある。
ＭＰＣ１２からのアドレスや他のアドレスのいずれかを
選択してアドレスバスに出力するものである。制御部１
４は、アドレスバスからアドレスを図示外のメモリに送
出して読み出した命令を解析し、各種処理を行うもので
ある。
【０００７】デバッグ装置１５は、情報処理装置１１に
接続して障害解析などを行うものである。アドレスレジ
スタ１６は、情報処理装置１１からアドレスバスに出力
される、ストップさせるアドレスを設定するものであ
る。
接続して障害解析などを行うものである。アドレスレジ
スタ１６は、情報処理装置１１からアドレスバスに出力
される、ストップさせるアドレスを設定するものであ
る。
【０００８】比較器１７は、アドレスバスに出力された
アドレスと、アドレスレジスタ１６に設定されたアドレ
スが一致するか否かを比較するものである。一致を検出
したときに、ストップ指示を情報処理装置１１に出力し
て停止させる。停止させた状態で、デバッグ装置１５が
情報処理装置１１から各種状態情報を採取し、障害解析
を行うようにしている。
アドレスと、アドレスレジスタ１６に設定されたアドレ
スが一致するか否かを比較するものである。一致を検出
したときに、ストップ指示を情報処理装置１１に出力し
て停止させる。停止させた状態で、デバッグ装置１５が
情報処理装置１１から各種状態情報を採取し、障害解析
を行うようにしている。
【０００９】
【発明が解決しようとする課題】上述した図５の情報処
理装置１１などは、マイクロプログラムの障害により、
誤動作をするものに、オール０番地へのジャンプによる
ものが高い比率を占めている。これは、アドレススタッ
クの操作誤りや、未設定レジスタを使用して間接ジャン
プのときなどに、オール０番地へジャンプしてしまうた
めである。
理装置１１などは、マイクロプログラムの障害により、
誤動作をするものに、オール０番地へのジャンプによる
ものが高い比率を占めている。これは、アドレススタッ
クの操作誤りや、未設定レジスタを使用して間接ジャン
プのときなどに、オール０番地へジャンプしてしまうた
めである。
【００１０】また、オール０番地は、情報処理装置１１
のリセット後のスタートアドレスとして使用することが
多いため、障害によってオール０番地にジャンプして実
行を開始すると、リセット後のスタートアドレスとして
当該オール０番地が使用されるため、障害発生時にもイ
ニシャルプログラムが動作し、内部レジスタ、メモリ領
域をクリアしてしまい、障害発生時のデータが消滅して
しまい、障害解析が困難となってしまう問題がある。こ
のような場合、障害が確認できた後、デバッグ装置１５
のアドレスレジスタ１６にオール０番地を設定し、再び
障害を再現させなければならないため、障害解析に多く
の時間が必要となってしまうという問題があった。
のリセット後のスタートアドレスとして使用することが
多いため、障害によってオール０番地にジャンプして実
行を開始すると、リセット後のスタートアドレスとして
当該オール０番地が使用されるため、障害発生時にもイ
ニシャルプログラムが動作し、内部レジスタ、メモリ領
域をクリアしてしまい、障害発生時のデータが消滅して
しまい、障害解析が困難となってしまう問題がある。こ
のような場合、障害が確認できた後、デバッグ装置１５
のアドレスレジスタ１６にオール０番地を設定し、再び
障害を再現させなければならないため、障害解析に多く
の時間が必要となってしまうという問題があった。
【００１１】本発明は、これらの問題を解決するため、
アドレスレジスタへの設定なしに障害による誤動作を防
止し、障害解析効率の向上を図ることを目的としてい
る。
アドレスレジスタへの設定なしに障害による誤動作を防
止し、障害解析効率の向上を図ることを目的としてい
る。
【００１２】
【課題を解決するための手段】図１は、本発明の原理構
成図を示す。図１において、情報処理装置１は、命令バ
ッファ６に格納された命令を解析して各種処理を行うも
のであって、プログラムカウンタ２、判定部３および命
令バッファ６などから構成されるものである。
成図を示す。図１において、情報処理装置１は、命令バ
ッファ６に格納された命令を解析して各種処理を行うも
のであって、プログラムカウンタ２、判定部３および命
令バッファ６などから構成されるものである。
【００１３】プログラムカウンタ２は、実行しようとす
る命令のアドレスを格納したり、＋１して次のアドレス
を生成したりするカウンタである。判定部３は、プログ
ラムカウンタ２から出力される命令のアドレスについ
て、特定アドレスとの一致を判定するものである。
る命令のアドレスを格納したり、＋１して次のアドレス
を生成したりするカウンタである。判定部３は、プログ
ラムカウンタ２から出力される命令のアドレスについ
て、特定アドレスとの一致を判定するものである。
【００１４】命令バッファ６は、メモリから読み出した
命令を格納するバッファである。
命令を格納するバッファである。
【００１５】
【作用】本発明は、図１に示すように、情報処理装置１
を構成するプログラムカウンタ２が出力するアドレスに
ついて、判定部３が特定アドレス（例えばリセット時の
アドレス（例えばオール０番地））と一致すると判定し
たときに、当該情報処理装置１の動作を停止するように
している。
を構成するプログラムカウンタ２が出力するアドレスに
ついて、判定部３が特定アドレス（例えばリセット時の
アドレス（例えばオール０番地））と一致すると判定し
たときに、当該情報処理装置１の動作を停止するように
している。
【００１６】また、判定部３が特定のアドレス（例えば
リセット時のアドレス（例えばオール０番地））と一致
すると判定したときに、命令バッファ６に格納されてい
る命令を停止命令に書き換え、情報処理装置１の動作を
停止するようにしている。
リセット時のアドレス（例えばオール０番地））と一致
すると判定したときに、命令バッファ６に格納されてい
る命令を停止命令に書き換え、情報処理装置１の動作を
停止するようにしている。
【００１７】従って、従来の情報処理装置１１にデバッ
グ装置１５を接続し、当該デバッグ装置１５のアドレス
レジスタ１６に停止させようとするアドレスを予め設定
する必要がなくなり、この設定なしに障害による誤動作
を防止することが可能となると共に、この停止した状態
で即、状態情報を採取して障害解析を効率的に行うこと
が可能となる。
グ装置１５を接続し、当該デバッグ装置１５のアドレス
レジスタ１６に停止させようとするアドレスを予め設定
する必要がなくなり、この設定なしに障害による誤動作
を防止することが可能となると共に、この停止した状態
で即、状態情報を採取して障害解析を効率的に行うこと
が可能となる。
【００１８】
【実施例】次に、図１から図４を用いて本発明の実施例
の構成および動作を順次詳細に説明する。
の構成および動作を順次詳細に説明する。
【００１９】図１は、本発明の原理構成図を示す。図１
において、情報処理装置１は、各種処理を行うものであ
って、プログラムカウンタ２、判定部３、マルチプレク
サ（ＭＰＸ）４、制御部５および命令バッファ６などか
ら構成されるものである。
において、情報処理装置１は、各種処理を行うものであ
って、プログラムカウンタ２、判定部３、マルチプレク
サ（ＭＰＸ）４、制御部５および命令バッファ６などか
ら構成されるものである。
【００２０】プログラムカウンタ２は、現在のアドレス
を＋１したり、分岐先の命令を設定したりし、次に実行
しようとする命令のアドレスを生成するものである。判
定部３は、プログラムカウンタ２から出力される命令の
アドレスについて、特定アドレスとの一致を判定するも
のである。ここで、特定アドレスは、例えばリセット時
のオール０番地（オール０のアドレス）であって、電源
投入時のリセット時以外のときに障害によってオール０
番地に分岐してきたときに情報処理装置１の処理の実行
を停止させ、誤動作の防止を図っている。
を＋１したり、分岐先の命令を設定したりし、次に実行
しようとする命令のアドレスを生成するものである。判
定部３は、プログラムカウンタ２から出力される命令の
アドレスについて、特定アドレスとの一致を判定するも
のである。ここで、特定アドレスは、例えばリセット時
のオール０番地（オール０のアドレス）であって、電源
投入時のリセット時以外のときに障害によってオール０
番地に分岐してきたときに情報処理装置１の処理の実行
を停止させ、誤動作の防止を図っている。
【００２１】マルチプレクサ（ＭＰＸ）４は、ここでは
プログラムカウンタ３から出力されたアドレスを選択
し、アドレスバスに出力するものである。このアドレス
バスに出力したアドレスは、図示外のマイクロプログラ
ムを格納したＲＡＭ／ＲＯＭや、外部レジスタ／外部メ
モリに送出し、次に実行する命令を読み出すために使用
する。
プログラムカウンタ３から出力されたアドレスを選択
し、アドレスバスに出力するものである。このアドレス
バスに出力したアドレスは、図示外のマイクロプログラ
ムを格納したＲＡＭ／ＲＯＭや、外部レジスタ／外部メ
モリに送出し、次に実行する命令を読み出すために使用
する。
【００２２】制御部５は、命令バッファ６が保持する命
令を解析し、処理を実行するものである。命令バッファ
６は、アドレスをアドレスバスに出力したことに対応し
て、図示外のメモリから読み出された命令を保持するも
のである。
令を解析し、処理を実行するものである。命令バッファ
６は、アドレスをアドレスバスに出力したことに対応し
て、図示外のメモリから読み出された命令を保持するも
のである。
【００２３】次に、動作を説明する。 （１） プログラムカウンタ２が保持するアドレスを＋
１したり、あるいは制御部５が命令を解読して分岐先の
アドレスとして命令から取り出して設定したりしたアド
レスを判定部３およびマルチプレクサ４に出力する。
１したり、あるいは制御部５が命令を解読して分岐先の
アドレスとして命令から取り出して設定したりしたアド
レスを判定部３およびマルチプレクサ４に出力する。
【００２４】（２） 判定部３がプログラムカウンタ２
から出力されたアドレスが特定アドレス（例えばオール
０番地）と一致すると判定したとき、ストップ指示を制
御部５に通知する。
から出力されたアドレスが特定アドレス（例えばオール
０番地）と一致すると判定したとき、ストップ指示を制
御部５に通知する。
【００２５】（３） 制御部５は（２）でストップ指示
が通知されたことに対応して、命令バッファ６から命令
を取り出して解読して処理を行うことを停止する。 以上によって、何らかの原因によってプログラムカウン
タ２が特定アドレス（例えばオール０番地）を出力した
ときに、判定部３がこの特定アドレスを検出して情報処
理装置１を停止状態にする。これにより、マイクロプロ
グラムの１回目の障害発生時に確実に誤動作を防止し、
障害解析を効率的に行うことが可能となる。
が通知されたことに対応して、命令バッファ６から命令
を取り出して解読して処理を行うことを停止する。 以上によって、何らかの原因によってプログラムカウン
タ２が特定アドレス（例えばオール０番地）を出力した
ときに、判定部３がこの特定アドレスを検出して情報処
理装置１を停止状態にする。これにより、マイクロプロ
グラムの１回目の障害発生時に確実に誤動作を防止し、
障害解析を効率的に行うことが可能となる。
【００２６】図２は、本発明の１実施例構成図を示す。
図２において、ＭＰＣ２１は、マイクロプログラムカウ
ンタであって、保持するアドレスを＋１したり、分岐命
令のときに分岐先のアドレスを設定したりなどするもの
である。
図２において、ＭＰＣ２１は、マイクロプログラムカウ
ンタであって、保持するアドレスを＋１したり、分岐命
令のときに分岐先のアドレスを設定したりなどするもの
である。
【００２７】判定部３は、ＭＰＣ２１から出力されるア
ドレスが特定アドレスと一致するかを判定するものであ
って、オール０判定部３１、ＦＦ３２およびＡＮＤ回路
３３から構成されるものである。
ドレスが特定アドレスと一致するかを判定するものであ
って、オール０判定部３１、ＦＦ３２およびＡＮＤ回路
３３から構成されるものである。
【００２８】オール０判定部３１は、ＭＰＣ２１から出
力されたアドレスがオール０アドレスと一致するかを判
定するものである。一致するときは、オール０出力を送
出する。
力されたアドレスがオール０アドレスと一致するかを判
定するものである。一致するときは、オール０出力を送
出する。
【００２９】ＦＦ３２は、フリップフロップであって、
動作制御部５２がＭＰＣ２１にＭＰＣセットを送出した
ときにセットされるものである。ＡＮＤ回路３３は、オ
ール０判定部３１がオール０出力し、かつＦＦ３２がセ
ットされているときにストップ指示を出力、即ちＭＰＣ
２１から特定アドレスと一致するアドレスを出力したと
きにストップ指示を出力するものである。
動作制御部５２がＭＰＣ２１にＭＰＣセットを送出した
ときにセットされるものである。ＡＮＤ回路３３は、オ
ール０判定部３１がオール０出力し、かつＦＦ３２がセ
ットされているときにストップ指示を出力、即ちＭＰＣ
２１から特定アドレスと一致するアドレスを出力したと
きにストップ指示を出力するものである。
【００３０】ＭＰＸ１（４１）は、ＭＰＣ２１からのア
ドレスを選択し、アドレスバスに出力するものである。
これにより、図示外のメモリからアドレスバスに出力し
たアドレスのデータがデータバスに出力される。
ドレスを選択し、アドレスバスに出力するものである。
これにより、図示外のメモリからアドレスバスに出力し
たアドレスのデータがデータバスに出力される。
【００３１】制御部５は、命令バッファ６が保持する命
令を解析して処理を行うものであって、命令解析部５１
および動作制御部５２などから構成されるものである。
命令解読部５１は、図示外のメモリから読み出して命令
バッファ６に格納した命令を解読するものである。
令を解析して処理を行うものであって、命令解析部５１
および動作制御部５２などから構成されるものである。
命令解読部５１は、図示外のメモリから読み出して命令
バッファ６に格納した命令を解読するものである。
【００３２】動作制御部５２は、命令解読部５１で解読
された結果をもとに、ＭＰＣ２１が保持するアドレスを
＋１したり、命令から取り出した分岐先のアドレスをＭ
ＰＣ２１に設定したり、ＭＰＣ２１をリセットしたりな
どするものである。
された結果をもとに、ＭＰＣ２１が保持するアドレスを
＋１したり、命令から取り出した分岐先のアドレスをＭ
ＰＣ２１に設定したり、ＭＰＣ２１をリセットしたりな
どするものである。
【００３３】命令バッファ６は、データバスを介して送
出されてきたデータ（命令）を保持するものである。レ
ジスタ４３は、間接アドレスを保持するものである。
出されてきたデータ（命令）を保持するものである。レ
ジスタ４３は、間接アドレスを保持するものである。
【００３４】スタック４４は、割込のアドレスなどを保
持するものである。演算器４５は、相対アドレスやジャ
ンプ先のアドレスなどを計算するものである。
持するものである。演算器４５は、相対アドレスやジャ
ンプ先のアドレスなどを計算するものである。
【００３５】図３は、本発明の動作説明タイムチャート
である。ここで、リセットは、図２の動作制御部５２が
リセットをＭＰＣ２１に行ってオール０にする信号であ
る。
である。ここで、リセットは、図２の動作制御部５２が
リセットをＭＰＣ２１に行ってオール０にする信号であ
る。
【００３６】ＭＰＣは、図２のＭＰＣ２１が出力するア
ドレス（番地）である。通常は＋１したアドレスを出力
する。分岐命令のときはその分岐先のアドレスを出力す
る。ＦＦは、図２のＦＦ３２が出力する値であり、ＭＰ
Ｃリセットが出力されたときにセットされ、オンとな
る。
ドレス（番地）である。通常は＋１したアドレスを出力
する。分岐命令のときはその分岐先のアドレスを出力す
る。ＦＦは、図２のＦＦ３２が出力する値であり、ＭＰ
Ｃリセットが出力されたときにセットされ、オンとな
る。
【００３７】オール０出力は、図２のオール０判定部３
１が出力する信号であり、オール０のアドレスがＭＰＣ
２１から出力されたときにオール０出力を送出する。ス
トップ指示は、図２のＡＮＤ回路３３が出力する信号で
あり、リセット時以外にＭＰＣ２１がオール０を出力し
たときの信号である。
１が出力する信号であり、オール０のアドレスがＭＰＣ
２１から出力されたときにオール０出力を送出する。ス
トップ指示は、図２のＡＮＤ回路３３が出力する信号で
あり、リセット時以外にＭＰＣ２１がオール０を出力し
たときの信号である。
【００３８】命令バッファは、図４の命令バッファ６が
保持する命令であり、ストップ指示が送出されたことに
対応して、停止命令（ホルト命令）に書き換えるもので
ある。
保持する命令であり、ストップ指示が送出されたことに
対応して、停止命令（ホルト命令）に書き換えるもので
ある。
【００３９】次に、図３を用いて図２の構成の動作を詳
細に説明する。図３において、は、リセットによって
ＭＰＣ２１をクリアし、０番地と設定する。この結果、
オール０判定部３１がオール０（出力“１”）を出力す
るが、ＦＦ３２の出力が“０”であるため、ＡＮＤ回路
３３がストップ指示を送出しないので、ＭＰＸ１（４
１）はこの０番地（アドレス０）をアドレスバスに出力
する。そして、図示外のメモリから読み出されたデータ
（命令）が命令バッファ６に格納され、命令解読部５１
がこの命令を解読し、動作制御部５２が解読した結果に
対応した制御を行うと共に、ＭＰＣセットによってＭＰ
Ｃ２１を＋１し、１番地にする。
細に説明する。図３において、は、リセットによって
ＭＰＣ２１をクリアし、０番地と設定する。この結果、
オール０判定部３１がオール０（出力“１”）を出力す
るが、ＦＦ３２の出力が“０”であるため、ＡＮＤ回路
３３がストップ指示を送出しないので、ＭＰＸ１（４
１）はこの０番地（アドレス０）をアドレスバスに出力
する。そして、図示外のメモリから読み出されたデータ
（命令）が命令バッファ６に格納され、命令解読部５１
がこの命令を解読し、動作制御部５２が解読した結果に
対応した制御を行うと共に、ＭＰＣセットによってＭＰ
Ｃ２１を＋１し、１番地にする。
【００４０】は、ＭＰＣが１番地をＭＰＸ１（４１）
を通ってアドレスバスに出力する。そして、図示外のメ
モリから読み出した命令をデータバスを通って命令バッ
ファ６に格納され、命令解読部５１がこの命令を解読
し、動作制御部５２が解読した結果に対応した制御を行
うと共に、ＭＰＣセットによってＭＰＣ２１を＋１し、
２番地にする。
を通ってアドレスバスに出力する。そして、図示外のメ
モリから読み出した命令をデータバスを通って命令バッ
ファ６に格納され、命令解読部５１がこの命令を解読
し、動作制御部５２が解読した結果に対応した制御を行
うと共に、ＭＰＣセットによってＭＰＣ２１を＋１し、
２番地にする。
【００４１】、は、と同様に、行う。は、マイ
クロプログラムのエラーによってＭＰＣ２１に０番地を
前回のサイクルで設定されていたのでこの０番地を出力
する。この０番地をオール０判定部３１が検出してオー
ル０出力すると共にＦＦ３２もＭＰＣリセットによって
“１”を出力するため、ＡＮＤ回路３３がストップ指示
を出力し、動作制御部５２が動作を停止する。
クロプログラムのエラーによってＭＰＣ２１に０番地を
前回のサイクルで設定されていたのでこの０番地を出力
する。この０番地をオール０判定部３１が検出してオー
ル０出力すると共にＦＦ３２もＭＰＣリセットによって
“１”を出力するため、ＡＮＤ回路３３がストップ指示
を出力し、動作制御部５２が動作を停止する。
【００４２】以上によって、電源投入当初などのリセッ
ト以外のときに０番地（特定番地、特定アドレス）がＭ
ＰＣ２１から出力されたときに、自動的に０番地を検出
して動作制御部５２の動作を停止することにより、１回
目の障害時に動作を確実に停止し、この停止させた状態
で、デバッグ装置を接続などし、内部の状態を読み出
し、障害解析を効率的に行うことが可能となる。
ト以外のときに０番地（特定番地、特定アドレス）がＭ
ＰＣ２１から出力されたときに、自動的に０番地を検出
して動作制御部５２の動作を停止することにより、１回
目の障害時に動作を確実に停止し、この停止させた状態
で、デバッグ装置を接続などし、内部の状態を読み出
し、障害解析を効率的に行うことが可能となる。
【００４３】図４は、本発明の他の実施例構成図を示
す。これは、図２でストップ指示に対応して、動作制御
部５２の動作を停止させる代わりに、命令バッファ６が
保持する命令を停止命令に書き替え、動作制御部５２の
動作を停止状態（ホルト状態）にするものである。以下
図３を用いて図４の構成の動作を詳細に説明する。
す。これは、図２でストップ指示に対応して、動作制御
部５２の動作を停止させる代わりに、命令バッファ６が
保持する命令を停止命令に書き替え、動作制御部５２の
動作を停止状態（ホルト状態）にするものである。以下
図３を用いて図４の構成の動作を詳細に説明する。
【００４４】図３の、、、は、図２の構成の説
明と同様であるので説明を省略する。は、マイクロプ
ログラムのエラーによってＭＰＣ２１に０番地を前回の
サイクルで設定されていたのでこの０番地を出力する。
この０番地をオール０判定部３１が検出してオール０出
力すると共にＦＦ３２もＭＰＣリセットによって“１”
を出力するため、ＡＮＤ回路３３がストップ指示を出力
し、このストップ指示に対応して、で命令バッファ６
が保持する命令をホルト命令に書き替える。この書き替
えられたホルト命令を命令解読部５１が解読し、動作制
御部５２が解読したホルト命令に従って動作を停止す
る。
明と同様であるので説明を省略する。は、マイクロプ
ログラムのエラーによってＭＰＣ２１に０番地を前回の
サイクルで設定されていたのでこの０番地を出力する。
この０番地をオール０判定部３１が検出してオール０出
力すると共にＦＦ３２もＭＰＣリセットによって“１”
を出力するため、ＡＮＤ回路３３がストップ指示を出力
し、このストップ指示に対応して、で命令バッファ６
が保持する命令をホルト命令に書き替える。この書き替
えられたホルト命令を命令解読部５１が解読し、動作制
御部５２が解読したホルト命令に従って動作を停止す
る。
【００４５】以上によって、電源投入当初などのリセッ
ト以外のときに０番地（特定番地、特定アドレス）がＭ
ＰＣ２１から出力されたときに、自動的に０番地を検出
して命令バッファ６が保持する命令をホルト命令に書き
替え、これを解読して動作制御部５２がホルト状態にな
り、動作を停止する。これにより、１回目の障害時に動
作を確実に停止し、この停止させた状態で、デバッグ装
置を接続などし、内部の状態を読み出し、障害解析を効
率的に行うことが可能となる。
ト以外のときに０番地（特定番地、特定アドレス）がＭ
ＰＣ２１から出力されたときに、自動的に０番地を検出
して命令バッファ６が保持する命令をホルト命令に書き
替え、これを解読して動作制御部５２がホルト状態にな
り、動作を停止する。これにより、１回目の障害時に動
作を確実に停止し、この停止させた状態で、デバッグ装
置を接続などし、内部の状態を読み出し、障害解析を効
率的に行うことが可能となる。
【００４６】
【発明の効果】以上説明したように、本発明によれば、
プログラムカウンタ２が出力するアドレスが特定アドレ
スと判明したときに自動的に情報処理装置を停止させる
構成を採用しているため、１回目の誤動作時に確実に情
報処理装置を停止させ、誤動作を防止することができる
と共に、停止させた状態で内部状態を読み出して解析
し、デバッグを効率的に行うことができる。これによ
り、情報処理装置のプログラムカウンタから特定アドレ
ス（例えばオール０）が出力されたときに自動的に停止
し、従来のように、接続したデバッグ装置に停止させた
いアドレスを予め設定する手間が不要となり、デバッグ
操作が簡単になると共に、プログラム（特にマイクロプ
ログラム）の障害解析を短時間で行うことが可能とな
る。
プログラムカウンタ２が出力するアドレスが特定アドレ
スと判明したときに自動的に情報処理装置を停止させる
構成を採用しているため、１回目の誤動作時に確実に情
報処理装置を停止させ、誤動作を防止することができる
と共に、停止させた状態で内部状態を読み出して解析
し、デバッグを効率的に行うことができる。これによ
り、情報処理装置のプログラムカウンタから特定アドレ
ス（例えばオール０）が出力されたときに自動的に停止
し、従来のように、接続したデバッグ装置に停止させた
いアドレスを予め設定する手間が不要となり、デバッグ
操作が簡単になると共に、プログラム（特にマイクロプ
ログラム）の障害解析を短時間で行うことが可能とな
る。
【図１】本発明の原理構成図である。
【図２】本発明の１実施例構成図である。
【図３】本発明の動作説明タイムチャートである。
【図４】本発明の他の実施例構成図である。
【図５】従来技術の説明図である。
１：情報処理装置 ２：プログラムカウンタ ２１：ＭＰＣ（マイクロプログラムカウンタ） ３：判定部 ３１：オール０判定部 ３２：ＦＦ（フリップフロップ） ３３：ＡＮＤ回路 ４、４１、４２：ＭＰＸ（マルチプレクサ） ５：制御部 ５１：命令解析部 ５２：動作制御部 ６：命令バッファ
フロントページの続き (72)発明者 山口 達也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 桜井 康智 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 野中 巧 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 星 健二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 金谷 英治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (3)
- 【請求項１】情報処理装置の誤動作を防止する誤動作防
止方式において、 実行しようとする命令のアドレスを生成するプログラム
カウンタ（２）と、 このプログラムカウンタ（２）から出力される命令のア
ドレスが特定アドレスとの一致を判定する判定部（３）
とを情報処理装置（１）に備え、 この判定部（３）が一致すると判定したときに、情報処
理装置（１）の動作を停止し、誤動作を防止するように
構成したことを特徴とする情報処理装置の誤動作防止方
式。 - 【請求項２】情報処理装置の誤動作を防止する誤動作防
止方式において、 実行しようとする命令のアドレスを生成するプログラム
カウンタ（２）と、 このプログラムカウンタ（２）から出力される命令のア
ドレスが特定アドレスとの一致を判定する判定部（３）
と、 メモリから読み出した命令を格納する命令バッファ
（６）とを情報処理装置（１）に備え、 上記判定部（２）が一致すると判定したときに、この命
令バッファ（６）内の命令を停止命令に書き換え、情報
処理装置（１）を停止状態にし、誤動作を防止するよう
に構成したことを特徴とする情報処理装置の誤動作防止
方式。 - 【請求項３】上記判定部（３）が一致すると判定する特
定アドレスとして、リセット時のアドレス（例えばオー
ル０番地）としたことを特徴とする請求項第１項および
第２項記載の情報処理装置の誤動作防止方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4014632A JPH05204680A (ja) | 1992-01-30 | 1992-01-30 | 情報処理装置の誤動作防止方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4014632A JPH05204680A (ja) | 1992-01-30 | 1992-01-30 | 情報処理装置の誤動作防止方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05204680A true JPH05204680A (ja) | 1993-08-13 |
Family
ID=11866573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4014632A Pending JPH05204680A (ja) | 1992-01-30 | 1992-01-30 | 情報処理装置の誤動作防止方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05204680A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403339B1 (ko) * | 2001-06-30 | 2003-10-30 | 주식회사 하이닉스반도체 | 프로그램 카운터 컨트롤 프로세서 |
| KR100459225B1 (ko) * | 2002-06-29 | 2004-12-03 | 매그나칩 반도체 유한회사 | 프레임 구조 프로세서 |
-
1992
- 1992-01-30 JP JP4014632A patent/JPH05204680A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403339B1 (ko) * | 2001-06-30 | 2003-10-30 | 주식회사 하이닉스반도체 | 프로그램 카운터 컨트롤 프로세서 |
| KR100459225B1 (ko) * | 2002-06-29 | 2004-12-03 | 매그나칩 반도체 유한회사 | 프레임 구조 프로세서 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05204680A (ja) | 情報処理装置の誤動作防止方式 | |
| JP2007304972A (ja) | マイクロプロセッサシステム | |
| CN107315685A (zh) | 一种非侵入式程序实时调试方法 | |
| JPH0581070A (ja) | プログラマブルコントローラ、およびプログラマブルコントローラにおけるユーザプログラム実行方法 | |
| JP2002182951A (ja) | 情報処理装置のメンテナンス方法および情報処理装置 | |
| JPH08171504A (ja) | エミュレ−ション装置 | |
| JP2786215B2 (ja) | 再開処理制御方式 | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| RU2039372C1 (ru) | Резервированная вычислительная система | |
| JPS6260035A (ja) | 擬似障害発生方式 | |
| JP2000122882A (ja) | マルチスレッドプロセッサおよびデバッグ装置 | |
| JPH0695926A (ja) | ホルトアドレス保持機能を有する情報処理装置及び情報処理装置のホルトアドレス保持方法 | |
| JPS58109946A (ja) | プログラムのデバツギング方法 | |
| JPS6148181B2 (ja) | ||
| KR19990061516A (ko) | 전전자 교환기에 있어서 디버깅 명령 수행방법 | |
| JPH08263324A (ja) | デバッグ容易化装置 | |
| JPS61131128A (ja) | 自己診断方式 | |
| JPH0553879A (ja) | プログラム障害情報収集方式 | |
| JPS59114636A (ja) | マイクロプログラム・セルフ・ル−プ化処理方式 | |
| JPS63150732A (ja) | プログラム走行監視装置 | |
| JPS6282439A (ja) | 擬似障害発生方式 | |
| JPH05216716A (ja) | マイクロコンピュータ | |
| JPH0782407B2 (ja) | マイクロプロセッサのリセット処理方法 | |
| JPH06324911A (ja) | プログラム実行の中断方法 | |
| JPS59168552A (ja) | プログラムリトライによる暴走防止方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990824 |