JPS6260035A - 擬似障害発生方式 - Google Patents
擬似障害発生方式Info
- Publication number
- JPS6260035A JPS6260035A JP60199842A JP19984285A JPS6260035A JP S6260035 A JPS6260035 A JP S6260035A JP 60199842 A JP60199842 A JP 60199842A JP 19984285 A JP19984285 A JP 19984285A JP S6260035 A JPS6260035 A JP S6260035A
- Authority
- JP
- Japan
- Prior art keywords
- coincidence
- signal
- pseudo
- artificial
- microprogram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロプログラム制御の情報処理装置にお
ける擬似障害発生方式に関し、豹に、マイクロプログラ
ムアドレスの一致による擬似障害発生方式に関する。
ける擬似障害発生方式に関し、豹に、マイクロプログラ
ムアドレスの一致による擬似障害発生方式に関する。
従来の技術
従来、この種の擬似障害発生方式では、マイクロプログ
ラムの実行アドレスがあらかじめ設定さnた値と一致し
た場合に擬似障害を発生するようになっていた。
ラムの実行アドレスがあらかじめ設定さnた値と一致し
た場合に擬似障害を発生するようになっていた。
発明が解決しようとする問題点
しかしながら、上述した従来の擬似障害発生方式では、
複数回該当するマイクロプログラムが実行される場合に
は一番最初のケースでのみ擬似障害を発生できるだけで
69、二回目以降のケースでは擬似障害を発生できない
という欠点がある。
複数回該当するマイクロプログラムが実行される場合に
は一番最初のケースでのみ擬似障害を発生できるだけで
69、二回目以降のケースでは擬似障害を発生できない
という欠点がある。
問題点を解決するための手段
上記目的を達成する為に、本発明に係る擬似障害発生方
式は、情報処理装置に擬似障害を発生すルタめのマイク
ロプログラムアドレスを保持する擬障アドレスレジスー
タと、前記擬障アドレスレジスタにマイクロプログラム
のアドレスを設定する擬障アドレス設定手段と、前記擬
障アドレスレジスタに保持されているマイクロプログラ
ムのアドレスと実行中のマイクロプログラムのアドレス
の一致を検出すると一致信号を出力する一致回路と、前
記−数回路の一致回数を保持する一致回数保持手段と、
前記−数回数保持手段に一致回数を設定する一致回数設
定手段と、前記−数回路の一致信号の出力回数が前記−
数回数保持手段で保持している一致回数と一致すると擬
似障害を発生する手段とを有して構成さnる。
式は、情報処理装置に擬似障害を発生すルタめのマイク
ロプログラムアドレスを保持する擬障アドレスレジスー
タと、前記擬障アドレスレジスタにマイクロプログラム
のアドレスを設定する擬障アドレス設定手段と、前記擬
障アドレスレジスタに保持されているマイクロプログラ
ムのアドレスと実行中のマイクロプログラムのアドレス
の一致を検出すると一致信号を出力する一致回路と、前
記−数回路の一致回数を保持する一致回数保持手段と、
前記−数回数保持手段に一致回数を設定する一致回数設
定手段と、前記−数回路の一致信号の出力回数が前記−
数回数保持手段で保持している一致回数と一致すると擬
似障害を発生する手段とを有して構成さnる。
実施例
次に、本発明をその好ましい一実施例について図面を参
照して具体的に説明する。
照して具体的に説明する。
第1図は本発明の一実施例を示すブロック構成図である
。
。
通常の情報処理は、マイクロプログラムが格納されてい
る制御記憶2から制御記憶アドレスレジスタ4で指示さ
れるマイクロプログラムが読出されて、制御記憶制御回
路3で該マイクロプログラムが解釈さn1演算回路lに
指示を出して所定の演算を実行後、制御記憶アドレスレ
ジスタ4を更新する等の処理をして情報の処理を進めて
いく。
る制御記憶2から制御記憶アドレスレジスタ4で指示さ
れるマイクロプログラムが読出されて、制御記憶制御回
路3で該マイクロプログラムが解釈さn1演算回路lに
指示を出して所定の演算を実行後、制御記憶アドレスレ
ジスタ4を更新する等の処理をして情報の処理を進めて
いく。
制御記憶アドレスレジスタ4&I(は、加算器5の出力
、あるいは制御記憶制御回路3から指示される次アドレ
ス、あるいけ演算側jf!IIから指示さnる命令開始
アドレスが設定さnる。
、あるいは制御記憶制御回路3から指示される次アドレ
ス、あるいけ演算側jf!IIから指示さnる命令開始
アドレスが設定さnる。
擬障アドレスレジスタ6には、ソフト命令による設定パ
ス107、サービスプロセッサからの設定パス108、
保守盤からの設定パス109から擬似障害を発生するた
めのマイクロプログラムアドレスが設定さnる。
ス107、サービスプロセッサからの設定パス108、
保守盤からの設定パス109から擬似障害を発生するた
めのマイクロプログラムアドレスが設定さnる。
カウンタ8には、ソフト命令による設定パスIll。
サービスプロセッサによる設定パス112 、保守盤か
らの設定パス113から一致回数−1の値が設定される
。
らの設定パス113から一致回数−1の値が設定される
。
一致回路7で制御記憶アドレスレジスタ4の出力信号1
05と擬障アドレスレジスタ6の出力信号110の一致
が検出されると、信号線115 K一致信号が出力さn
、カウンタ8をカウントタウンでる。
05と擬障アドレスレジスタ6の出力信号110の一致
が検出されると、信号線115 K一致信号が出力さn
、カウンタ8をカウントタウンでる。
カウンタ8の値が0となって後、もう一度一致信号が出
力されると、カウンタのボロー・の信号が信号線114
を通して、擬似障害発生回路9に擬似障害の発生を指示
する。
力されると、カウンタのボロー・の信号が信号線114
を通して、擬似障害発生回路9に擬似障害の発生を指示
する。
発明の詳細
な説明したように、本発明によれば、マイクロプログラ
ムのアドレス一致信号がn回出力された場合に擬似障害
を発生させることができる効果が得られ、擬障発生のケ
ースを増やすことが可能となる。
ムのアドレス一致信号がn回出力された場合に擬似障害
を発生させることができる効果が得られ、擬障発生のケ
ースを増やすことが可能となる。
第1図は本発明の一実施例を示すブロック構成図である
。
。
Claims (1)
- マイクロプログラムで制御される情報処理装置において
、擬似障害を発生させるためのマイクロプログラムのア
ドレスを保持する擬障アドレスレジスタと、前記擬障ア
ドレスレジスタにマイクロプログラムのアドレスを設定
する擬障アドレス設定手段と、前記擬障アドレスレジス
タに保持されているマイクロプログラムのアドレスと実
行中のマイクロプログラムのアドレスの一致を検出する
と一致信号を出力する一致回路と、前記一致回路の一致
回数を保持する一致回数保持手段と、前記一致回数保持
手段に一致回数を設定する一致回数設定手段と、前記一
致回路の一致信号の出力回数が前記一致回数保持手段で
保持している一致回数と一致すると擬似障害を発生する
手段とを有することを特徴とした擬似障害発生方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60199842A JPS6260035A (ja) | 1985-09-10 | 1985-09-10 | 擬似障害発生方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60199842A JPS6260035A (ja) | 1985-09-10 | 1985-09-10 | 擬似障害発生方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6260035A true JPS6260035A (ja) | 1987-03-16 |
Family
ID=16414552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60199842A Pending JPS6260035A (ja) | 1985-09-10 | 1985-09-10 | 擬似障害発生方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6260035A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02196345A (ja) * | 1989-01-26 | 1990-08-02 | Nec Corp | マイクロプログラム制御装置 |
JPH02213950A (ja) * | 1988-12-29 | 1990-08-27 | Internatl Business Mach Corp <Ibm> | エラー・インジエクシヨン・システム |
JPH0535611A (ja) * | 1991-07-29 | 1993-02-12 | Nec Corp | 情報処理装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5391644A (en) * | 1977-01-24 | 1978-08-11 | Nec Corp | Interrupt circuit for program execution |
JPS5935244A (ja) * | 1982-08-20 | 1984-02-25 | Nec Corp | 擬似障害発生装置 |
-
1985
- 1985-09-10 JP JP60199842A patent/JPS6260035A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5391644A (en) * | 1977-01-24 | 1978-08-11 | Nec Corp | Interrupt circuit for program execution |
JPS5935244A (ja) * | 1982-08-20 | 1984-02-25 | Nec Corp | 擬似障害発生装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02213950A (ja) * | 1988-12-29 | 1990-08-27 | Internatl Business Mach Corp <Ibm> | エラー・インジエクシヨン・システム |
JPH02196345A (ja) * | 1989-01-26 | 1990-08-02 | Nec Corp | マイクロプログラム制御装置 |
JPH0535611A (ja) * | 1991-07-29 | 1993-02-12 | Nec Corp | 情報処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5886648A (ja) | トレ−ス装置 | |
JPS6260035A (ja) | 擬似障害発生方式 | |
JPS6282439A (ja) | 擬似障害発生方式 | |
JPS6227831A (ja) | 演算器チエツク回路 | |
JPS61141001A (ja) | プロセス制御システムの系構成診断方式 | |
JP2658342B2 (ja) | データ処理装置 | |
JPS60239839A (ja) | 擬似障害発生装置 | |
JPS62107341A (ja) | クロツク制御方式 | |
JPH02196345A (ja) | マイクロプログラム制御装置 | |
JPH11191080A (ja) | メモリ試験装置 | |
JPS60239840A (ja) | 擬似障害発生装置 | |
JPH02127731A (ja) | 演算レジスタのバイパスチェック方式 | |
JPH0353370A (ja) | 情報処理装置の並列処理装置 | |
JPS59200356A (ja) | プログラムトレ−ス方式 | |
JPS6113343A (ja) | コンソ−ル装置 | |
JPH05204680A (ja) | 情報処理装置の誤動作防止方式 | |
JPH01147734A (ja) | 擬障タイミング発生回路 | |
JP3153836B2 (ja) | 多重化警報信号処理回路 | |
JPS6113609B2 (ja) | ||
JPH11167500A (ja) | エミュレータ装置のイベント回路及びデバッグシステム | |
JPS625449A (ja) | 情報処理装置のデバツグ方式 | |
JPS59106057A (ja) | アドレス・ストツプ方式 | |
JPS60239837A (ja) | 擬似障害発生装置 | |
JPH07253906A (ja) | 擬似障害発生回路 | |
JPS60239838A (ja) | 擬似障害発生装置 |