JPH02196345A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPH02196345A JPH02196345A JP1016852A JP1685289A JPH02196345A JP H02196345 A JPH02196345 A JP H02196345A JP 1016852 A JP1016852 A JP 1016852A JP 1685289 A JP1685289 A JP 1685289A JP H02196345 A JPH02196345 A JP H02196345A
- Authority
- JP
- Japan
- Prior art keywords
- pseudo
- microinstruction
- register
- address
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はマイクロプログラム制御装置に関し、特にマイ
クロプログラム制御装置の擬似障害発生方式に関する。
クロプログラム制御装置の擬似障害発生方式に関する。
良米弦韮
従来、マイクロプログラム制御装置においては、擬似障
害発生命令を作成し、該擬似障害発生命令の実行により
擬似的な障害が発生されるようになっていた。
害発生命令を作成し、該擬似障害発生命令の実行により
擬似的な障害が発生されるようになっていた。
このような従来のマイクロプログラム制御装置では、擬
似障害発生命令の実行により擬似的な障害が発生される
ようになっていたので、特定のタイミング、すなわち擬
似障害発生命令の実行時のみしか擬似的な障害を発生す
ることができないという欠点がある。
似障害発生命令の実行により擬似的な障害が発生される
ようになっていたので、特定のタイミング、すなわち擬
似障害発生命令の実行時のみしか擬似的な障害を発生す
ることができないという欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、特定のタイミング以外に擬似的な障害を
発生させることができるマイクロプログラム制御装置の
提供を目的とする。
されたもので、特定のタイミング以外に擬似的な障害を
発生させることができるマイクロプログラム制御装置の
提供を目的とする。
ｉ肌立璽蔦
本発明によるマイクロプログラム制御装置は、予め定め
られたマイクロ命令が予め定められた所定回数実行され
たとき、擬似エラー信号を発生する発生手段を含むこと
を特徴とする。
られたマイクロ命令が予め定められた所定回数実行され
たとき、擬似エラー信号を発生する発生手段を含むこと
を特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、制御記憶部１は制御記憧アドレスレジ
スタ１０と制御記憶１１と制御レジスタ１２とからなっ
ている。
る。図において、制御記憶部１は制御記憧アドレスレジ
スタ１０と制御記憶１１と制御レジスタ１２とからなっ
ている。
制御記憶アドレスレジスタ１０にはマイクロ命令アドレ
スか保持され、該マイクロ命令アドレスは信号線１００
を介して制御記憶１１およびマイクロ命令アドレス一致
検出回路（以下一致検出回路とする）２の比較器２１に
出力される。
スか保持され、該マイクロ命令アドレスは信号線１００
を介して制御記憶１１およびマイクロ命令アドレス一致
検出回路（以下一致検出回路とする）２の比較器２１に
出力される。
制御記憶１１には複数のマイクロ命令語が格納され、制
御記憶アドレスレジスタ１ｏがら供給されるマイクロ命
令アドレスによって指定されるマイクロ命令を信号線１
０１．１０２を介して出力する。
御記憶アドレスレジスタ１ｏがら供給されるマイクロ命
令アドレスによって指定されるマイクロ命令を信号線１
０１．１０２を介して出力する。
このマイクロ命令内の次に実行すべきマイクロ命令のア
ドレスは信号線１０１を介して制御記憶アドレスレジス
タ１０に送出され、このマイクロ命令内の制御フィール
ド部は信号線１０２を介して制御レジスタ１２に送出さ
れる。
ドレスは信号線１０１を介して制御記憶アドレスレジス
タ１０に送出され、このマイクロ命令内の制御フィール
ド部は信号線１０２を介して制御レジスタ１２に送出さ
れる。
制御レジスタ１２は制御記憶１１からのマイクロ命令の
制御フィールド部を保持し、この制御フィールド部の制
御信号を図示せぬ演算部等に信号線１０３を介して出力
し、この制御信号により演算部等の制御が行われる。
制御フィールド部を保持し、この制御フィールド部の制
御信号を図示せぬ演算部等に信号線１０３を介して出力
し、この制御信号により演算部等の制御が行われる。
一致検出回路２はマイクロ命令アドレス比較レジスタ（
以下比較レジスタとする）２０と比較器２１とからなる
。
以下比較レジスタとする）２０と比較器２１とからなる
。
比較レジスタ２０には制御記憶アドレスレジスタ１０か
らのマイクロ命令アドレスと比較するためのマイクロ命
令アドレスか予め保持されており、該マイクロ命令アド
レスを信号線１０４を介して比較器２１に送出する。
らのマイクロ命令アドレスと比較するためのマイクロ命
令アドレスか予め保持されており、該マイクロ命令アド
レスを信号線１０４を介して比較器２１に送出する。
比較器２１は信号線１００を介して入力される制御記憶
アドレスレジスタ１０からのマイクロ命令アドレスと、
信号線１０４を介して入力される比較レジスタ２０から
のマイクロ命令アドレスとを比較し、それらマイクロ命
令アドレスが一致したときに信号線１０５を介して一致
検出信号をカウンタ３のカウントレジスタ３０に出力す
る。
アドレスレジスタ１０からのマイクロ命令アドレスと、
信号線１０４を介して入力される比較レジスタ２０から
のマイクロ命令アドレスとを比較し、それらマイクロ命
令アドレスが一致したときに信号線１０５を介して一致
検出信号をカウンタ３のカウントレジスタ３０に出力す
る。
カウンタ３はカウントレジスタ３０と減算器３１とから
なる。
なる。
カウントレジスタ３０には予め設定されたカウント値が
保持されており、該カウント値は一致検出信号２の比較
器２１から一致検出信号が出力される毎に信号線１０６
を介して減算器３１および擬似障害発生回路４のゼロ検
出器４０に出力される。
保持されており、該カウント値は一致検出信号２の比較
器２１から一致検出信号が出力される毎に信号線１０６
を介して減算器３１および擬似障害発生回路４のゼロ検
出器４０に出力される。
減算器３１は信号線１０６を介して入力されるカウント
レジスタ３０からのカウント値から［ＩＪを減算し、そ
の減算結果を信号線１０７を介してカウントレジスタ３
０に送出する。
レジスタ３０からのカウント値から［ＩＪを減算し、そ
の減算結果を信号線１０７を介してカウントレジスタ３
０に送出する。
すなわち、カウントレジスタ３０に保持されたカウント
値は、一致検出回路２の比較器２１から一致検出信号が
出力される毎に、減算器３１により「１」ずつ減算され
ていく。
値は、一致検出回路２の比較器２１から一致検出信号が
出力される毎に、減算器３１により「１」ずつ減算され
ていく。
擬似障害発生回路４はゼロ検出器４０によって構成され
、ゼロ検出器４０はカウントレジスタ３０からのカウン
ト値が「０」か否かを検出する。
、ゼロ検出器４０はカウントレジスタ３０からのカウン
ト値が「０」か否かを検出する。
ゼロ検出器４０においてカウントレジスタ３０からのカ
ウント値が「０」であることが検出されると、ゼロ検出
器４０は信号線１０８を介して擬似エラー信号を出力す
る。この擬似エラー信号はパリティエラーなどのハード
ウェア障害と同等に扱われる。
ウント値が「０」であることが検出されると、ゼロ検出
器４０は信号線１０８を介して擬似エラー信号を出力す
る。この擬似エラー信号はパリティエラーなどのハード
ウェア障害と同等に扱われる。
このように、制御記憶１１から読出されて実行されるマ
イクロ命令のアドレスと、比較レジスタ２０に予め設定
されたマイクロ命令アドレスとの一致かカウントレジス
タ３０に予め設定された回数だけ検出されたときに、擬
似障害発生回路４から擬似エラー信号を発生するように
することによって、比較レジスタ２０およびカウントレ
ジスタ３０に予め設定する値を変更することで、色々な
障害発生タイミングを作り出すことができ、特定のタイ
ミング、すなわち擬似障害発生命令の実行時以外に擬似
的な障害を発生させることができる。
イクロ命令のアドレスと、比較レジスタ２０に予め設定
されたマイクロ命令アドレスとの一致かカウントレジス
タ３０に予め設定された回数だけ検出されたときに、擬
似障害発生回路４から擬似エラー信号を発生するように
することによって、比較レジスタ２０およびカウントレ
ジスタ３０に予め設定する値を変更することで、色々な
障害発生タイミングを作り出すことができ、特定のタイ
ミング、すなわち擬似障害発生命令の実行時以外に擬似
的な障害を発生させることができる。
発明の詳細
な説明したように本発明によれば、予め定められなマイ
クロ命令が予め定められた所定回数実行されたときに擬
似エラー信号を発生するようにすることによって、特定
のタイミング以外に擬似的な障害を発生させることがで
きるという効果がある。
クロ命令が予め定められた所定回数実行されたときに擬
似エラー信号を発生するようにすることによって、特定
のタイミング以外に擬似的な障害を発生させることがで
きるという効果がある。
第１図は本発明の一実施例の構成を示すブロツり図であ
る。 主要部分の符号の説明 １０・・・・・・制御記憶アドレスレジスタ２０・・・
・・・マイクロ命令アドレス比較レジスタ２１・・・・
・・比較器 ３０・・・・・・カウントレジスタ ３１・・・・・・減算器 ４０・・・・・・ゼロ検出器
る。 主要部分の符号の説明 １０・・・・・・制御記憶アドレスレジスタ２０・・・
・・・マイクロ命令アドレス比較レジスタ２１・・・・
・・比較器 ３０・・・・・・カウントレジスタ ３１・・・・・・減算器 ４０・・・・・・ゼロ検出器
Claims (1)
- （１）予め定められたマイクロ命令が予め定められた所
定回数実行されたとき、擬似エラー信号を発生する発生
手段を含むことを特徴とするマイクロプログラム制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1016852A JPH02196345A (ja) | 1989-01-26 | 1989-01-26 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1016852A JPH02196345A (ja) | 1989-01-26 | 1989-01-26 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02196345A true JPH02196345A (ja) | 1990-08-02 |
Family
ID=11927746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1016852A Pending JPH02196345A (ja) | 1989-01-26 | 1989-01-26 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02196345A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10275330B2 (en) | 2015-11-06 | 2019-04-30 | Fujitsu Limited | Computer readable non-transitory recording medium storing pseudo failure generation program, generation method, and generation apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53117348A (en) * | 1977-03-23 | 1978-10-13 | Nec Corp | Generating equipment for spurious intermittent error detection code |
| JPS6260035A (ja) * | 1985-09-10 | 1987-03-16 | Nec Corp | 擬似障害発生方式 |
-
1989
- 1989-01-26 JP JP1016852A patent/JPH02196345A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53117348A (en) * | 1977-03-23 | 1978-10-13 | Nec Corp | Generating equipment for spurious intermittent error detection code |
| JPS6260035A (ja) * | 1985-09-10 | 1987-03-16 | Nec Corp | 擬似障害発生方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10275330B2 (en) | 2015-11-06 | 2019-04-30 | Fujitsu Limited | Computer readable non-transitory recording medium storing pseudo failure generation program, generation method, and generation apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07129426A (ja) | 障害処理方式 | |
| JPH02196345A (ja) | マイクロプログラム制御装置 | |
| JPS6260035A (ja) | 擬似障害発生方式 | |
| JPS6051744B2 (ja) | 擬似障害発生方式 | |
| JPS5935244A (ja) | 擬似障害発生装置 | |
| JPH04138532A (ja) | 暴走検出回路 | |
| JP2978900B1 (ja) | 擬似障害発生方法および擬似障害発生方式 | |
| JPH01231134A (ja) | 情報処理装置の擬似障害発生方式 | |
| JPS60239839A (ja) | 擬似障害発生装置 | |
| JPS6282439A (ja) | 擬似障害発生方式 | |
| JPH0561712A (ja) | 擬似障害テスト方式 | |
| JP2658342B2 (ja) | データ処理装置 | |
| JPH11191080A (ja) | メモリ試験装置 | |
| KR960012981B1 (ko) | 전송시스템의 장애 발생/해제 실시간 처리회로 | |
| JPH07253906A (ja) | 擬似障害発生回路 | |
| JPH05204680A (ja) | 情報処理装置の誤動作防止方式 | |
| JP2638319B2 (ja) | 入出力インタフェース試験装置 | |
| JPH1011308A (ja) | 情報処理装置 | |
| JPH02113345A (ja) | 擬障発生方式 | |
| JPS6161427B2 (ja) | ||
| JPH0535611A (ja) | 情報処理装置 | |
| JPH04149745A (ja) | 情報処理装置 | |
| JPS61237139A (ja) | 情報処理装置の誤動作検出方式 | |
| JPS60239840A (ja) | 擬似障害発生装置 | |
| JPH06131209A (ja) | 擬似エラー発生方式 |