JP2638319B2 - 入出力インタフェース試験装置 - Google Patents
入出力インタフェース試験装置Info
- Publication number
- JP2638319B2 JP2638319B2 JP3033785A JP3378591A JP2638319B2 JP 2638319 B2 JP2638319 B2 JP 2638319B2 JP 3033785 A JP3033785 A JP 3033785A JP 3378591 A JP3378591 A JP 3378591A JP 2638319 B2 JP2638319 B2 JP 2638319B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- signal
- output device
- interface circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は入出力インタフェース試
験装置に関し、特にインタフェース回路のエラー発生及
び擬似的障害発生による試験を行う入出力インタフェー
ス試験装置に関する。
験装置に関し、特にインタフェース回路のエラー発生及
び擬似的障害発生による試験を行う入出力インタフェー
ス試験装置に関する。
【０００２】
【従来の技術】従来この種のインタフェース回路におけ
るエラー発生、特にパリティエラー及び信号の遅れによ
るデータ誤り等の検出回路の試験方法としては、入出力
制御装置のマイクロプログラムを一時的に改造して不正
データを発生させたり、回路的に特定の信号線を電源又
はグランドに接続して、不正動作を発生させるような細
工を行なっていた。
るエラー発生、特にパリティエラー及び信号の遅れによ
るデータ誤り等の検出回路の試験方法としては、入出力
制御装置のマイクロプログラムを一時的に改造して不正
データを発生させたり、回路的に特定の信号線を電源又
はグランドに接続して、不正動作を発生させるような細
工を行なっていた。
【０００３】
【発明が解決しようとする課題】この従来のエラー発生
方式による試験では、マイクロプログラムを変更したり
ハードウェア回路を変更する等、入出力制御装置に手を
加える必要があり、製造する全ての入出力制御装置に対
して、このような方法でテストすることは困難であっ
た。また、マイクロプログラムにこのようなエラー発生
機能を備えていると、万が一動作中にこのエラー発生プ
ログラムが誤動作して働くと、システムに与える影響が
大きく危険を伴っていた。
方式による試験では、マイクロプログラムを変更したり
ハードウェア回路を変更する等、入出力制御装置に手を
加える必要があり、製造する全ての入出力制御装置に対
して、このような方法でテストすることは困難であっ
た。また、マイクロプログラムにこのようなエラー発生
機能を備えていると、万が一動作中にこのエラー発生プ
ログラムが誤動作して働くと、システムに与える影響が
大きく危険を伴っていた。
【０００４】
【課題を解決するための手段】本発明の入出力インタフ
ェース試験装置は、入出力制御装置と接続される第１の
インタフェース回路および入出力装置と接続される第２
のインタフェース回路を備え、前記入出力装置から入力
された信号条件を解読する解読手段と、前記解読手段の
解読の結果により指定された信号線の信号が反転および
遅延すると共に、あらかじめ規定された回数だけ間欠的
に前記入出力装置に送出する処理手段を備えて構成され
る。
ェース試験装置は、入出力制御装置と接続される第１の
インタフェース回路および入出力装置と接続される第２
のインタフェース回路を備え、前記入出力装置から入力
された信号条件を解読する解読手段と、前記解読手段の
解読の結果により指定された信号線の信号が反転および
遅延すると共に、あらかじめ規定された回数だけ間欠的
に前記入出力装置に送出する処理手段を備えて構成され
る。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の第１の実施例の構成を示す
ブロック図である。
ブロック図である。
【０００７】入出力制御装置１と入出力装置３とは、入
出力インタフェース試験装置２Ａを介して接続されてい
る。また、入出力インタフェース試験装置２Ａは、入出
力制御装置１とのインタフェース回路１１と、解読手段
１２と、反転手段１３と、入出力装置３とのインタフェ
ース回路１４とから構成されている。入出力制御装置１
からの信号はインタフェース回路１１で受信され、解読
手段１２で信号条件を解読すると、特定の信号のみ反転
手段１３を介して信号を反転させて、インタフェース回
路１４に送られる。インタフェース回路１４に送られた
信号は入出力装置３に送られることになる。従って例え
ば入出力制御装置１から入出力装置３にデータを出力す
る動作において、故意にパリティエラーを発生させて、
入出力装置３がそのエラーの検出を正しく行えるかどう
かの試験を行う場合、前記反転手段１３によってデータ
の１ビットのみを反転させることでパリティエラーを起
こすことができるため、入出力装置３の動作試験が可能
となる。
出力インタフェース試験装置２Ａを介して接続されてい
る。また、入出力インタフェース試験装置２Ａは、入出
力制御装置１とのインタフェース回路１１と、解読手段
１２と、反転手段１３と、入出力装置３とのインタフェ
ース回路１４とから構成されている。入出力制御装置１
からの信号はインタフェース回路１１で受信され、解読
手段１２で信号条件を解読すると、特定の信号のみ反転
手段１３を介して信号を反転させて、インタフェース回
路１４に送られる。インタフェース回路１４に送られた
信号は入出力装置３に送られることになる。従って例え
ば入出力制御装置１から入出力装置３にデータを出力す
る動作において、故意にパリティエラーを発生させて、
入出力装置３がそのエラーの検出を正しく行えるかどう
かの試験を行う場合、前記反転手段１３によってデータ
の１ビットのみを反転させることでパリティエラーを起
こすことができるため、入出力装置３の動作試験が可能
となる。
【０００８】第２図は本発明の請求範囲２の一実施例の
ブロック図である。
ブロック図である。
【０００９】入出力インタフェース試験装置２Ｂは、入
出力制御装置１とのインタフェース回路２１と、解読手
段２２と、遅延手段２３と、入出力装置３とのインタフ
ェース回路２４とから構成されている。遅延手段２３は
実施例に示す第１図の反転手段１３と異なり、解読手段
２２で信号条件を解読すると、特定の信号のみ遅延手段
２３を介して信号を遅延させて、インタフェース回路２
４に送られる。インタフェース回路２４に送られた信号
は、入出力装置３に送られることになる。従って、例え
ば、入出力装置１から入出力装置３にデータを出力する
動作において、故意にデータの出力タイミングを遅らせ
ることにより、入出力装置３の、データ信号の遅れによ
るタイミングマージンの確認試験を行うことが可能とな
る。
出力制御装置１とのインタフェース回路２１と、解読手
段２２と、遅延手段２３と、入出力装置３とのインタフ
ェース回路２４とから構成されている。遅延手段２３は
実施例に示す第１図の反転手段１３と異なり、解読手段
２２で信号条件を解読すると、特定の信号のみ遅延手段
２３を介して信号を遅延させて、インタフェース回路２
４に送られる。インタフェース回路２４に送られた信号
は、入出力装置３に送られることになる。従って、例え
ば、入出力装置１から入出力装置３にデータを出力する
動作において、故意にデータの出力タイミングを遅らせ
ることにより、入出力装置３の、データ信号の遅れによ
るタイミングマージンの確認試験を行うことが可能とな
る。
【００１０】図３は本発明の第３の一実施例の構成を示
すブロック図である。
すブロック図である。
【００１１】入出力インタフェース試験装置２は、入出
力制御装置１とのインタフェース回路３１、解読手段３
２、反転遅延手段３３、カウンタ回路３４、入出力装置
３とのインタフェース回路３５より構成されている。反
転遅延手段３３は実施例に示す第１図の反転手段１３及
び第２図の遅延手段２３を備えたもので、この反転遅延
手段３３を規定回数だけ動作させるカウンタ回路３４の
指示により特定信号を規定回数だけ反転又は遅延させて
入出力装置３に信号を送出し、入出力装置３のエラー検
出機能の試験及びマージン試験を行うことができる。ま
たカウンタ回路３４にて規定回数を超えた場合は信号状
態が正常になるため、それ以降は入出力制御装置１と入
出力装置３とは通常の動作となり、入出力動作中のエラ
ー検出及びエラー検出後のこリトライ機能の確認試験が
可能である。
力制御装置１とのインタフェース回路３１、解読手段３
２、反転遅延手段３３、カウンタ回路３４、入出力装置
３とのインタフェース回路３５より構成されている。反
転遅延手段３３は実施例に示す第１図の反転手段１３及
び第２図の遅延手段２３を備えたもので、この反転遅延
手段３３を規定回数だけ動作させるカウンタ回路３４の
指示により特定信号を規定回数だけ反転又は遅延させて
入出力装置３に信号を送出し、入出力装置３のエラー検
出機能の試験及びマージン試験を行うことができる。ま
たカウンタ回路３４にて規定回数を超えた場合は信号状
態が正常になるため、それ以降は入出力制御装置１と入
出力装置３とは通常の動作となり、入出力動作中のエラ
ー検出及びエラー検出後のこリトライ機能の確認試験が
可能である。
【００１２】
【発明の効果】以上説明したように本発明による入出力
インタフェース試験装置は、入出力制御装置と入出力装
置との間に接続するインタフェース信号に対してエラー
を発生させる機能を有しており、入出力制御装置と入出
力装置間のインタフェースのエラー検出回路の確認及び
リカバリー動作の確認が容易にできるという効果を有す
る。
インタフェース試験装置は、入出力制御装置と入出力装
置との間に接続するインタフェース信号に対してエラー
を発生させる機能を有しており、入出力制御装置と入出
力装置間のインタフェースのエラー検出回路の確認及び
リカバリー動作の確認が容易にできるという効果を有す
る。
【図１】本発明の第１の実施例の構成を示すブロック
図。
図。
【図２】本発明の第２の実施例の構成を示すブロック
図。
図。
【図３】本発明の第３の実施例の構成を示すブロック
図。
図。
１ 入出力制御装置 ２Ａ，２Ｂ，２Ｃ 入出力インタフェース試験装置 ３ 入出力装置 １１，１４ インタフェース回路 １２，２２，３２ 解読手段 １３ 反転手段 ２１，２４，３１，３５ インタフェース回路 ２３ 遅延手段 ３３ 反転遅延手段 ３４ カウンタ回路
Claims (1)
- 【請求項１】 入出力制御装置と接続される第１のイン
タフェース回路および入出力装置と接続される第２のイ
ンタフェース回路を備え、前記入出力装置から入力され
た信号条件を解読する解読手段と、前記解読手段の解読
の結果により指定された信号線の信号が反転および遅延
すると共に、あらかじめ規定された回数だけ間欠的に前
記入出力装置に送出する処理手段を備えて成ることを特
徴とする入出力インタフェース試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3033785A JP2638319B2 (ja) | 1991-02-28 | 1991-02-28 | 入出力インタフェース試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3033785A JP2638319B2 (ja) | 1991-02-28 | 1991-02-28 | 入出力インタフェース試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273350A JPH04273350A (ja) | 1992-09-29 |
| JP2638319B2 true JP2638319B2 (ja) | 1997-08-06 |
Family
ID=12396126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3033785A Expired - Fee Related JP2638319B2 (ja) | 1991-02-28 | 1991-02-28 | 入出力インタフェース試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638319B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0261740A (ja) * | 1988-08-29 | 1990-03-01 | Fujitsu Ltd | チャネル装置 |
| JPH0264745A (ja) * | 1988-08-30 | 1990-03-05 | Nec Corp | インターフェース制御装置 |
-
1991
- 1991-02-28 JP JP3033785A patent/JP2638319B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04273350A (ja) | 1992-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07129426A (ja) | 障害処理方式 | |
| JP2638319B2 (ja) | 入出力インタフェース試験装置 | |
| KR100330575B1 (ko) | 반도체메모리소자의리드/라이트데이터에러검증장치및방법 | |
| JPH0415834A (ja) | コンピュータの試験方式 | |
| JPS5987560A (ja) | 擬似エラ−発生方式 | |
| JP2596356B2 (ja) | 疑似障害発生装置 | |
| JPH0434180B2 (ja) | ||
| JP2578186B2 (ja) | 故障検出回路の診断方式 | |
| JPH01231134A (ja) | 情報処理装置の擬似障害発生方式 | |
| JPS6161427B2 (ja) | ||
| JPH0667755A (ja) | 回路基板挿抜検出方式 | |
| JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
| JPS63140342A (ja) | エラ−検出回路の試験方式 | |
| JPH0253143A (ja) | 擬似障害発生システム | |
| JPH0488436A (ja) | 疑似障害制御方式 | |
| JP2605440B2 (ja) | データ処理装置 | |
| JP3068545B2 (ja) | 情報処理装置およびそのリトライ制御方法とその方法を実行するためのプログラムを記録した記録媒体 | |
| JPH08320806A (ja) | ディジタルｉｃの障害自動検出システム | |
| JPH1050004A (ja) | 磁気ディスク制御装置 | |
| JPH04340816A (ja) | 冗長検査装置 | |
| JPH04109340A (ja) | 擬似障害発生回路 | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JPH01158525A (ja) | プリンタ制御装置 | |
| JPH03262047A (ja) | 擬障発生方式 | |
| JPS61131128A (ja) | 自己診断方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970318 |
|
| LAPS | Cancellation because of no payment of annual fees |