JPH03262047A - 擬障発生方式 - Google Patents
擬障発生方式Info
- Publication number
- JPH03262047A JPH03262047A JP2061389A JP6138990A JPH03262047A JP H03262047 A JPH03262047 A JP H03262047A JP 2061389 A JP2061389 A JP 2061389A JP 6138990 A JP6138990 A JP 6138990A JP H03262047 A JPH03262047 A JP H03262047A
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- pseudo
- failure
- signal
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 11
- 230000010365 information processing Effects 0.000 claims description 4
- 238000011084 recovery Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000012360 testing method Methods 0.000 abstract description 7
- 230000004913 activation Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置における擬障発生方式に関する。
擬障とは擬似障害の略語であり、ハードウェア障害が発
生した場合に、ファームウェアからソフトウェアへの報
告およびファームウェア、ソフトウェアによる回復処理
が正しく行われることを確認するために人為的に発生さ
せるハードウェア障害をいう。
生した場合に、ファームウェアからソフトウェアへの報
告およびファームウェア、ソフトウェアによる回復処理
が正しく行われることを確認するために人為的に発生さ
せるハードウェア障害をいう。
情報処理装置においては、障害が発生した場合にエラー
処理機能が正常に働かなければ、システム・ダウン等の
致命的事態になりがねないために、エラー処理機能の試
験は極めて重要である。
処理機能が正常に働かなければ、システム・ダウン等の
致命的事態になりがねないために、エラー処理機能の試
験は極めて重要である。
しかし、障害が発生した場合のエラー処理が正常に動作
するかどうかを確認することは、エラー処理機能が実際
に障害が発生した場合にしか働かないために、通常動作
における試験法では困難である。
するかどうかを確認することは、エラー処理機能が実際
に障害が発生した場合にしか働かないために、通常動作
における試験法では困難である。
従来、擬障発生方式としては以下のようなものがある。
ひとつは、ファームウェア命令の指示によってバス上の
データをレジスタにロードし、そのパリティ・ビットを
強制的に反転させてから再びバス上にデータを出すこと
によって擬障を起こす。
データをレジスタにロードし、そのパリティ・ビットを
強制的に反転させてから再びバス上にデータを出すこと
によって擬障を起こす。
また、ＦＣＣによって１ビツトエラーの訂正および２と
ットエラーの検出を行うようなハードウェアにおいて、
１ビツトエラーの訂正が行われたことを示すフリップ・
フロップを、ソフトウェア命令あるいはファームウェア
命令によって強制的にセットすることによって擬障を起
こすことができる。
ットエラーの検出を行うようなハードウェアにおいて、
１ビツトエラーの訂正が行われたことを示すフリップ・
フロップを、ソフトウェア命令あるいはファームウェア
命令によって強制的にセットすることによって擬障を起
こすことができる。
また、マイクロ・プログラムのサブルーチン・コールに
おける戻りアドレスを保持するために設けられなファー
ムウェアのスタックにおいて、強制的にアンダーフロー
やオーバーフローを起こすことによって擬障を起こすこ
とができる。
おける戻りアドレスを保持するために設けられなファー
ムウェアのスタックにおいて、強制的にアンダーフロー
やオーバーフローを起こすことによって擬障を起こすこ
とができる。
また、装置の任意の配線を人手で短絡あるいは切断する
ことによって、ハードウェアの動作クロックとは非同期
なタイミングにおいて擬障を起こくことも一般的に行わ
れる。
ことによって、ハードウェアの動作クロックとは非同期
なタイミングにおいて擬障を起こくことも一般的に行わ
れる。
上述したように、従来の擬障発生方式のうちソフトウェ
ア命令あるいはハードウェア命令によって擬障を起こす
手段は、ハードウェアの動作クロック、と同期した特定
のタイミングにおいてしか擬障を起こすことができない
。実際のハードウェア障害というのはランダムなタイミ
ングで起こりうるものであり、ソフトウェア命令あるい
はハードウェア命令によって擬障を起こす方式では現実
的な状況下での試験が困難である。
ア命令あるいはハードウェア命令によって擬障を起こす
手段は、ハードウェアの動作クロック、と同期した特定
のタイミングにおいてしか擬障を起こすことができない
。実際のハードウェア障害というのはランダムなタイミ
ングで起こりうるものであり、ソフトウェア命令あるい
はハードウェア命令によって擬障を起こす方式では現実
的な状況下での試験が困難である。
また、装置の任意の配線を人手で短終あるいは切断する
ことによって擬障を起こすやり方は、ランダムなタイミ
ングでの試験が可能となるが、手順が複雑であり、また
間違って電気部品を破壊するなどの問題がある。
ことによって擬障を起こすやり方は、ランダムなタイミ
ングでの試験が可能となるが、手順が複雑であり、また
間違って電気部品を破壊するなどの問題がある。
本発明の方式は、ハードウェア障害が発生した場合に、
ファームウェアからソフトウェアに報告を行ない、ファ
ームウェアあるいはソフトウェアによる回復処理を行う
情報処理装置における擬障発生方式において、 ファームウェアの実行状態を示す情報を格納するファー
ムウェア実行状態レジスタと、該ファームウェア実行状
態レジスタに格納する情報の各ビットに対応したビット
を有し、ソフトウェア命令あるいはファームウェア命令
によって特定のビットをセットすることが可能な擬障発
生信号保持レジスタと、 前記ファームウェア実行状態レジスタと前記擬障発生信
号保持レジスタの対応するビットによって擬障信号を活
性化する一致手段と、 前記擬障信号が有効になった場合か、または前記ハード
ウェア障害が発生した場合にエラー検出信号を発生する
ようなエラー検出手段を有することを特徴とする。
ファームウェアからソフトウェアに報告を行ない、ファ
ームウェアあるいはソフトウェアによる回復処理を行う
情報処理装置における擬障発生方式において、 ファームウェアの実行状態を示す情報を格納するファー
ムウェア実行状態レジスタと、該ファームウェア実行状
態レジスタに格納する情報の各ビットに対応したビット
を有し、ソフトウェア命令あるいはファームウェア命令
によって特定のビットをセットすることが可能な擬障発
生信号保持レジスタと、 前記ファームウェア実行状態レジスタと前記擬障発生信
号保持レジスタの対応するビットによって擬障信号を活
性化する一致手段と、 前記擬障信号が有効になった場合か、または前記ハード
ウェア障害が発生した場合にエラー検出信号を発生する
ようなエラー検出手段を有することを特徴とする。
第１図に本発明の一実施例を示す。
第１図を参照すると、本実施例はファームウェアの実行
状態を示すファームウェア実行状態レジスタ１、擬障信
号発生を指示するための擬障発生信号保持レジスタ２、
ＡＮＤゲート３１〜３ｎ、エラー検出回路４１〜４ｎ、
エラー検出回路４１〜４ｎ中に設けられたＯＲゲート４
１１〜４１ｎ、ハードウェア障害検出回路４２１〜４２
ｎから構成される。
状態を示すファームウェア実行状態レジスタ１、擬障信
号発生を指示するための擬障発生信号保持レジスタ２、
ＡＮＤゲート３１〜３ｎ、エラー検出回路４１〜４ｎ、
エラー検出回路４１〜４ｎ中に設けられたＯＲゲート４
１１〜４１ｎ、ハードウェア障害検出回路４２１〜４２
ｎから構成される。
ファームウェア実行状態レジスタ１の各ビットの出力（
ファームウェア実行状態信号２０１〜２０ｎ）と、それ
に対応した擬障発生信号保持レジスタ２の各ビットの出
力（擬障発生信号３０１〜３０ｎ）は、ＡＮＤゲート３
１〜３ｎに入力される。
ファームウェア実行状態信号２０１〜２０ｎ）と、それ
に対応した擬障発生信号保持レジスタ２の各ビットの出
力（擬障発生信号３０１〜３０ｎ）は、ＡＮＤゲート３
１〜３ｎに入力される。
ＡＮＤゲート３１〜３ｎの出力（擬障信号４０１〜４０
ｎ）は、エラー検出回路４１〜４ｎ中に設けられたＯＲ
ゲート４１１〜４１ｎの一方の入力となる。ＯＲゲート
４１１〜４１ｎの他方の入力には、ハードウェア障害検
出回路４２１〜４２ｎの出力（ハードウェア障害信号５
０１〜５０ｎ）が接続される。ＯＲゲート４１１〜４１
ｎの出力すなわちエラー検出回路４１〜４ｎの出力（エ
ラー検出信号６０１〜６０ｎ）は、エラー処理機構（図
示せず）へ接続される。
ｎ）は、エラー検出回路４１〜４ｎ中に設けられたＯＲ
ゲート４１１〜４１ｎの一方の入力となる。ＯＲゲート
４１１〜４１ｎの他方の入力には、ハードウェア障害検
出回路４２１〜４２ｎの出力（ハードウェア障害信号５
０１〜５０ｎ）が接続される。ＯＲゲート４１１〜４１
ｎの出力すなわちエラー検出回路４１〜４ｎの出力（エ
ラー検出信号６０１〜６０ｎ）は、エラー処理機構（図
示せず）へ接続される。
ファームウェア実行状態レジスタ１は、擬障信号を発生
させるために専用に設けたものではなく、障害処理の制
御や障害解析などの別の目的で設けられたものと兼用で
きる。
させるために専用に設けたものではなく、障害処理の制
御や障害解析などの別の目的で設けられたものと兼用で
きる。
まず、実際にハードウェア障害が発生した場合の動作を
説明する。
説明する。
ハードウェア障害検出回路４２１〜４ｎは、それぞれ異
なった種類のハードウェア障害、例えば、バスのパリテ
ィ・エラーやファームウェアのスタック・アンダーフロ
ー等を検出する。ハードウェア障害検出回路４２１〜４
２ｎのひとつがハードウェア障害を検出すると、ハード
ウェア障害信号５０１〜５０ｎのうちの該当するハード
ウェア障害信号が発生する。
なった種類のハードウェア障害、例えば、バスのパリテ
ィ・エラーやファームウェアのスタック・アンダーフロ
ー等を検出する。ハードウェア障害検出回路４２１〜４
２ｎのひとつがハードウェア障害を検出すると、ハード
ウェア障害信号５０１〜５０ｎのうちの該当するハード
ウェア障害信号が発生する。
ハードウェア障害信号が発生すると、ＯＲゲート４１１
〜４１ｎのうちの該当するＯＲゲートをとおり、エラー
検出信号６０１〜６０ｎのうちの該当するエラー検出信
号が発生する。発生したエラー検出信号によりエラー処
理機構はハードウェア障害の種類を区別し、エラー処理
を開始する。
〜４１ｎのうちの該当するＯＲゲートをとおり、エラー
検出信号６０１〜６０ｎのうちの該当するエラー検出信
号が発生する。発生したエラー検出信号によりエラー処
理機構はハードウェア障害の種類を区別し、エラー処理
を開始する。
いま仮に、ハードウェア障害検出回路４２１がハードウ
ェア障害を検出したとすると、ハードウェア障害信号５
０１が発生し、エラー検出信号６０１が発生する。エラ
ー処理機構は、エラー検出信号６０１に該当するエラー
処理を開始する。
ェア障害を検出したとすると、ハードウェア障害信号５
０１が発生し、エラー検出信号６０１が発生する。エラ
ー処理機構は、エラー検出信号６０１に該当するエラー
処理を開始する。
次に、擬障を起こした場合の動作を説明する。
擬障を指示するソフトウェア命令あるいはファームウェ
ア命令がデコートされて（図示せず）、その擬障命令に
対応する擬障発生指示信号１０１〜Ｉｏｎのひとつが発
生する。発生した擬障発生指示信号は擬障発生信号保持
レジスタ２の該当するビットに入力される。
ア命令がデコートされて（図示せず）、その擬障命令に
対応する擬障発生指示信号１０１〜Ｉｏｎのひとつが発
生する。発生した擬障発生指示信号は擬障発生信号保持
レジスタ２の該当するビットに入力される。
その後、ファームウェアの実行状態によってビット毎に
更新されるファームウェア実行状態レジスタ１の対応す
るビットがセットされると、ＡＮＤゲート３１〜３ｎの
対応するゲートにより擬障信号４０１〜４０ｎのうちの
該当する擬障信号が発生する。
更新されるファームウェア実行状態レジスタ１の対応す
るビットがセットされると、ＡＮＤゲート３１〜３ｎの
対応するゲートにより擬障信号４０１〜４０ｎのうちの
該当する擬障信号が発生する。
擬障信号が発生すると、エラー検出回路４１〜４ｎ中に
設けられたＯＲゲート４１１〜４ｎｌのうちの該当する
ＯＲゲートをとおりエラー検出信号６０１〜６０ｎのう
ちの該当するエラー検出信号が発生する。エラー検出信
号が発生すると、ハードウェアは障害が発生したものと
してエラー処理を開始する。
設けられたＯＲゲート４１１〜４ｎｌのうちの該当する
ＯＲゲートをとおりエラー検出信号６０１〜６０ｎのう
ちの該当するエラー検出信号が発生する。エラー検出信
号が発生すると、ハードウェアは障害が発生したものと
してエラー処理を開始する。
以上のように、ファームウェアの実行状態に対応して発
生させるべき擬障が一意的に決まる。つまり、特定のフ
ァームウェアの実行状態においてセットされるファーム
ウェア実行状態レジスタ１のビット位置によって、エラ
ー検出信号６０１〜６０ｎのどれが発生するかが一意に
決まる。また、このときエラー処理機構からみると、実
際のハードウェア障害と擬障の区別はできず全く同一に
みえることになる。
生させるべき擬障が一意的に決まる。つまり、特定のフ
ァームウェアの実行状態においてセットされるファーム
ウェア実行状態レジスタ１のビット位置によって、エラ
ー検出信号６０１〜６０ｎのどれが発生するかが一意に
決まる。また、このときエラー処理機構からみると、実
際のハードウェア障害と擬障の区別はできず全く同一に
みえることになる。
以上説明したように本発明は、ソフトウェア命令あるい
はファームウェア命令で擬障発生指示信号をあたえた後
、ファームウェアがある状態になったときに擬障を起こ
すことを可能としている。
はファームウェア命令で擬障発生指示信号をあたえた後
、ファームウェアがある状態になったときに擬障を起こ
すことを可能としている。
これによって、ソフトウェア命令の実行間隔に関係のな
いタイミングで擬障が起こり、実際にハードウェア障害
が起こる状況に近い状態においてエラー処理機能の試験
を可能としている。
いタイミングで擬障が起こり、実際にハードウェア障害
が起こる状況に近い状態においてエラー処理機能の試験
を可能としている。
第１図に本発明の一実施例を示す。
１・・・ファームウェア実行状態レジスタ、２・・・擬
障発生信号保持レジスタ、３１〜３ｎ・・・ＡＮＤゲー
ト、４１〜４ｎ・・・エラー検出回路、４１１〜４Ｉｎ
・ ＯＲゲート、４２１〜４２ ｎ−・・ハードウェア
障害検出回路。
障発生信号保持レジスタ、３１〜３ｎ・・・ＡＮＤゲー
ト、４１〜４ｎ・・・エラー検出回路、４１１〜４Ｉｎ
・ ＯＲゲート、４２１〜４２ ｎ−・・ハードウェア
障害検出回路。
Claims (1)
- 【特許請求の範囲】 ハードウェア障害が発生した場合に、ファームウェアか
らソフトウェアに報告を行ない、ファームウェアあるい
はソフトウェアによる回復処理を行う情報処理装置にお
ける擬障発生方式において、 ファームウェアの実行状態を示す情報を格納するファー
ムウェア実行状態レジスタと、 該ファームウェア実行状態レジスタに格納する情報の各
ビットに対応したビットを有し、ソフトウェア命令ある
いはファームウェア命令によって特定のビットをセット
することが可能な擬障発生信号保持レジスタと、 前記ファームウェア実行状態レジスタと前記擬障発生信
号保持レジスタの対応するビットによって擬障信号を活
性化する一致手段と、 前記擬障信号が有効になった場合か、または前記ハード
ウェア障害が発生した場合にエラー検出信号を発生する
ようなエラー検出手段を有することを特徴とする擬障発
生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2061389A JPH03262047A (ja) | 1990-03-12 | 1990-03-12 | 擬障発生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2061389A JPH03262047A (ja) | 1990-03-12 | 1990-03-12 | 擬障発生方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03262047A true JPH03262047A (ja) | 1991-11-21 |
Family
ID=13169763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2061389A Pending JPH03262047A (ja) | 1990-03-12 | 1990-03-12 | 擬障発生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03262047A (ja) |
-
1990
- 1990-03-12 JP JP2061389A patent/JPH03262047A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07129426A (ja) | 障害処理方式 | |
| JPH03262047A (ja) | 擬障発生方式 | |
| JPS5833579B2 (ja) | 情報処理装置 | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JPH0415834A (ja) | コンピュータの試験方式 | |
| JPH03189736A (ja) | 選択回路の障害検出方式 | |
| RU2039372C1 (ru) | Резервированная вычислительная система | |
| JP2638319B2 (ja) | 入出力インタフェース試験装置 | |
| JPH01277951A (ja) | データ転送装置 | |
| JPH0488436A (ja) | 疑似障害制御方式 | |
| JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
| JPH0434180B2 (ja) | ||
| JPS6161427B2 (ja) | ||
| JPH03263236A (ja) | 情報処理装置 | |
| JPS62135946A (ja) | バスチエツク方式 | |
| JPH0198033A (ja) | データ誤り検出回路 | |
| JPS6017545A (ja) | 擬似障害発生方式 | |
| JPH01273450A (ja) | データ誤り検出回路試験方式 | |
| JPH01127980A (ja) | 論理回路パッケージ | |
| JPH0743798B2 (ja) | 自動動作確認試験装置 | |
| JPH01171031A (ja) | 故障検出回路 | |
| JPS62209628A (ja) | プロセサバスにおけるバリテイチエツク回路 | |
| JPS6258344A (ja) | 障害回復装置 | |
| JPH08320806A (ja) | ディジタルｉｃの障害自動検出システム | |
| JPS5983250A (ja) | 情報処理装置 |