JPH01171031A - 故障検出回路 - Google Patents
故障検出回路Info
- Publication number
- JPH01171031A JPH01171031A JP62328309A JP32830987A JPH01171031A JP H01171031 A JPH01171031 A JP H01171031A JP 62328309 A JP62328309 A JP 62328309A JP 32830987 A JP32830987 A JP 32830987A JP H01171031 A JPH01171031 A JP H01171031A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- parity check
- data
- parity
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 14
- 238000007689 inspection Methods 0.000 abstract 7
- 230000010365 information processing Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパリテイビットが付加されたデータの誤りを検
出するパリティ検査回路についての故障の有無を検出す
る故障検出回路に係わり、特にパリティ検査回路の動作
中であっても前記パリティ検査回路の故障を検出できる
故障検出回路に関する。
出するパリティ検査回路についての故障の有無を検出す
る故障検出回路に係わり、特にパリティ検査回路の動作
中であっても前記パリティ検査回路の故障を検出できる
故障検出回路に関する。
この種のパリティ検査回路はパリティビットが付加され
たデータの誤りを検出する回路であり、パリティビット
の付加されたデータを扱う情報処理装置によく使用され
ていることは周知のとおりである。かかるパリティ検査
回路の故障の有無を調べる場合は、あらかじめ準備した
試験装置やテストプログラムにより、パリティ検査回路
に入力するデータについて誤ったパリティを付加し、こ
れをパリティ検査回路に入力する。このような誤ったパ
リティの付加さ□れたデータがパリティ検査回路に入力
された際に、パリティ検査回路からデータの誤りの報告
がなされるかどうかを調べることにより、故障の有無を
判断していた。これにより、パリティ検査回路の故障の
有無が検出できることになる。
たデータの誤りを検出する回路であり、パリティビット
の付加されたデータを扱う情報処理装置によく使用され
ていることは周知のとおりである。かかるパリティ検査
回路の故障の有無を調べる場合は、あらかじめ準備した
試験装置やテストプログラムにより、パリティ検査回路
に入力するデータについて誤ったパリティを付加し、こ
れをパリティ検査回路に入力する。このような誤ったパ
リティの付加さ□れたデータがパリティ検査回路に入力
された際に、パリティ検査回路からデータの誤りの報告
がなされるかどうかを調べることにより、故障の有無を
判断していた。これにより、パリティ検査回路の故障の
有無が検出できることになる。
上述した従来の故障検出方式では、パリティ検査回路を
含む情報処理装置が運用中の場合には、パリティ検査回
路の故障検出ができない。したがって、パリティ検査回
路が故障していても、情報処理装置は、そのまま運用さ
れてしまい、入力データの誤りを発見できないという欠
点がある。
含む情報処理装置が運用中の場合には、パリティ検査回
路の故障検出ができない。したがって、パリティ検査回
路が故障していても、情報処理装置は、そのまま運用さ
れてしまい、入力データの誤りを発見できないという欠
点がある。
本発明は上述した問題点を解決するためになされたもの
で、パリティ検査回路を含む情報処理装置の運用中であ
ってもパリティ検査回路の故障の有無を検出することが
できる故障検出回路を提供することを目的とする。
で、パリティ検査回路を含む情報処理装置の運用中であ
ってもパリティ検査回路の故障の有無を検出することが
できる故障検出回路を提供することを目的とする。
本発明に係る故障検出回路は、パリテイビットが付加さ
れたデータの誤りを検出するパリティ検査回路について
の・故障の有無を検出する故障検出回路において、前記
パリティ検査回路に入力されるデータの１ビットに排他
的論理和回路を介在させてなり、前記排他的論理和回路
の一方の入力端に前記データの１ビットを、その他方の
入力端に検査信号をそれぞれ入力し、前記検査信号を入
力することにより前記したパリティ検査回路の故障の有
無を検出できる構成としたことを特徴とするものである
。
れたデータの誤りを検出するパリティ検査回路について
の・故障の有無を検出する故障検出回路において、前記
パリティ検査回路に入力されるデータの１ビットに排他
的論理和回路を介在させてなり、前記排他的論理和回路
の一方の入力端に前記データの１ビットを、その他方の
入力端に検査信号をそれぞれ入力し、前記検査信号を入
力することにより前記したパリティ検査回路の故障の有
無を検出できる構成としたことを特徴とするものである
。
このように構成された本発明にあっては、パリティ検査
回路の一入力端子にデータの１ビットを入力し、かつそ
の他端に検査信号を入力するように回路構成しており、
前記検査信号の入力によって故障の有無が検出できるよ
うにしたので、情報処理装置の運用中であってもパリテ
ィ検査回路の故障検出ができ、パリティ検査回路の故障
により入力データの誤りが発見できないという事態を回
避できることになる。
回路の一入力端子にデータの１ビットを入力し、かつそ
の他端に検査信号を入力するように回路構成しており、
前記検査信号の入力によって故障の有無が検出できるよ
うにしたので、情報処理装置の運用中であってもパリテ
ィ検査回路の故障検出ができ、パリティ検査回路の故障
により入力データの誤りが発見できないという事態を回
避できることになる。
次に、本発明について図面を参照して詳細に説明する。
第１図が本発明に係る故障検出回路の一実施例を示すブ
ロック図である。
ロック図である。
第１図に示す実施例は次のように構成されている。すな
わち、符号１はパリティ検査回路であり、パリティ検査
回路１は、パリテイビットが付加されたデータ１００の
誤りを検出できる構成となっている。前記パリティ検査
回路１に入力されるデータ１００の１ビットに排他的論
理和回路２を介在させる。これは、パリティ検査回路ｌ
の一入力端に前記排他的論理和回路２の出力端を接続し
、排他的論理和回路２の一方の入力端に前記データ１０
０の１ビットを接続することにより構成される。また、
パリティ検査回路ｌの他方の入力端には、反転回路３を
介して検査信号２００を入力するように構成されている
。検査信号２００をパリティ検査回路１に入力すること
により、パリティ検査回路１から出力されるパリティチ
エツク出力信号３００の情報により、故障の有無を検出
できる回路は、次のように構成されている。これは、検
査信号を反転する反転回路４と、パリティ検査回路１か
らのパリティチエツク出力信号３０口を反転する反転回
路５と、各反転回路４．５からの信号を論理積を論理積
回路７とからなり、論理積回路７の出力を故障検出信号
４００とすることにより得るとともに、検査信号２００
と、パリティ検査回路１の出力であるパリティチエツク
出力信号３００とで論理積をとる論理積回路６からの出
力をデータ誤り信号５００とすることにより得ることが
できる。
わち、符号１はパリティ検査回路であり、パリティ検査
回路１は、パリテイビットが付加されたデータ１００の
誤りを検出できる構成となっている。前記パリティ検査
回路１に入力されるデータ１００の１ビットに排他的論
理和回路２を介在させる。これは、パリティ検査回路ｌ
の一入力端に前記排他的論理和回路２の出力端を接続し
、排他的論理和回路２の一方の入力端に前記データ１０
０の１ビットを接続することにより構成される。また、
パリティ検査回路ｌの他方の入力端には、反転回路３を
介して検査信号２００を入力するように構成されている
。検査信号２００をパリティ検査回路１に入力すること
により、パリティ検査回路１から出力されるパリティチ
エツク出力信号３００の情報により、故障の有無を検出
できる回路は、次のように構成されている。これは、検
査信号を反転する反転回路４と、パリティ検査回路１か
らのパリティチエツク出力信号３０口を反転する反転回
路５と、各反転回路４．５からの信号を論理積を論理積
回路７とからなり、論理積回路７の出力を故障検出信号
４００とすることにより得るとともに、検査信号２００
と、パリティ検査回路１の出力であるパリティチエツク
出力信号３００とで論理積をとる論理積回路６からの出
力をデータ誤り信号５００とすることにより得ることが
できる。
このように構成された実施例の作用を説明する。
パリテイビットが付加されたデータ１００は、パリティ
検査回路１により、データ１００の誤りが検出される。
検査回路１により、データ１００の誤りが検出される。
このとき、前記パリティ検査回路ｌに入力されるデータ
１００の１ビットは、排他的論理和回路２に入力されて
いる。
１００の１ビットは、排他的論理和回路２に入力されて
いる。
ここで、検査をしない場合に、検査信号２００を論理“
１”としておくことにより、排他的論理和回路２から出
力されるデータは、排他的論理和回路２が無いのと同じ
であるから、パリティ検査回路１でデータのパリティの
検査がなされる。したがって、パリティ検査回路ｌから
出力されるデータが有効なら論理“θ″、データが無効
なら論理“１”が出力されるので、このパリティ検査回
路１の出力信号と検査信号２００とを論理積回路６で論
理積をとり、その論理積回路６の出力をデータ誤り信号
５００とする。このデータ誤り信号５００は、論理“０
”がデータ有効、論理“１”がデータ無効である。また
、論理積回路７の出力は、このとき、検査信号２００が
論理“１”で反転回路４の出力が論理“０”となるから
、パリティ検査回路１の出力の値にかかわらず、常に論
理“０”が出力されている。
１”としておくことにより、排他的論理和回路２から出
力されるデータは、排他的論理和回路２が無いのと同じ
であるから、パリティ検査回路１でデータのパリティの
検査がなされる。したがって、パリティ検査回路ｌから
出力されるデータが有効なら論理“θ″、データが無効
なら論理“１”が出力されるので、このパリティ検査回
路１の出力信号と検査信号２００とを論理積回路６で論
理積をとり、その論理積回路６の出力をデータ誤り信号
５００とする。このデータ誤り信号５００は、論理“０
”がデータ有効、論理“１”がデータ無効である。また
、論理積回路７の出力は、このとき、検査信号２００が
論理“１”で反転回路４の出力が論理“０”となるから
、パリティ検査回路１の出力の値にかかわらず、常に論
理“０”が出力されている。
一方、検査をする場合に、検査信号２００を論理“０”
としておくことにより、排他的論理和回路２から出力さ
れるデータは、入力されてくるデータが正しいとすると
、誤ったものとなる。したがって、この誤ったデータを
パリティ検査回路１に入力し、このパリティ検査回路１
により、データのパリティの検査を行わせる。このパリ
ティ検査回路１の出゛力はデータのパリティに誤りがあ
るので、本来パリティ検査回路１が正しく動作している
ものとすれば、そのパリティ検査回路ｌから出力される
パリティチエツク出力信号３００は論理“１”を出力す
ることになる。それゆえに、論理積回路７から出力され
る故障検出信号４００は、論理“０”となり、パリティ
検査回路１が正常に動作していることを示す。このとき
、論理積回路６の出力は、検査信号２００は論理“０”
だからパリティ検査回路１の出力の値にかかわらず、常
に論理“０″が出力されることになる。
としておくことにより、排他的論理和回路２から出力さ
れるデータは、入力されてくるデータが正しいとすると
、誤ったものとなる。したがって、この誤ったデータを
パリティ検査回路１に入力し、このパリティ検査回路１
により、データのパリティの検査を行わせる。このパリ
ティ検査回路１の出゛力はデータのパリティに誤りがあ
るので、本来パリティ検査回路１が正しく動作している
ものとすれば、そのパリティ検査回路ｌから出力される
パリティチエツク出力信号３００は論理“１”を出力す
ることになる。それゆえに、論理積回路７から出力され
る故障検出信号４００は、論理“０”となり、パリティ
検査回路１が正常に動作していることを示す。このとき
、論理積回路６の出力は、検査信号２００は論理“０”
だからパリティ検査回路１の出力の値にかかわらず、常
に論理“０″が出力されることになる。
ところが、パリティ検査回路１が故障していると、この
パリティ検査回路１の出力はデータのパリティに誤りが
あるのにもかかわらず、そのパリティ検査回路１から出
力されるパリティチエツク出力信号３００は論理“０”
を出力することになる。それゆえに、論理積回路７から
出力される故障検出信号４００は、論理“１”となり、
パリティ検査回路ｌが正常に動作していないことを示す
ことになる。このとき、論理積回路６の出力は、検査信
号２００が論理“０”だからパリティ検査回路ｌの出力
の値にかかわらず、常に論理“０”が出力されることに
なる。
パリティ検査回路１の出力はデータのパリティに誤りが
あるのにもかかわらず、そのパリティ検査回路１から出
力されるパリティチエツク出力信号３００は論理“０”
を出力することになる。それゆえに、論理積回路７から
出力される故障検出信号４００は、論理“１”となり、
パリティ検査回路ｌが正常に動作していないことを示す
ことになる。このとき、論理積回路６の出力は、検査信
号２００が論理“０”だからパリティ検査回路ｌの出力
の値にかかわらず、常に論理“０”が出力されることに
なる。
以上説明したように本発明によれば、パリティ検査回路
の一入力端子にデータの１ビットを入力し、かつその他
端に検査信号を入力するように回路構成しており、前記
検査信号の入力によって故障の有無が検出できるように
したので、情報処理装置の運用中であってもパリティ検
査回路の故障検出ができ、パリティ検査回路の故障によ
り入力データの誤りが発見できないという事態を回避で
きることになるという効果がある。
の一入力端子にデータの１ビットを入力し、かつその他
端に検査信号を入力するように回路構成しており、前記
検査信号の入力によって故障の有無が検出できるように
したので、情報処理装置の運用中であってもパリティ検
査回路の故障検出ができ、パリティ検査回路の故障によ
り入力データの誤りが発見できないという事態を回避で
きることになるという効果がある。
第１図は本発明の実施例を示すブロック図である。
１・・・・・・パリティ検査回路、
２・・・・・・排他的論理和回路、
１００・・・・・・入力データ、
２００・・・・・・検査信号、
３００・・・・・・パリティチエツク出力信号、４００
・・・・・・故障検出信号。
・・・・・・故障検出信号。
Claims (1)
- パリテイビットが付加されたデータの誤りを検出するパ
リテイ検査回路についての故障の有無を検出する故障検
出回路において、前記パリテイ検査回路に入力されるデ
ータの１ビットに排他的論理和回路を介在させてなり、
前記排他的論理和回路の一方の入力端に前記データの１
ビットを、その他方の入力端に検査信号をそれぞれ入力
し、前記検査信号を入力することにより前記パリテイ検
査回路の故障の有無を検出できる構成としたことを特徴
とする故障検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62328309A JPH01171031A (ja) | 1987-12-26 | 1987-12-26 | 故障検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62328309A JPH01171031A (ja) | 1987-12-26 | 1987-12-26 | 故障検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01171031A true JPH01171031A (ja) | 1989-07-06 |
Family
ID=18208791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62328309A Pending JPH01171031A (ja) | 1987-12-26 | 1987-12-26 | 故障検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01171031A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0675797A (ja) * | 1985-08-12 | 1994-03-18 | British Gas Plc | パリティチェック回路 |
-
1987
- 1987-12-26 JP JP62328309A patent/JPH01171031A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0675797A (ja) * | 1985-08-12 | 1994-03-18 | British Gas Plc | パリティチェック回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01171031A (ja) | 故障検出回路 | |
| JPS6227831A (ja) | 演算器チエツク回路 | |
| JPS6037934B2 (ja) | 記憶装置の診断方式 | |
| JPH01273450A (ja) | データ誤り検出回路試験方式 | |
| JP2559531B2 (ja) | 二重化システムのエラーチェック回路 | |
| JPS62226353A (ja) | Ｒａｓ回路付記憶装置 | |
| JPS6029413B2 (ja) | 演算回路のエラ−・チェック方式 | |
| JPS61245069A (ja) | 診断回路 | |
| JPH05108385A (ja) | エラー訂正回路診断方式 | |
| JPH02278343A (ja) | 診断方式 | |
| JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
| JPS6070598A (ja) | 自己診断回路 | |
| JPH0198033A (ja) | データ誤り検出回路 | |
| JPH03189736A (ja) | 選択回路の障害検出方式 | |
| JPS63753A (ja) | メモリエラ−訂正・検出回路の試験方式 | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JPH01277951A (ja) | データ転送装置 | |
| JPH0434180B2 (ja) | ||
| JPS62235649A (ja) | 情報処理装置 | |
| JPH02245939A (ja) | パリティ検査装置 | |
| JPS61202254A (ja) | 記憶装置 | |
| JPS63170747A (ja) | 誤り検出方式 | |
| JPH01109439A (ja) | 誤り検出訂正回路の診断装置 | |
| JPS63231540A (ja) | 擬似障害発生回路 | |
| JPH0466880A (ja) | 障害処理装置 |