JPH0488436A

JPH0488436A - 疑似障害制御方式

Info

Publication number: JPH0488436A
Application number: JP2197184A
Authority: JP
Inventors: Ikuo Yamada; 郁夫山田; Kimi Kimura; 木村　喜見
Original assignee: NEC Corp; NEC Engineering Ltd
Current assignee: NEC Corp; NEC Engineering Ltd
Priority date: 1990-07-25
Filing date: 1990-07-25
Publication date: 1992-03-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は疑似障害制御方式に関し、特に情報処理装置に
疑似障害を発生させて障害処理動作を試験する疑似障害
制御方式に関する。

〔従来の技術〕

コンピュータでは障害が起きてもシステムダウンになら
ないように障害処理が行われるが、その動作が正常に動
作しないとコンピュータの信頼性を失うことにつながる
。その障害処理が期待通りに行われるか否かは、実際に
障害が発生しないと動作が確認できない。そのため、情
報処理装置における回路内に疑似的な固定障害や間欠障
害を発生させることにより、エラー検出回路が正常に動
作し障害処理が期待通り行われ、又オペレータに対して
そのエラーが報告されることを試験する疑似障害制御方
式が実用されている。

情報処理装置内部に障害が発生すると、診断処理装置が
障害処理を行うが、その障害には間欠障害と固定障害の
２種類があり、それぞれ障害処理の方法が異なる。

間欠障害とは、信号が伝播するときに生じたビットの誤
り等を示し、ここではリセットを行うと消えてしまう障
害の事を示す。

固定障害とは、ハードウェアが故障状態に陥った場合を
示し、リセットを行っても消えない障害を示す。

第２図は従来のかかる疑似障害制御方式の一例を示すブ
ロック図である。

Ａレジスタ２．Ｂレジスタ３．Ｃレジスタ４は、それぞ
れレジスタ６、レジスタ７、レジスタ８とリセット条件
が対応している。

疑似障害発生場所指定信号（２ビツト）に“０１”を、
疑似障害有効信号に“１″を、間欠障害設定信号Ｂに“
１”をそれぞれ設定する。

デコーダ１０によってデコード信号１２が有効になり、
パリティ反転回路４２を介してレジスタ７に誤ったパリ
ティが取り込まれる。するとパリティチエツク回路５２
によってパリティエラー６１が有効となる。

パリティエラーが発生すると、パリティエラー６１によ
り診断処理装置１００に障害が報告され、リセット信号
１０２を介してレジスタ７、レジスタ８．Ｂレジスタ３
．Ｃレジスタ４がそれぞれリセットされて、期待通りに
間欠障害の障害処理が終わる事によりシステムが正常で
あることが確認できる。

同様に、疑似障害発生場所指定信号に″Ｏ１”を、疑似
障害有効信号に“１”を、間欠障害設定信号Ｂに“１”
を、固定障害設定信号に“１”をそれぞれ設定すると、
同じくパリティエラーが発生する。パリティエラーが発
生すると、診断処理装置１００によりリセット信号１０
２を介してレジスタ７、レジスタ８．Ｂレジスタ３．Ｃ
レジスタ４がそれぞれリセットされる。しかしＡレジス
タ２はリセットされない為、レジスタ７はリセットされ
ても再びパリティエラーが起きてしまい、固定障害と見
なされ固定障害に対する障害処理が行われ期待通りに終
わるか否かが確認できる。

疑似障害発生場所指定信号（２ビツト）に“０２”を、
疑似障害有効信号に“１”を、間欠障害設定信号Ｂに０
”を、間欠障害設定信号Ｃに“１″をそれぞれ設定する
。

デコーダ１０によってデコード信号１３が有効になり、
パリティ反転回路４３を介してレジスタ８に誤ったパリ
ティが取り込まれる。するとパリティチエツク回路５３
によりパリティエラー６２が有効となる。

パリティエラーが発生すると、パリティエラー６２によ
り診断処理装置１００に障害が報告され、リセット信号
１０３を介してレジスタ８．Ｃレジスタ４がそれぞれリ
セットされて、期待通りに間欠障害の障害処理が終わる
事によりシステムが正常であることが確認できる。

同様に、疑似障害発生場所指定信号に“０２”を、疑似
障害有効信号に“１パを、間欠障害設定信号Ｃに“１”
を、固定障害設定信号に“１”をそれぞれ設定すると、
同じくパリティエラーが発生する。パリティエラーが発
生すると、診断処理装置１００によりリセット信号１０
３を介してレジスタ８．Ｃレジスタ４がそれぞれリセッ
トされる。しかしＡレジスタ２はリセットされない為、
レジスタ８はリセットされても再びパリティエラーが起
きてしまい、固定障害と見なされ固定障害に対する障害
処理が行われ期待通りに終わるか否かが確認できる。

〔発明が解決しようとする課題〕上述した従来の疑似障害制御方式は、疑似障害を起こす
為に、実際にエラーが起きるレジスタ（第２図における
レジスタ６〜８）と同じリセット条件でリセットされる
制御レジスタが必要である、つまり、リセットの種類の
数だけ疑似障害制御レジスタ（第２図におけるＡレジス
タ２．Ｂレジスタ３．Ｃレジスタ４）が必要であった。

〔課題を解決するための手段〕

本発明の疑似障害制御方式は、情報処理装置に疑似障害
を起こす場所を設定する第１の手段と、前記疑似障害を
有効にするか無効にするかを設定する第２の手段と、前
記疑似障害が固定障害であることを設定する第３の手段
と、前記疑似障害が間欠障害であることを設定し前記情
報処理装置に起こした前記疑似障害のそれぞれに対応す
る前記情報処理装置のリセット信号のいずれによっても
リセットされる第４の手段と、ごの第４の手段の設定又
は前記第３の手段の設定のうち少くとも一方の設定と前
記第２の手段の設定とに基づき前記第１の手段に設定し
た場所に前記疑似障害を起こす第５の手段とを備えてい
る。

前記第５の手段は、前記第３及び第４の手段の出力端に
両入力端を接続したＯＲ回路と、このＯＲ回路の出力端
及び前記第２の手段の出力端に両入力端を接続したＡＮ
Ｄ回路と、このＡＮＤ回路の出力に応じて起動し前記第
１の手段に設定した場所のそれぞれに１対１に対応する
デコード信号を発生するデコーダと、前記デコード信号
の入力により起動して前記第１の手段に設定した場所に
入力するデータの値を１ビット反転しパリティ−エラー
を発生するパリティ反転回路とを含んで構成されていて
もよい。

Ｃ実施例〕次に本発明について図面を参照して説明する。

第１図に本発明の一実施例を示す。

１は疑似障害を有効にする■レジスタで、このビットが
“１゛でないと疑似障害は発生しない。

２は疑似固定障害を設定するＡレジスタ２である。

３は疑似間欠障害を設定するＢレジスタ３である。

５は疑似障害を発生させる場所を指定するコードレジス
タである。

１０はコードレジスタ５の値をデコードするデコーダで
ある。

１００はコンピュータの障害処理を一括して実行する診
断処理装置である。

１０１は電源投入時等のシステム全体をリセットするリ
セット信号である。

１．０２はレジスタ７、レジスタ８．Ｂレジスタ３をリ
セットする信号で、リセット信号１０１より狭い範囲を
リセットするリセット信号である。

１０３はレジスタ８．Ｂレジスタ３をリセットする信号
で、リセット信号１０２より狭い範囲をリセットするリ
セット信号である。

疑似障害発生場所指定信号によりコードレジスタ５を“
”　０２　”に設定する。疑似障害有効信号を“１”に
して■レジスタ１を設定する。このままでは、まだＡレ
ジスタ２．Ｂレジスタ３が設定されていない為、疑似ｌ
ｌＩ害は発生しない。間欠障害設定信号によりＢレジス
タ３に“１°°を設定すると、イネーブル信号３３が“
１”になり、コードレジスタ５の値“０２°“がデコー
ダ１０によってデコードされデコード信号１３が有効に
なり、パリティ反転回路４３を介してデータＤ３の値が
１ビット反転され、レジスタ８がエラーになる。

パリティチエツク回路５３．パリティエラー信号６２を
介して、診断処理装置１００にレジスタ８に障害が発生
したことが通知され、診断処理装置１００は、その障害
を救済すべくリセット信号１０３を介してレジスタ８．
Ｂレジスタ３をリセットする。Ｂレジスタ３がリセット
されるため、以降疑似障害は発生しない。これで疑似的
に間欠障害を発生し、障害処理、障害報告の回路が正常
に動作するかが試験できる。

ここで、固定障害設定信号によりＡレジスタ２に°゛１
１パ定し、同様にコードレジスタ５■レジスタ１．Ｂレ
ジスタ３を設定すると、診断処理装置１００は、レジス
タ８に障害が発生したことを認識し、リセット信号１０
３を介してレジスタ８．Ｂレジスタ３をリセットする。

しかし、Ａレジスタ２はリセットされないため、再びレ
ジスタ８に障害が発生する。つまり、リセットしても障
害が消えないので固定障害が発生した事になり、固定障
害に対する障害処理、障害報告の回路が正常に動作する
かが試験できる。

レジスタ６．７に発生する障害の処理の試験も、コード
レジスタ５に設定するコードをレジスタ６．７に対応す
るコードに変更することにより、上述したのと同様に行
なうことができる。

〔発明の効果〕

以上説明したように本発明は、リセット信号の種類、数
に関係なく、全リセット信号でリセットされる１つの疑
似間欠障害制御レジスタにより疑似間欠障害の発生を制
御する事により、リセット信号の種類の数だけの疑似障
害制御レジスタを設ける必要がなくなり、ハードウェア
量が削減できる効果がある。

第２図は従来の疑似障害制御方式の一例を示すブロック
図である。

１・・・■レジスタ、２・・・Ａレジスタ、３・・・Ｂ
レジスタ、５・・・コードレジスタ、６〜８・・・レジ
スタ、１０・・・デコーダ、１１〜１３・・・デコード
信号、２０〜２３・・・ＯＲゲート、３０．３１・・・
ＡＮＤゲート、３３・・・イネーブル信号、４１〜４３
・・・パリティ反転回路、５１〜５３・・・パリティチ
エツク回路、６０〜６２・・・パリティエラー信号、１
００・・・診断処理装置、１０１〜１０３・・・リセッ
ト信号。

Claims

【特許請求の範囲】１、情報処理装置に疑似障害を起こす場所を設定する第
１の手段と、前記疑似障害を有効にするか無効にするか
を設定する第２の手段と、前記疑似障害が固定障害であ
ることを設定する第３の手段と、前記疑似障害が間欠障
害であることを設定し前記情報処理装置に起こした前記
疑似障害のそれぞれに対応する前記情報処理装置のリセ
ット信号のいずれによってもリセットされる第４の手段
と、この第４の手段の設定又は前記第３の手段の設定の
うち少くとも一方の設定と前記第２の手段の設定とに基
づき前記第１の手段に設定した場所に前記疑似障害を起
こす第５の手段とを備えたことを特徴とする疑似障害制
御方式。２、前記第５の手段は、前記第３及び第４の手段の出力
端に両入力端を接続したＯＲ回路と、このＯＲ回路の出
力端及び前記第２の手段の出力端に両入力端を接続した
ＡＮＤ回路と、このＡＮＤ回路の出力に応じて起動し前
記第１の手段に設定した場所のそれぞれに１対１に対応
するデコード信号を発生するデコーダと、前記デコード
信号の入力により起動して前記第１の手段に設定した場
所に入力するデータの値を１ビット反転しパリティーエ
ラーを発生するパリティ反転回路とを含むことを特徴と
する請求項１記載の疑似障害制御方式。