JPS6123240A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS6123240A JPS6123240A JP59143586A JP14358684A JPS6123240A JP S6123240 A JPS6123240 A JP S6123240A JP 59143586 A JP59143586 A JP 59143586A JP 14358684 A JP14358684 A JP 14358684A JP S6123240 A JPS6123240 A JP S6123240A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- microprogram
- register
- contents
- external device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はマイクロプログラムにより制御され、障害検出
機能を有するデータ処理装置ζ二関する。
機能を有するデータ処理装置ζ二関する。
データ処理装置において障害が発生した場合、通常はデ
ータ処理装置内゛に付加された障害検出回路によりその
障害が検出される。この障害検出回路としてはパリティ
チェック回路が多く使用されるが、このパリティチェッ
ク回路をデータ処理装置内ζ二多数付加することにより
障害が検出された場合には直ち（二障害の内容を知るこ
とがモき、その内容をもと１ニして障害箇所の指摘を行
うことが可能である。しかし、すべての障害を上記の障
害検出回路で検出するのは事実上困難であるため障害の
種類書＝よっては上記の障害検出回路で検出されない場
合があり、この場合データ処理装置は誤動作をすること
になる。
ータ処理装置内゛に付加された障害検出回路によりその
障害が検出される。この障害検出回路としてはパリティ
チェック回路が多く使用されるが、このパリティチェッ
ク回路をデータ処理装置内ζ二多数付加することにより
障害が検出された場合には直ち（二障害の内容を知るこ
とがモき、その内容をもと１ニして障害箇所の指摘を行
うことが可能である。しかし、すべての障害を上記の障
害検出回路で検出するのは事実上困難であるため障害の
種類書＝よっては上記の障害検出回路で検出されない場
合があり、この場合データ処理装置は誤動作をすること
になる。
マイクロプログツムにより制御されているデータ処理装
置では上記の誤動作がマイクロプログラムにより検出さ
れる場合がある。しかし従来のこの種のデータ処理装置
では、上記の誤動作が検出された場合にはそちで処理を
停止していたため、障害の内容および障害箇所を知るた
めζ二はデータ処理装置の内部状態をすべて続出して解
析するより他に方法が無く、障害の修復に多くの時間を
要するという欠点があった。
置では上記の誤動作がマイクロプログラムにより検出さ
れる場合がある。しかし従来のこの種のデータ処理装置
では、上記の誤動作が検出された場合にはそちで処理を
停止していたため、障害の内容および障害箇所を知るた
めζ二はデータ処理装置の内部状態をすべて続出して解
析するより他に方法が無く、障害の修復に多くの時間を
要するという欠点があった。
したかつ、て、本発明の目的は、障害が発生した場合（
二障害の内容および障害箇所を直ち（＝知ることがで、
き、迅速な障害の修復を可能としたデータ処理装置を提
供すること（；ある。
二障害の内容および障害箇所を直ち（＝知ることがで、
き、迅速な障害の修復を可能としたデータ処理装置を提
供すること（；ある。
本発明は、マイクロプログラムにより八−ドクエアの障
害が検出された場合にはそ°の障害の内容に対応した所
定の値をレジスタまたはメモリ（二格納し、外部装置か
らその値を読出すよう（二したもので、本発明のデータ
処理装置は、マイクロプログラムを格納する制御記憶装
置と、前記マイクロプログラムにより制御される演算装
置と、該ｉ算装置の内部状態に従って前記マイクロプロ
グラムの分岐を行わせるための手段と、前記マイクロプ
ログラムからの指示（二より外部装置に対して障害の報
告を行うための手段と、処理の過程で前記マイクロプロ
グラムにより処理の続行が不可能な状態が検出された場
合にその状態に対応した所定の値が格納される記憶手段
と、該記憶手段の内容を前記外部装置に読出すための手
段とを有することを特徴とする。
害が検出された場合にはそ°の障害の内容に対応した所
定の値をレジスタまたはメモリ（二格納し、外部装置か
らその値を読出すよう（二したもので、本発明のデータ
処理装置は、マイクロプログラムを格納する制御記憶装
置と、前記マイクロプログラムにより制御される演算装
置と、該ｉ算装置の内部状態に従って前記マイクロプロ
グラムの分岐を行わせるための手段と、前記マイクロプ
ログラムからの指示（二より外部装置に対して障害の報
告を行うための手段と、処理の過程で前記マイクロプロ
グラムにより処理の続行が不可能な状態が検出された場
合にその状態に対応した所定の値が格納される記憶手段
と、該記憶手段の内容を前記外部装置に読出すための手
段とを有することを特徴とする。
以下、図面を参照しながら本発明の詳細な説明する。第
１図は本発明の一実施例に係るデータ処理装置のブロッ
ク図である。
１図は本発明の一実施例に係るデータ処理装置のブロッ
ク図である。
本実施例のデータ処理装置は、制御記憶１、マイクロ命
令レジスタ２、マイクロアドレス生成回路６、演算ユニ
ット４と割込要求フラグ５と割込要因レジスタ６からな
る演算装置７、エラー表示フラグ８、およびエラーコー
ドレジスタ９から構成されている。
令レジスタ２、マイクロアドレス生成回路６、演算ユニ
ット４と割込要求フラグ５と割込要因レジスタ６からな
る演算装置７、エラー表示フラグ８、およびエラーコー
ドレジスタ９から構成されている。
制御記憶１にはマイクロプログラムが格納されており、
毎タロツク（マシンサイクル）その内容（マイクロ命令
）がマイクロ命令レジスタ２に続出される。マイクロ命
令レジスタ２（二続出されたマイクロ命令は、マイクロ
プログラムの分岐制御を行うブランチ制御フィールド（
ＢＣＦ）、演算装置７の動作を制御する演算制御フィー
ルド（ＥＸＣＦ）、エラー表示フラグ８のセットを行う
エラー制御フィールド（ＥＲＦ）、エラーコードレジス
タ９にセットされるエラーコードを指定するコンスタン
トフィールド（ＣＮＳＦ）の４つのフィールドに分割さ
れている０マイクロアドレス生成回路６は制御記憶１の
読出しアドレスを作成するための回路である。このアド
レスの生成はマイクロ命令のＢＣＦフィールドにより制
御されるほか、演算装置７から信号線１０３〜１０５を
通して送られてくる分岐条件信号を参照して行われる。
毎タロツク（マシンサイクル）その内容（マイクロ命令
）がマイクロ命令レジスタ２に続出される。マイクロ命
令レジスタ２（二続出されたマイクロ命令は、マイクロ
プログラムの分岐制御を行うブランチ制御フィールド（
ＢＣＦ）、演算装置７の動作を制御する演算制御フィー
ルド（ＥＸＣＦ）、エラー表示フラグ８のセットを行う
エラー制御フィールド（ＥＲＦ）、エラーコードレジス
タ９にセットされるエラーコードを指定するコンスタン
トフィールド（ＣＮＳＦ）の４つのフィールドに分割さ
れている０マイクロアドレス生成回路６は制御記憶１の
読出しアドレスを作成するための回路である。このアド
レスの生成はマイクロ命令のＢＣＦフィールドにより制
御されるほか、演算装置７から信号線１０３〜１０５を
通して送られてくる分岐条件信号を参照して行われる。
演算ユニット４では、マイクロ命令の演算制御フィール
ド（ＥＸＣＦ）の制御（二より命釡処理が実行される。
ド（ＥＸＣＦ）の制御（二より命釡処理が実行される。
割込要求フラグ５は不図示の他装置から送られてくる割
込要求信号によってセットされる。割込要因レジスタ６
は４ビツトで、前記他装置から割込要求信号と共に送ら
れてくる割込要因信号がセットされるレジスタで、どの
ビットが“１”になっているかを調べることによって割
込要因を知ることができ、さらにその割込に対する動作
が決定する。
込要求信号によってセットされる。割込要因レジスタ６
は４ビツトで、前記他装置から割込要求信号と共に送ら
れてくる割込要因信号がセットされるレジスタで、どの
ビットが“１”になっているかを調べることによって割
込要因を知ることができ、さらにその割込に対する動作
が決定する。
上記の割込に対する処理動作は全てマイクロプログラム
の制御のもとに行われる。
の制御のもとに行われる。
次に、本実施例゛のデータ処理装置の動作（二ついて説
明する。今、データ処理装置の動作中（二他装置から割
込要求信号が送られてきた場合を考える。
明する。今、データ処理装置の動作中（二他装置から割
込要求信号が送られてきた場合を考える。
割込要求フラグ５がセットされるとその出力は信号線１
０４を通してマイクロアドレス生成回路６５送られ、マ
イクロプログラムは適当なタイミングζ：割込処理のた
めの割込処理ルーテンへ分岐する。
０４を通してマイクロアドレス生成回路６５送られ、マ
イクロプログラムは適当なタイミングζ：割込処理のた
めの割込処理ルーテンへ分岐する。
第２図はこの割込処理ルーチンのフローチャードである
。割込要因レジスタ６の各ビットが優先順位の高い順、
すなわちピッ）０、ビット１、ビット２、ビット３と調
べられ、“１″が検出されたビット（二対窓する処理Ｏ
１１，２，３のいずれが行なわれる。ハードウェアが正
常なときには上記のよう（＝割込要求フラグ５がセット
された場合Ｃ二は割込要因レジスタ、６のいずれかのビ
ットが必ず“１′となっている。しかし、もしハードウ
ェアの障害により割込要因レジスタ６がセットされなか
つたとするとマイクロプログラムにより処理すべきルー
チンが無いため、従来はここで停止していた。本実施例
のデ・−夕処理装置ではこのような場合には以下のよう
な処理を行う。マイクロプログラムは割込要因レジスタ
６の内容を′調゛べ、全ピットが“０”であったとする
とそのことを示すコードｒ０００１了゛をエラーコード
レジスタ９にセットし、エラー表示フラグ８をセットす
る。工之−表示フラグ８がセットされるとデータ処理装
置の動作は直ちに停止し、同時Ｃ二信号線１０６を使用
して外部装置に障害の発生が報告される。報告を受けた
外部装置はエラーコードレジスタ９の内容を信号線１０
７を使用して読出し、その内容を表示することにより保
守員に対して障害の内容を知らせることができる。実際
にはマイクロプログラム己より上記のようζ；して検出
される障害は多数存在するが、それぞれの障害に対応し
てエラーコードレジスタ９にセットする値をあらかじめ
決めておくことにより、どの障害が発生してもエラーコ
ードレジスタ９の内容を調べることで直ちに障害の内容
を知ることができ、従って障害箇所を容易に指摘するこ
とが可能となる。
。割込要因レジスタ６の各ビットが優先順位の高い順、
すなわちピッ）０、ビット１、ビット２、ビット３と調
べられ、“１″が検出されたビット（二対窓する処理Ｏ
１１，２，３のいずれが行なわれる。ハードウェアが正
常なときには上記のよう（＝割込要求フラグ５がセット
された場合Ｃ二は割込要因レジスタ、６のいずれかのビ
ットが必ず“１′となっている。しかし、もしハードウ
ェアの障害により割込要因レジスタ６がセットされなか
つたとするとマイクロプログラムにより処理すべきルー
チンが無いため、従来はここで停止していた。本実施例
のデ・−夕処理装置ではこのような場合には以下のよう
な処理を行う。マイクロプログラムは割込要因レジスタ
６の内容を′調゛べ、全ピットが“０”であったとする
とそのことを示すコードｒ０００１了゛をエラーコード
レジスタ９にセットし、エラー表示フラグ８をセットす
る。工之−表示フラグ８がセットされるとデータ処理装
置の動作は直ちに停止し、同時Ｃ二信号線１０６を使用
して外部装置に障害の発生が報告される。報告を受けた
外部装置はエラーコードレジスタ９の内容を信号線１０
７を使用して読出し、その内容を表示することにより保
守員に対して障害の内容を知らせることができる。実際
にはマイクロプログラム己より上記のようζ；して検出
される障害は多数存在するが、それぞれの障害に対応し
てエラーコードレジスタ９にセットする値をあらかじめ
決めておくことにより、どの障害が発生してもエラーコ
ードレジスタ９の内容を調べることで直ちに障害の内容
を知ることができ、従って障害箇所を容易に指摘するこ
とが可能となる。
本発明は、以上説明したようζ；、マイクロプログラム
（二より障害が検出、された場合にその障亨の内容をコ
ード化してレジスタまたはメモリに格納するようにした
ので、外部装置からその内容を読出すことにより障害の
内容および障害箇所を直ちに知ることができ、障害の修
復が迅速に行えるという効果がある。
（二より障害が検出、された場合にその障亨の内容をコ
ード化してレジスタまたはメモリに格納するようにした
ので、外部装置からその内容を読出すことにより障害の
内容および障害箇所を直ちに知ることができ、障害の修
復が迅速に行えるという効果がある。
第１図は本発明の一実施例に係るデータ処理装置のブロ
ック図、第２図はマイクロプログラムの動作を示すフロ
ーチャートである。 １・・・制御記憶、 ２・・・マイクロ命令レジ
スタ、６・・・マイクロアドレス生成回路、 ４・・・演３！！［ユニット、 ５・・・割込要求フラ
グ、６・・・割込要因レジスタ、７・・・演算装置、８
・・・エラー表示フラグ、 ９・・・エラーコードレジスタ、 １０１〜１０７・・・信号線。 第 １ 図
ック図、第２図はマイクロプログラムの動作を示すフロ
ーチャートである。 １・・・制御記憶、 ２・・・マイクロ命令レジ
スタ、６・・・マイクロアドレス生成回路、 ４・・・演３！！［ユニット、 ５・・・割込要求フラ
グ、６・・・割込要因レジスタ、７・・・演算装置、８
・・・エラー表示フラグ、 ９・・・エラーコードレジスタ、 １０１〜１０７・・・信号線。 第 １ 図
Claims (1)
- マイクロプログラムを格納する制御記憶装置と、前記マ
イクロプログラムにより制御される演算装置と、該演算
装置の内部状態に従って前記マイクロプログラムの分岐
を行わせるための手段と、前記マイクロプログラムから
の指示により外部装置に対して障害の報告を行うための
手段と、処理の過程で前記マイクロプログラムにより処
理の続行が不可能な状態が検出された場合にその状態に
対応した所定の値が格納される記憶手段と、該記憶手段
の内容を前記外部装置に読出すための手段とを有するこ
とを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59143586A JPS6123240A (ja) | 1984-07-11 | 1984-07-11 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59143586A JPS6123240A (ja) | 1984-07-11 | 1984-07-11 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6123240A true JPS6123240A (ja) | 1986-01-31 |
Family
ID=15342176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59143586A Pending JPS6123240A (ja) | 1984-07-11 | 1984-07-11 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6123240A (ja) |
-
1984
- 1984-07-11 JP JP59143586A patent/JPS6123240A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4231089A (en) | Data processing system with apparatus for correcting microinstruction errors | |
| JPS6123240A (ja) | デ−タ処理装置 | |
| JPS5884351A (ja) | エラー識別装置 | |
| JP2878014B2 (ja) | Ｒａｍ試験方式 | |
| JPS5862900A (ja) | メモリの単一ビツトエラ−処理方式 | |
| JP2776815B2 (ja) | 多重プロセッサシステムの障害回復方法 | |
| JPS59183443A (ja) | デバツグ装置 | |
| JPS6020247A (ja) | 障害検出装置 | |
| JPS63200250A (ja) | キヤツシユ記憶装置の擬似障害発生方式 | |
| JPS60258653A (ja) | 情報処理装置 | |
| JPH02301836A (ja) | データ処理システム | |
| JPS60195649A (ja) | マイクロプログラム制御型デ−タ処理装置におけるエラ−報告方式 | |
| JPH05108213A (ja) | ウオツチ・ドツグ・タイマによるリセツト処理回路 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPH0224731A (ja) | エラー処理方法 | |
| JPH01236331A (ja) | エラー検出方式 | |
| JPH02178862A (ja) | 情報処理装置 | |
| JPH0253143A (ja) | 擬似障害発生システム | |
| JPS5896353A (ja) | 情報処理装置の誤動作検出装置 | |
| JPS6336532B2 (ja) | ||
| JPS60107159A (ja) | 通信制御エラ−処理回路 | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JPS60251438A (ja) | 制御メモリ自己診断方式 | |
| JPH053016B2 (ja) | ||
| JPS6322339B2 (ja) |