JPS60251438A - 制御メモリ自己診断方式 - Google Patents
制御メモリ自己診断方式Info
- Publication number
- JPS60251438A JPS60251438A JP59106425A JP10642584A JPS60251438A JP S60251438 A JPS60251438 A JP S60251438A JP 59106425 A JP59106425 A JP 59106425A JP 10642584 A JP10642584 A JP 10642584A JP S60251438 A JPS60251438 A JP S60251438A
- Authority
- JP
- Japan
- Prior art keywords
- control memory
- control
- parity
- memory
- parity check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明はデータ処理装置の制御メモリ自己診断方式に関
する。
する。
従来、制御メモリの診断方式として、データ処理装置を
通常動作のまま制御メモリ出力のパリティチェックを並
行して行なう第一の方式と９診断時の制御メモリ読み出
しにおいて、制御メモリをデータ処理装置から分離独立
して診断できるようにした第二の方式があった。
通常動作のまま制御メモリ出力のパリティチェックを並
行して行なう第一の方式と９診断時の制御メモリ読み出
しにおいて、制御メモリをデータ処理装置から分離独立
して診断できるようにした第二の方式があった。
しかし、この二つの方式では次の欠点があ−）７！ｃ。
すなわち第一の方式ではエラーを検出した時点において
、誤った制、伸メそりの内容で装置を制御してしまい場
合によってはオンラインで動作中の装置にまで影響が及
びオンラインの処理に悪影響を及ぼす事があった。第二
の方式では、パリティチェックとプログラムの実行が別
々に行なわれる為。
、誤った制、伸メそりの内容で装置を制御してしまい場
合によってはオンラインで動作中の装置にまで影響が及
びオンラインの処理に悪影響を及ぼす事があった。第二
の方式では、パリティチェックとプログラムの実行が別
々に行なわれる為。
装置及び操作が複雑になった。
本発明は診断時の制御メモリ読み出しにおいて。
エラーを検出した時点で、制御メモリの読み出しを止め
るとともに制御を止める手段を設けることにより上記欠
点解決し１診断時に被診断装置が読み出された制御メモ
リの内容によって誤動作せず。
るとともに制御を止める手段を設けることにより上記欠
点解決し１診断時に被診断装置が読み出された制御メモ
リの内容によって誤動作せず。
装置及び操作が簡単になる診断方式を提供するものであ
る。
る。
被診断装置は受信したアドレスに従って制御メモリを読
み出し、パリティチェックを行なう。ここで従来までの
第１の方法では制御メモリ出力はエラーが有るなしにか
かわらず有効で読み出された制御メモリによシ実際に装
置を制御してしまう。
み出し、パリティチェックを行なう。ここで従来までの
第１の方法では制御メモリ出力はエラーが有るなしにか
かわらず有効で読み出された制御メモリによシ実際に装
置を制御してしまう。
その結果、制御メモリに異常があった場合、その動作は
保障されず制御メモリアドレスにも異常を及ぼすため故
障診断を不可能にする。第二の方法では、読み出した制
御メモリの出力を無効にする手段を設ける心安がめシ、
装置が複雑になる゛とともに、パリティチェックした後
に実行を開始するプロセスを通る為に操作が複雑になる
。
保障されず制御メモリアドレスにも異常を及ぼすため故
障診断を不可能にする。第二の方法では、読み出した制
御メモリの出力を無効にする手段を設ける心安がめシ、
装置が複雑になる゛とともに、パリティチェックした後
に実行を開始するプロセスを通る為に操作が複雑になる
。
（１）本発明によれば制御メモリに異常があった場合に
制御が止まる為、装置の内部状態（制御メモリ以外）を
乱すことなくパリテイチｘ’）りを行ない、他への影響
なしに制御メモリ診断を可能としたものである。ここで
制御メモリの異常検出の手段としてパリティチェックを
採用しているが。
制御が止まる為、装置の内部状態（制御メモリ以外）を
乱すことなくパリテイチｘ’）りを行ない、他への影響
なしに制御メモリ診断を可能としたものである。ここで
制御メモリの異常検出の手段としてパリティチェックを
採用しているが。
制御メモリ及びそのパリティチェック回路は同一チップ
内に載せることができ、更に２ビット以上の障害はほと
んどまれでらる事から、パリティチェックで十分な効果
が得られる。
内に載せることができ、更に２ビット以上の障害はほと
んどまれでらる事から、パリティチェックで十分な効果
が得られる。
（２）更にパリティエラー表示装置を付は加えた場合、
パリティチェック結果を読み出すことが容易となる。
パリティチェック結果を読み出すことが容易となる。
次に本発明の一実施例について１図面を参照して説明す
る。
る。
図は本発明の一実施例を示すブロック図である。
演算部より送出された制御メモリのアドレスを制御メモ
リアドレスレジスタ（ＣＭＡＲ）３に設定する。その撃
果制御メモＩＪ（ＣＭ）４から読み出された制御メモリ
情報は制御メモリラッチレジス御メモリデコーダである
が、７の出力は１ステツプ前の状態を保ったままである
。次にパリティチェック回路（ＰＣ）６によ多制御メモ
リのノくリティチェックを行なう。ここで制御メモリに
はノくリティビットが置かれてお多制御メモリのノ々リ
テイに異常が発見されれば演算を止める命◆を７から出
力させ、制御メモリのパリティが正常ならば７から次の
ステップの実行命令を出力させる。
リアドレスレジスタ（ＣＭＡＲ）３に設定する。その撃
果制御メモＩＪ（ＣＭ）４から読み出された制御メモリ
情報は制御メモリラッチレジス御メモリデコーダである
が、７の出力は１ステツプ前の状態を保ったままである
。次にパリティチェック回路（ＰＣ）６によ多制御メモ
リのノくリティチェックを行なう。ここで制御メモリに
はノくリティビットが置かれてお多制御メモリのノ々リ
テイに異常が発見されれば演算を止める命◆を７から出
力させ、制御メモリのパリティが正常ならば７から次の
ステップの実行命令を出力させる。
更に、エラー表示装置１を付は加えることによって、エ
ラー表示装置１からパリティチェック結果を読みとるこ
とができる。
ラー表示装置１からパリティチェック結果を読みとるこ
とができる。
本発明は以上説明したように９診断時に制御メモリの異
常が発見されると制御メモリの出力を無効にするととも
に演算を止めるように構成することによシ、誤った制御
メモリ内容で動作し征装置へ悪影響を及ぼす事がなく、
芙行しながら制御メモリの診断を可能とする効果がある
。
常が発見されると制御メモリの出力を無効にするととも
に演算を止めるように構成することによシ、誤った制御
メモリ内容で動作し征装置へ悪影響を及ぼす事がなく、
芙行しながら制御メモリの診断を可能とする効果がある
。
図は本発明の一実施例を部分的にブロック図で示した回
路図である。 １・・・・・・エラー表示装置、２・・・・・・被診断
装置。 ３・・・・・・制御メモリアドレスレジスタ、４・・・
・・・制御メモリ、５・・・・・・制御メモリラッチレ
ジスタ。 ６・・・・・・パリティチェック回路、７・・・・・・
デコーダ。
路図である。 １・・・・・・エラー表示装置、２・・・・・・被診断
装置。 ３・・・・・・制御メモリアドレスレジスタ、４・・・
・・・制御メモリ、５・・・・・・制御メモリラッチレ
ジスタ。 ６・・・・・・パリティチェック回路、７・・・・・・
デコーダ。
Claims (1)
- （１） マイクロプログラムによって制御されるデータ
処理装置の制御メモリ自己診断において、制御メモリに
パリティピットを置く第１の手段と。 該第１の手段により制御メモリのパリティチェックを行
寿う第２の手段と、該第２の手段によるパリティチェッ
ク結果が正常である時制御メモリの内容をデコードする
第３の手段と、前記第２の手段によるハリティチェック
結果が異常の時データ処理装置に停止命令を与える第４
の手段とを有することを特徴とする制御メモリ自己診断
方式。 方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59106425A JPS60251438A (ja) | 1984-05-28 | 1984-05-28 | 制御メモリ自己診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59106425A JPS60251438A (ja) | 1984-05-28 | 1984-05-28 | 制御メモリ自己診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60251438A true JPS60251438A (ja) | 1985-12-12 |
Family
ID=14433301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59106425A Pending JPS60251438A (ja) | 1984-05-28 | 1984-05-28 | 制御メモリ自己診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60251438A (ja) |
-
1984
- 1984-05-28 JP JP59106425A patent/JPS60251438A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4423508A (en) | Logic tracing apparatus | |
| JPS648382B2 (ja) | ||
| KR940001146B1 (ko) | 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 | |
| JPS58225453A (ja) | 診断回路の誤り検出方式 | |
| JPS60251438A (ja) | 制御メモリ自己診断方式 | |
| KR950012495B1 (ko) | 메모리 진단장치 및 방법 | |
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| JPS592585Y2 (ja) | デ−タ処理装置 | |
| JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
| JPH05289946A (ja) | メモリ制御方式 | |
| JPS5931800B2 (ja) | 制御メモリ診断方式 | |
| JPS63753A (ja) | メモリエラ−訂正・検出回路の試験方式 | |
| JP2871966B2 (ja) | 障害検出回路検査システム | |
| JPS63174141A (ja) | 情報処理装置の試験診断方式 | |
| JPH02178862A (ja) | 情報処理装置 | |
| JPS6161427B2 (ja) | ||
| JPS61131128A (ja) | 自己診断方式 | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JPS5897192A (ja) | 自己診断機能付バブルメモリ | |
| JPH0628302A (ja) | マイクロプロセッサ装置 | |
| JPH0232409A (ja) | 異常監視部の診断装置 | |
| JPS59121451A (ja) | 情報処理装置 | |
| JPH05297901A (ja) | プロセス制御装置 | |
| JPS6398751A (ja) | メモリ診断方式 | |
| JPS6236578B2 (ja) |