JPH0628302A - マイクロプロセッサ装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＤＭＡコントローラによりアクセスされる可
能性のあるＲＡＭの領域もＲＡＭテストできるようにす
る。 【構成】 バス獲得要求ゲート５を設け、ＤＭＡコント
ローラ３を制御し、ＭＰＵ１がＲＡＭ２をテストしてい
るときはＤＭＡコントローラ３のＤＭＡ要求を受け付け
ないようにする。また、バス獲得要求ゲートは５、ＭＰ
Ｕ１に内設することもできる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、マイクロプロセッサ
装置のＲＡＭの信頼性向上に関するものである。

【０００２】

【従来の技術】高信頼性を要求されるような装置、例え
ば電力系統保護用デジタルリレーにおいては、装置の不
具合によってリレー機能が中断することは望ましくな
い。したがって、リレー演算処理の余裕時間を活用した
自己診断による常時監視によって、リレー機能を中断す
ることなく装置の不具合を発見するようにしている。そ
の中で、装置の中のＲＡＭチェックを行うための常時Ｒ
ＡＭテストには、文献（「電気協同研究 第４１巻 第
４号デジタルリレー」の「５−１−１デジタルリレーの
常時監視手法」及び「５−１−２乗時間子の処理フロ
ー」）に説明されているＲＡＭ監視方法（ＲＡＭリード
／ライト・テスト）などが用いられている。

【０００３】図８は、上記ＲＡＭ監視を行うデジタルリ
レーの一部である従来のマイクロプロセッサ装置の構成
を示すブロック図であり、同図において、１はレジスタ
と演算回路とを含み命令を解読して演算処理や制御を行
うマイクロプロセッサユニット（ＭＰＵ）、２はデータ
の随時書き込み読みだしが可能なＲＡＭ、３は外部記憶
装置（図示せず）などの周辺装置とＲＡＭ２との間でデ
ータの転送をＭＰＵ１の動作とは独立して行うダイレク
ト・メモリ・アクセス（ＤＭＡ）によりデータ転送を制
御するＤＭＡコントローラ、４は外部記憶装置とのイン
ターフェースである外部入力インターフェースである。
ＲＡＭテストは、図８においてＭＰＵ１がＲＡＭ２の所
定の領域に対して所定のデータを書き込み、その後、Ｒ
ＡＭ２に書き込んだデータをＭＰＵ１が読みだして、こ
の読みだしたデータと書き込んだデータとを比較するこ
とにより行う。

【０００４】この方法によるＲＡＭテストを常時行う際
のＭＰＵ１の常時ＲＡＭテストの動作を、図９のフロー
チャートを用いて説明する。まず、ＲＡＭ２のＲＡＭテ
ストを実施する領域の開始アドレスと終了アドレスを設
定する（ステップＳ１）。次に、このテストの途中でＲ
ＡＭ２のテストをしている領域のデータが、他の割り込
みにより変化するのを防ぐため割り込み禁止を行い（ス
テップＳ２）、次いでＲＡＭ２のテストを行う領域の現
在のデータをＭＰＵ１内のレジスタ上に保存する（ステ
ップＳ４）。そして、所定のテストデータをＲＡＭ２の
テストを行う領域に書き込み（ステップＳ５）、このデ
ータを再び読み出す（ステップＳ６）。この状態では、
ＲＡＭ２の内容がこのＲＡＭテストのデータに書き変わ
ったままなので、ＭＰＵ１内のレジスタに保存したテス
ト前のＲＡＭ２に記憶されていたデータをＲＡＭ２に書
き戻し（ステップＳ７）、次いで割り込み禁止を解除す
る（ステップＳ９）。

【０００５】次ぎに、ステップＳ５で書き込んだテスト
データと、ステップＳ６で読み出したデータの一致チェ
ックを行い（ステップＳ１０）、不一致であればエラー
処理を行い（ステップＳ１３）、ＲＡＭテストを終了す
る。一方、一致チェックの結果、書き込んだデータと読
み込んだデータが一致した場合は、ＲＡＭ２の他の領域
のＲＡＭテストを行うためにＲＡＭテストを行う領域の
テスト番地を更新し（ステップＳ１１）、次いで、ＲＡ
Ｍテストの継続／終了をチェックする（ステップ１
２）。継続の場合は、ステップＳ２に戻り、前述のこと
を繰り返す。上記の一連の処理を一定時間毎に行うこと
により、常時ＲＡＭテストを行う。

【０００６】ところで、ＭＰＵ１が外部記憶装置からデ
ータを取込む命令を出した場合、外部入力インターフェ
ース４はＤＭＡコントローラ３に外部記憶装置からＲＡ
Ｍ２へのデータ転送の許可を求め、この要求を受けたＤ
ＭＡコントローラ３は外部入力インターフェース４にデ
ータ転送の許可を出し、この後、外部記憶装置からのデ
ータをＲＡＭ２に転送する。ＭＰＵ１は外部記憶装置か
らのデータ取り込み命令を出した後は、そのデータがＲ
ＡＭ２に転送されたかどうかは監視せず、データの転送
はＤＭＡコントローラ３に任せてある。また、外部記憶
装置などからのＤＭＡによるデータ転送のときに、ＤＭ
Ａコントローラ３はＭＰＵ１に対してＲＡＭ２のバス獲
得要求を出すが、ＭＰＵ１はそれに対して何の判断もせ
ずに、バス使用許可を出すだけである。

【０００７】

【発明が解決しようとする課題】ここで、ＭＰＵ１が外
部記憶装置に対してデータ取り込み命令を出した後、直
ちにＲＡＭテストを開始するタイミングになった場合、
外部記憶装置は機械的な動作部分が多くデータを取り出
すのに時間がかかるので、ＭＰＵ１がＲＡＭテストを行
っているときに外部記憶装置からのデータの転送がＤＭ
Ａコントローラ３により行われることになる。ＭＰＵ１
はＲＡＭテストを行っているとき、図９のステップＳ２
により割り込みを禁止するが、この割り込みはＭＰＵ１
自身が行う割り込みであり、ＭＰＵ１が制御しないＤＭ
Ａによるデータ転送のＲＡＭ２への割り込みは禁止でき
ない。この時、外部入力インターフェイス４よりＤＭＡ
転送されるデータのアドレスが、ＭＰＵ１がＲＡＭテス
トを実行しているＲＡＭ２のアドレスと同一であった場
合、タイミングによってはデータが書き換えられてしま
う。すなわち、図９のフローチャートのステップＳ５の
テストデータ書き込み動作と、ステップＳ６のテストデ
ータ読み出し動作との間で、ＲＡＭテストのために一時
的にテストデータに書き換えられたＲＡＭ２のＲＡＭテ
ストの領域（テスト番地）のデータが、ＤＭＡコントロ
ーラ３により割り込んだ外部記憶装置よりのデータに書
き換えられてしまう。

【０００８】以上の状態で、書き込んだテストデータと
読み出したデータとの一致チェックを行えば、ＭＰＵ１
は書き込んだデータと読みだしたデータが異なったと判
断し、ＲＡＭ２が正常であるにもかかわらずＲＡＭテス
ト異常と判断してしまい、リレー機能が停止してしまう
という問題があった。したがって、ＤＭＡコントローラ
３によりアクセスされる可能性のあるＲＡＭ２の領域は
常時ＲＡＭテストの対象から外す必要があった。

【０００９】この発明は、上記のような課題を解決する
ためになされたものであり、ＤＭＡコントローラにより
アクセスされる可能性のあるＲＡＭの領域もＲＡＭテス
トできるようにすることを目的とする。

【００１０】

【課題を解決するための手段】以上のような問題点を解
決するために、この発明ではデータ転送手段の動作を制
御するバス獲得要求制御手段を設け、ＲＡＭの検査を行
うときは、データ転送手段のＲＡＭへのデータ転送を停
止することを特徴とする。また、ＲＡＭに書き込まれる
データに誤り検出用の冗長データをつけ加えるデータ加
工手段と、ＲＡＭのデータを読み出すときにそのデータ
にデータ加工手段により付け加えられた冗長データを調
べることにより、そのデータの異常を検出する誤り検出
手段とを有し、マイクロプロセッサユニットがＲＡＭよ
りデータを読み出すときには必ずそのデータの異常を検
査することを特徴とする。また、マイクロプロセッサユ
ニットがデータ転送手段の動作を制御するバス獲得要求
制御手段と、ＲＡＭへのデータ書き込み時に、そのデー
タを読み返して書き込んだデータと読み返したデータと
を比較する一致チェック手段とを有し、マイクロプロセ
ッサユニットがＲＡＭにデータを書き込むとき、同時に
その書き込んだデータの異常を検査することを特徴とす
る。

【００１１】

【作用】ＲＡＭの検査中にデータ転送手段によるＲＡＭ
へのデータ転送が行われないので、正確なＲＡＭの検査
ができる。また、ＲＡＭからのデータ読み出し時には、
必ずデータの検査が行われる。また、ＲＡＭへのデータ
書き込み時には必ずデータの検査が行われる。

【００１２】

【実施例】以下、この発明の１実施例を図を参照して説
明する。 （実施例１）図１は、この発明の１実施例であるマイク
ロプロセッサ装置の構成を示すブロック図である。図１
において、５はＤＭＡコントローラ３からのバス獲得要
求を受けるバス獲得要求ゲート（バス獲得要求制御手
段）であり、他は図８と同様である。この、バス獲得要
求ゲートが空いているときには、ＤＭＡコントローラ３
の出すバス獲得要求はＭＰＵ１に到達し、閉じていると
きは到達しない。

【００１３】ＲＡＭテストのためにＭＰＵ１がＲＡＭ２
に対して所定のデータを書き込んだり、それを読み出し
たりしているときに、外部入力インターフェース４より
ＤＭＡコントローラ３に対してＤＭＡ要求が発生する
と、ＤＭＡコントローラ３はＭＰＵ１に対してバス獲得
要求を出力する。ここでバス獲得要求ゲート５が閉じて
いれば、このバス獲得要求はＭＰＵ１に到達しない。従
って、バス使用許可はＭＰＵ１から出力されず、ＤＭＡ
コントローラ３は外部入力インターフェース４に対する
ＤＭＡ許可を出さない。この結果、外部入力インターフ
ェース４からＲＡＭ２へのデータ転送は行われない。す
なわち、外部記憶装置からのＤＭＡによるデータ転送
は、バス獲得要求ゲート５の開閉によって制御可能とな
る。

【００１４】図２は、この発明のマイクロプロセッサ装
置が、バス獲得要求ゲート５を用いてＲＡＭテストを行
う場合の動作を示すフローチャートである。図２におい
て、割り込みの禁止を行った後（ステップＳ２）、バス
獲得要求ゲートを閉じてＤＭＡによるＲＡＭ２へのデー
タ転送を禁止する動作と（ステップＳ３）、ＭＰＵ１の
レジスタ上に保持されていたデータをＲＡＭ２に書き戻
した後（ステップＳ７）、バス獲得要求ゲートを開いて
ＤＭＡによるデータ転送が可能な状態にする動作が（ス
テップＳ８）、図９のフローチャートに示す従来のマイ
クロプロセッサ装置の動作と異なるところであり、他の
ステップＳ４〜６，９〜１２は図９と同様である。

【００１５】（実施例２）上記実施例では、ＤＭＡによ
るデータ転送を制御するために、バス獲得要求ゲート５
（図１）を設けていたが、この機能をＭＰＵが持つよう
にしても良い。図３は、この発明の第２の実施例である
マイクロプロセッサ装置の構成を示すブロック図であ
り、実施例１で使用したバス獲得要求ゲート５をＭＰＵ
１ａの内部に組み込み、ＭＰＵ１ａにバス獲得要求受付
禁止の命令が出せるようにすることにより、実施例１の
マイクロプロセッサ装置と全く同一の機能を実現するこ
とができる。

【００１６】図４は、バス獲得要求受付を制御する機能
を有したＭＰＵ１ａを用いて常時ＲＡＭテストを行う実
施例２のマイクロプロセッサ装置の動作を示すフローチ
ャートである。基本的には図２に示すフローチャートと
同様であるが、ＤＭＡコントローラ３に対するバス獲得
要求の制御動作（ステップＳ３ａ，ステップＳ８ａ）
が、ＭＰＵ１ａから直接されることが実施例１と異なる
ところであり、他は図２のフローチャートと同様であ
る。

【００１７】（実施例３）ところで、上記実施例ではＲ
ＡＭのテストとして、テストするＲＡＭに所定のデータ
を書き込み、次いでこれを読み出して書き込んだ所定の
データと読み出したデータとを比較していたが、通常の
データを加工して誤り検出用のデータを追加し、一方、
ＲＡＭとＭＰＵの間にパリティチェック等の誤り検出手
段を設け、データを読み出すときはいつもその誤り検出
手段によりチェックすることにより、テストデータを書
き込むことをしなくてもＲＡＭテストが可能となる。図
５において、６はパリティチェック部、７はこの実施例
３のマイクロプロセッサ装置が起動するときにＲＡＭ２
に設定されるデータ加工部である。また、図６は図５に
示す実施例３のマイクロプロセッサ装置のＲＡＭテスト
動作を示すフローチャートであり、以下このフローチャ
ートを用いて実施例３のマイクロプロセッサ装置のＲＡ
Ｍテストの動作を説明する。

【００１８】まず、ＲＡＭ２のＲＡＭテストを行う領域
の開始アドレスと終了アドレスを設定する（ステップＳ
１）。次に、設定したＲＡＭ２のテスト領域のデータを
読み出す（ステップＳ１４）。ＲＡＭ２に書き込まれる
データは、データ加工部７により１ビットの冗長ビット
が付加され、このデータのビット中の「１」の総数が偶
数（奇数）個になるようになっている。これにより、読
み出したデータはパリティチェック部６によりパリティ
チェックがなされ、データに異常があればデータ中の
「１」の総数が変化して偶数（奇数）個でなくなってい
るので、異常として検出される（ステップＳ１０ａ）。

【００１９】次ぎに、ＲＡＭ２のこの領域のデータにエ
ラーが発生した場合は、パリティチェック部６がＭＰＵ
に対して停止不能な割り込み（ＮＭＩ）を起し（ステッ
プＳ１５）、これによりＭＰＵ１ではパリティエラー割
り込み処理が起動し、表示部（図示せず）にエラー発生
アドレスの表示をするなどのエラー処理を行う（ステッ
プＳ１３）。エラーがない場合は、ＲＡＭテスト番地を
更新し（ステップＳ１１）、ＲＡＭテストの継続／終了
をチェックし（ステップＳ１２）、継続の場合はステッ
プＳ１４に戻り上記の動作を再び繰り返す。この実施例
３では、ＲＡＭテストのためのデータをＲＡＭ２に書き
込む必要がなく、ＲＡＭ２にあるデータを利用してＲＡ
Ｍテストをするので、ＲＡＭ２のＤＭＡ転送アドレスと
ＲＡＭテスト・アドレスが重なる場合も、テストの誤判
定が発生せず実施例１及び２に示したバス獲得要求制御
手段は不要となる。

【００２０】（実施例４）なお、上記実施例１，２で
は、ＭＰＵ１がＲＯＭなどに記憶されているプログラム
に従ってＲＡＭテストのための動作をしていたが、ＲＡ
Ｍテストのための動作が予めＭＰＵ内に用意されていて
も良い。すなわち、ＭＰＵの動作であるメモリ書き込み
機能を、メモリ書き込み後直ちにメモリの読み返しを行
い正常に書き込まれたことをチェックするようなメモリ
チェック機能付きメモリライト機能（マイクロコード）
として、このＭＰＵを用いて通常のメモリ書き込みによ
り、そのメモリ書き込みと同時に常時ＲＡＭテストを行
う。これにより、わざわざテスト用のデータを用意し
て、ＲＡＭテストを行う状態を設定する必要がなくな
る。

【００２１】図７は、この実施例４のメモリチェック機
能付きメモリライト機能を有するＭＰＵの動作を示すフ
ローチャートであり、まずデータをＲＡＭに書き込むと
きＤＭＡコントローラの動きを止めるためバス獲得要求
受付の禁止を行い（ステップＳ３１）、データをＲＡＭ
に書き込む（ステップＳ３２）。書き込みが終了したら
直ちにそのデータを読み出し（リードバック）（ステッ
プＳ３３）、書き込んだデータと読み返した（読み出し
た）データとの一致チェックを行う（ステップＳ３
４）。ＲＡＭに何らかの障害が発生した場合はその判定
結果が不一致となり、エラー発生を示すＲＡＭエラー例
外割り込みを発生させ（ステップＳ３６）、これにより
エラー処理を行う（ステップＳ３７）。一方、書き込ん
だデータと読み返したデータが一致した場合はバス獲得
要求受付の禁止を解除し（ステップＳ３５）、ＲＡＭに
対するデータの書き込み処理を終了する。

【００２２】

【発明の効果】以上のように、この発明によれば、ＲＡ
Ｍと入出力装置が直接データ転送をする状態であって
も、それ関係なくＲＡＭを常時テストすることが可能と
なるので、ＲＡＭの信頼性を向上させることができる。
また、ＲＡＭに書き込まれるデータ全てに所定のデータ
（冗長ビットなど）を付加し、これを読み出すときにこ
れらが所定の関係になっているかどうかを調べることに
よりＲＡＭテストを行うので、ＲＡＭからデータを読み
出す度にＲＡＭテストを行うことになるので、より一層
の信頼性の向上が図れる。そして、ＭＰＵのＲＡＭへの
データ書き込み時に、それに付随してデータを読み返し
て書き込んだデータと比較するようにしたので、ＲＡＭ
へのデータの書き込み時には必ずＲＡＭテストが行われ
ることになるので、装置の信頼性が向上する。

【図面の簡単な説明】

【図１】この発明の１実施例であるマイクロプロセッサ
装置の構成を示すブロック図である。

【図２】図１のマイクロプロセッサ装置の動作を示すフ
ローチャートである。

【図３】この発明の他の実施例であるマイクロプロセッ
サ装置の構成を示すブロック図である。

【図４】図３のマイクロプロセッサ装置の動作を示すフ
ローチャートである。

【図５】この発明の他の実施例であるマイクロプロセッ
サ装置の構成を示すブロック図である。

【図６】図５のマイクロプロセッサ装置の動作を示すフ
ローチャートである。

【図７】この発明の他の実施例のマイクロプロセッサ装
置の動作を示すフローチャートである。

【図８】従来のマイクロプロセッサ装置の構成を示すブ
ロック図である。

【図９】図８のマイクロプロセッサ装置の動作を示すフ
ローチャートである。

【符号の説明】

１ ＭＰＵ ２ ＲＡＭ ３ ＤＭＡコントローラ ４ 外部入出力インターフェース ５ バス獲得要求ゲート

Claims (3)

【特許請求の範囲】
1. 【請求項１】 レジスタと演算回路と制御回路とを含み
   命令を解読して演算・制御動作を実行するマイクロプロ
   セッサユニットと、データを随時書き込み・読み出しす
   ることが可能なＲＡＭと、前記マイクロプロセッサユニ
   ットの動作とは独立に周辺装置と前記ＲＡＭとの間でデ
   ータ転送を行うためのデータ転送手段とによって構成さ
   れ、前記ＲＡＭに所定のデータを書き込みこれを読み出
   し、前記書き込んだデータと前記読み出したデータとを
   比較することにより、前記ＲＡＭの検査を行うマイクロ
   プロセッサ装置において、 前記データ転送手段の動作を制御するバス獲得要求制御
   手段を設け、 前記ＲＡＭの検査を行うときは、前記データ転送手段の
   前記ＲＡＭへのデータ転送を停止することを特徴とする
   マイクロプロセッサ装置。
2. 【請求項２】 レジスタと演算回路と制御回路とを含み
   命令を解読して演算・制御動作を実行するマイクロプロ
   セッサユニットと、データを随時書き込み・読み出しす
   ることが可能なＲＡＭと、前記マイクロプロセッサユニ
   ットの動作とは独立に周辺装置と前記ＲＡＭとの間でデ
   ータ転送を行うためのデータ転送手段とによって構成さ
   れるマイクロプロセッサ装置において、 前記ＲＡＭに書き込まれるデータに誤り検出用の冗長デ
   ータを付け加えるデータ加工手段と、 前記ＲＡＭのデータを読み出すときに、そのデータに前
   記データ加工手段によりつけ加えられた冗長データを調
   べることにより、そのデータの異常を検出する誤り検出
   手段とを有し、 前記マイクロプロセッサユニットが前記ＲＡＭよりデー
   タを読み出すときには必ずそのデータの異常を検査する
   ことを特徴とするマイクロプロセッサ装置。
3. 【請求項３】 レジスタと演算回路と制御回路とを含み
   命令を解読して演算・制御動作を実行するマイクロプロ
   セッサユニットと、データを随時書き込み・読み出しす
   ることが可能なＲＡＭと、前記マイクロプロセッサユニ
   ットの動作とは独立に周辺装置と前記ＲＡＭとの間でデ
   ータ転送を行うためのデータ転送手段とによって構成さ
   れるマイクロプロセッサ装置において、 前記マイクロプロセッサユニットは、前記データ転送手
   段の動作を制御するバス獲得要求制御手段と、 前記ＲＡＭへのデータ書き込み時に、そのデータを読み
   返して書き込んだデータと読み返したデータとを比較す
   る一致チェック手段とを有し、 前記マイクロプロセッサユニットが前記ＲＡＭにデータ
   を書き込むとき、同時にその書き込んだデータの異常を
   検査することを特徴とするマイクロプロセッサ装置。