JPS6229827B2 - - Google Patents

Description

【発明の詳細な説明】

技術分野 本発明は、データ処理システムの主記憶装置を
構成する基本記憶モジユール（BSM）の検査に
関する。 先行技術 主記憶装置におけるセルの妥当性乃至は有効性
の検査は、CPUで診断プログラムを実行する
か、又は主記憶装置に特別の検査装置を接続する
ことによつて行なわれていた。コア・メモリが主
流を占めていた1960年頃は、コア・メモリの各ワ
ード・記憶位置にワード・アドレス、0101……の
パターン、1010……のパターンなどの種々のビツ
ト・パターンを書込み、次いでこれを読出して元
のパターンと比較する診断プログラムを実行する
ことによつてコア・メモリを検査するのが普通で
あつた。 しかしながら、キヤツシユを有するパイプライ
ン方式の大型CPUでは、主記憶装置を直接検査
できないという問題がある。このようなCPU
は、通常はキヤツシユをアクセスするだけで、主
記憶装置のアクセスは行なわない。例えば、キヤ
ツシユがストア・イン・キヤツシユであれば、
CPUは通常は読出しのときも書込みのときも主
記憶装置をアクセスせず、ストア・スルー・キヤ
ツシユであれば、書込みのときにだけ主記憶装置
をアクセスする。従つて、主記憶装置を効率よく
検査し有効化するためには、キヤツシユを迂回す
る必要があるが、そうするとCPUの動作速度で
の検査ができなくなる。例えば、キヤツシユを迂
回すると、主記憶装置はダブルワード単位でアク
セスされることになるが、通常のキヤツシユのア
クセスは16個のダブルワードから成るライン（ブ
ロツク）単位で行なわれる。キヤツシユを迂回し
て主記憶装置を効率よく検出するためには、特別
の診断命令が準備されねばならない。システムに
含まれるCPUが１台であれば、診断動作中は通
常のジヨブ処理は完全にストツプする。また複数
のCPUを含む多重処理システムにおいては、１
台のCPUが診断を行なつている間は、ジヨブ処
理速度が遅くなる。例えば、CPUが２台であれ
ば、ジヨブ処理速度は半分になる。 多重処理システムには、複数のBSMから成る
主記憶装置と複数のCPUとの間にシステム・コ
ントローラを接続して、そこで各CPUによる主
記憶装置のアクセスを制御するようにしたものが
ある。しかしながら従来のシステム・コントロー
ラにおいては、一般に特定のCPUによる特定の
BSMの検査はできない。というのは、各BSMは
システムのすべてのCPUによつて共有されてお
り、従つて検査中のBSMが他のCPUによつてア
クセスされると、検査結果が誤つたものになるか
らである。 特別の検査装置を用いる場合には、この検査装
置が主記憶装置に接続されている間は、システム
はどのような動作も行なえない。 システムにサービス・プロセツサが含まれてい
ると、サービス・プロセツサで診断プログラムを
実行することによつてBSMを検査できるが、サ
ービス・プロセツサの動作速度はCPUの動作速
度に比べて遅く、また何らかのサービス・リクエ
ストによつてBSMの検査が中断されることがあ
るから、検査時間が長くなる。 診断監視機能を有するデータ処理システムを開
示したものとして下記の米国特許（USP）がある
が、何れのシステムも、通常のCPU動作と並行
してBSMを迅速に検査するための手段を含んで
いない。 USP3311890 USP3336579 USP3579199 USP3898621 USP3921142 USP3988718 USP4010450 USP4021783 USP4051460 USP4057847 USP4078529 USP4084262 USP4099253 USP4128881 USP4153946 USP4165533 上述の問題とは別に、最近のLSI技術で生産さ
れた機械においては、含まれる回路の数に比べて
使用可能なピンの数が極端に少ないため、充分な
検査ができないという問題がある。この問題を解
決するため、LSIの設計方式としてLSSD（Level
Sensitive Scan Design）と呼ばれるものが提案
された。これは下記の米国特許に開示されてい
る。 USP3761697 USP3783254 USP3784907 USP4051352 USP4063078 USP4063080 簡単に説明すると、LSSDはLSI回路に含まれ
る多数の記憶素子（ラツチ）をシフト・パスで直
列接続し、診断時にシフト・パスを働かせて、診
断データを直列にスキヤン・イン及びスキヤン・
アウトするようにしている。診断データの転送は
直列転送であるから、LSI回路の通常動作時にお
ける並列転送に比べて時間がかかり、シフト・パ
スに含まれる記憶素子の数が多くなる程転送時間
が長くなる。従つて、LSSD方式は、転送時間乃
至はスキヤン時間がそれ程長くならない個所、例
えばBSMコントローラなどには適しているが、
BSMに採用するのは好ましくない。含まれる記
憶素子の数が多過ぎるからである。最近では、16
ピンの64Kビツト・チツプから成るBSMも出現し
ている。 本発明の要約 本発明の目的は、データ処理システムの動作を
中断させず且つCPUを使用することなく任意の
BSMを検査し有効化することにある。 本発明の他の目的は、CPUが動作中であつて
も、サービス・プロセツサからの指令に応答して
BSMを有効化する記憶装置有効化手段を提供す
ることにある。 本発明においては、１以上のBSMを制御する
各BSMコントローラ内にハードウエアの記憶装
置有効化器が設けられる。以下、BSMコントロ
ーラによつて制御されるBSMの集合をBSMセツ
トと呼ぶことにする。記憶装置有効化器は、サー
ビス・プロセツサによつて起動された後は自律的
にBSMを検査し、その結果をサービス・プロセ
ツサに知らせる。サービス・プロセツサは、記憶
装置有効化器による検査の間、他のサービス・ジ
ヨブを実行できる。サービス・プロセツサの構成
は本発明とは直接の関係はないが、例えば従来の
データ処理システムのコンソールに使用されてい
るような比較的低速の小型のプロセツサ乃至はマ
イクロプロセツサでもよい。サービス・プロセツ
サは記憶装置有効化器の起動及び検査結果の受取
りを行なうだけで、記憶装置有効化器の動作を常
時制御しているわけではないから、動作速度は多
少遅くてもかまわない。記憶装置有効化器自体の
検査速度は速い。記憶装置有効化器は、BSMチ
ツプに設けられている通常のデータ転送ピンを利
用してセルを検査する。BSMコントローラに
LSSD方式の回路が採用されていれば、記憶装置
有効化器はそのLSSDピンを介してサービス・プ
ロセツサからの検査指令を受取ることができる。 各BSMセツトは、例えばシステム・コントロ
ーラを介して１以上のCPUへ共通に接続され
る。本発明に従えば、検査のために各BSMセツ
トをCPUによるアクセスから隔離（fence）する
ための隔離手段もBSMコントローラに設けられ
る。システムには２以上のBSMセツトが含まれ
ているが、これらが同時に隔離されることはな
く、少なくとも１つのBSMセツトはCPUによつ
てアクセスされ得る状態に保たれる。こうしてお
くと、選択されたBSMセツトが検査されている
間、CPUは少なくとも１つのBSMセツトを用い
て通常の処理を続けることができる。サービス・
プロセツサは、隔離処理の開始及び解放を制御
し、隔離されたBSMセツトに必要な検査情報を
送る。検査されるべきBSMにあるすべてのデー
タは、隔離処理の開始前に、Ｉ／Ｏ装置又は他の
隔離されないBSMに転送されねばならない。こ
のデータ転送が終ると、サービス・プロセツサに
よつて隔離処理が開始され、その後、隔離された
BSMセツトに関連する記憶装置有効化器の動作
がサービス・プロセツサからの指令によつて開始
される。１以上のBSMが隔離されると、主記憶
装置の使用可能な容量がその分だけ減るから、シ
ステムのパフオーマンスは多少低下する。従つ
て、隔離処理の開始時間はユーザーによつて選ば
れる。 操作員又は保守員がシステムの動作中に危険を
おかすことなくBSMの故障したパーツ（ボー
ド、モジユール、など）を取換えられるようにす
るため、各BSMセツトは選択的に電源から切離
されるようになつているのが望ましい。取換え単
位は一般にFRU（Field Replaceable Unit）と
呼ばれている。訂正不能エラーが検出されても、
２つのFRUの場所を入換えるだけで、訂正不能
エラーが訂正可能エラーに変わる場合もある。
FRUの取換え又は入換えが終つたBSMは再び検
査され、そのとき訂正不能エラーが生じなければ
有効化は完了する。サービス・プロセツサは、有
効化されたBSMセツトの隔離を解除して通常動
作に復帰させる。 記憶装置有効化器による検査は、隔離処理後
に、サービス・プロセツサから送られてくるスキ
ヤン・イン指令によつて開始される。この指令
は、検査されるべきBSM、実行されるべき検査
の種類及びBSMの被検査アドレスを各々識別す
る情報を含み、更に検査のための予想ビツト・パ
ターンを与える。 記憶装置有効化器は増分モード及び減分モード
でBSMを検査する。増分モードでは、BSMのラ
イン・アドレスが順次に増分され、減分モードで
は順次に減分される。BSMの各ラインは複数の
ECCユニツトから成る。後述の実施例では、各
ECCユニツトはダブルワード即ち72ビツト（64
個のデータ・ビツト及び８個のECCビツト）で
ある。通常の記憶装置アクセスにおいては、
ECC回路でエラーの検出及び訂正が行なわれる
が、BSMの検査中はこのようなECC機能はオフ
になつている。記憶装置有効化器はライン毎にす
べてのECCユニツト位置に予想ビツト・パター
ンを書込み、次いでライン・フエツチを行なつ
て、各ECCユニツトを予想ビツト・パターンと
比較する。不一致即ちエラーがなければ、同じラ
イン・アドレスについて今度は反転された予想ビ
ツト・パターンを用いて同様な検査が行なわれ
る。これが終ると、増分モードにおいては、ライ
ン・アドレスは次のライン・アドレスへ増分さ
れ、再び予想ビツト・パターン及びその反転ビツ
ト・パターンを用いた検査が行なわれる。最終ラ
イン・アドレスについての検査が終ると減分モー
ドに入る。減分モードにおいては、増分モードと
は逆に上述の反転ビツト・パターンが最初に使用
され、次に予想ビツト・パターンが使用される。
あとは、ライン・アドレスが順次に減分されるこ
とを除くと、増分モードのときと同じである。他
の相補ビツト・パターンを用いて同様な検査が行
なわれてもよい。増分モード及び減分モードで相
補ビツト・パターンを用いると、順方向アドレス
指定エラー及び逆方向アドレス指定エラーを検出
することができる。 検査中に何れかのECCユニツトでエラーが検
出されると、記憶装置有効化器は検査を一時中止
して、サービス・プロセツサに割込み信号を送
る。サービス・プロセツサはこれに応答して記憶
装置有効化器にスキヤン・アウト指令を送り、エ
ラーが生じたECCユニツト及び予想ビツト・パ
ターンを他の必要な情報と共にサービス・プロセ
ツサの方へ出力させる。次いでサービス・プロセ
ツサは、エラーECCユニツトのアドレスを含む
有効化指令を記憶装置有効化器に送る。記憶装置
有効化器は送られてきたアドレスをマーカ・マス
ク・レジスタにセツトして、検査を再開する。サ
ービス・プロセツサは、記憶装置有効化器が検査
を続行している間に、エラーECCユニツト及び
予想ビツト・パターンをビツト毎に比較して、エ
ラー・ビツトの位置を調べる。検出されたエラ
ー・ビツト位置は、主記憶装置とは別に設けられ
ているサービス・プロセツサ記憶装置中のBSM
エラー・テーブルに書込まれる。BSMエラー・
テーブルの各エントリは、検査されたBSM、エ
ラーECCユニツト及びその中のエラー・ビツト
位置を各々識別する情報を含む。ECCユニツト
中のエラー・ビツト数が多過ぎて（例えば２以
上）、ECC回路による訂正が不能な場合には、こ
のECCユニツトには、訂正不能エラー標識が付
される。エラーECCユニツトのビツト・パター
ンが予想ビツト・パターンの反転形になつている
と、アドレス指定エラーが生じたものとみなされ
る。 隔離されたBSMの検査がすべて終ると、サー
ビス・プロセツサはBSMエラー・テーブルをア
クセスして、どのECCユニツトに訂正不能エラ
ーが生じているかを調べ、それを含むFRUを識
別して、その識別メツセージをコンソールのデイ
スプレイに表示する。 システムに何らかのエラー訂正手段が設けられ
ていれば、有効化されたBSMに不良ビツト・セ
ルが含まれていてもよい。例えば、周知の単一エ
ラー訂正及び二重エラー検出を行なうECC回路
が設けられていれば、ECCユニツト中の１ビツ
トが不良であつてもよい。訂正不能エラーの場合
は、該エラーの生じたECCユニツトを含むペー
ジ・フレームは使用禁止にされる。 BSMの検査が開始されるまでのプロセスは次
の通りである。 システムの処理動作中に或るBSMで訂正不能
エラーが検出されると、関連するBSMコントロ
ーラは、機械チエツク割込み信号及び割込みの原
因を示す割込みコードを発生する。この割込み情
報はCPU及びサービス・プロセツサの両方に受
取られる。サービス・プロセツサは、BSM毎に
訂正不能エラーの発生回数をカウントしており、
それが所定の閾値を越えると特定のメツセージを
デイスプレイに表示して、必要な保守計画をたて
るように操作員の注意を促す。一般に、BSMの
検査及びそれに基く故障FRUの取換え又は入換
えは、システムの稼動状況に余裕があるとき（例
えば週末又は深夜）に行なわれる。 CPUは、受取つた割込み情報から訂正不能エ
ラーが生じたページ・フレームのアドレスを調
べ、それに基いてページ・テーブル中の対応する
エントリを無効化する。この結果、訂正不能エラ
ーが生じたページ・フレームは以後アクセスされ
なくなる。このようなページ・フレームを含む
BSMは、パフオーマンスの低下が許容限界を越
えるまでは使用可能であるが、許容限界を越える
と、BSMのエラー状態を調べるために、前述の
有効化手順がリクエストされる。 実施例の説明 第１図は本発明を適用し得る多重処理システム
の一構成例を示したものである。このシステムの
主記憶装置１は、２台のBSMコントローラBSC0
及びBSC1並びに２組のBSMセツト（BSM０及び
BSM１）から成り、システム・コントローラ４
を介してCPU０及びCPU１に接続される。各
BSC及び関連するBSMセツトは基本記憶装置
BSEを構成している。BSC０及びBSC１の各々に
は、記憶装置有効化器SV、隔離ゲートFG０及び
FG１、並びに隔離トリガFTが設けられている。
システム・コントローラ４と各BSCとの間の通信
はすべて隔離ゲートFG０及びFG１を介して行な
われる。隔離ゲートFG０及びFG１は隔離トリガ
FTの状態に応じて選択的に開閉され、もしこれ
らが閉じられると関連するBSC及びBSMセツト
はシステム・コントローラ４（及びCPU０、
CPU１）から隔離された状態になる。 隔離トリガFTは、関連するBSMセツト（BSM
０、BSM１）をシステムから切離す必要がある
ときにサービス・プロセツサ５によつてセツトさ
れ、BSMセツトをシステムに接続してもよいと
きにリセツトされる。隔離トリガFTがセツトさ
れると、関連する隔離ゲートFG０及びFG１が閉
じられるので、システム・コントローラ４、
CPU０、CPU１及びＩ／Ｏ装置はBSMセツトを
アクセスできなくなる。保守監視機構MSFに含
まれるサービス・プロセツサ５は、BSMセツト
が隔離されると、関連する記憶装置有効化器SV
に指令を送つて、BSMの検査を開始させる。各
BSC及びBSMセツトは、対応するスイツチ２又
は３が閉じている場合にのみ電源から必要な動作
電力を受取る。従つて、これらのスイツチを開い
ておけば、BSC及びBSMに動作電力が供給され
ることはないから、その間保守員は安全にBSC及
びBSMセツトの内部パーツに触れることができ
る。 第２図はBSE及びシステム・コントローラ４の
内部をもう少し詳しく示したものである。システ
ム・コントローラ４は、その下側に示されている
各装置からのアクセス・リクエストに応答して
BSEをアクセスする。２以上のアクセス・リクエ
ストがあつた場合には、そのうちの１つがリクエ
スト制御回路２０で選択され、他のリクエストは
待ち行列に入れられる。BSEに対する指令及びデ
ータは、リクエスト制御回路２０からプロセツサ
入力レジスタ（PIR）２１及び記憶装置入力レジ
スタ（SIR）２２を介してBSEに送られ、BSEか
ら読出されたデータは、記憶装置出力レジスタ
（SOR）２３、プロセツサ出力レジスタ（POR）
２４及びリクエスト制御回路２０を介して、リク
エストした装置に送られる。第２図のシステム・
コントローラ４には別の遠隔システム・コントロ
ーラが接続されているが、これは第１図のシステ
ムを二重にした場合の例である。リクエスト制御
回路２０の１例がUSP4136386に開示されている
が、これは本発明とは無関係であるから、詳細に
ついては省略する。 BSEとシステム・コントローラ４との間のすべ
ての転送は、MSFによつてセツト／リセツトさ
れる隔離トリガFTの制御のもとに隔離ゲートFG
を介して行なわれる。指令は指令レジスタ２５を
介してBSM配列ボードの制御カードに送られ
る。データは、偶数レジスタ２６又は奇数レジス
タ２７を介して、BSM配列ボードとデータ・レ
ジスタ２８との間で転送される。偶数レジスタ２
６は偶数番のデータを受取り、奇数レジスタ２７
は奇数番のデータを受取る。データの単位は72ビ
ツトのダブルワード（DW）である。偶数レジス
タ２６及び奇数レジスタ２７とBSM配列ボード
との間のデータ転送は図示のようにインターリー
ブされており、425ナノ秒で16個のダブルワード
DW０〜DW１５（１ライン）が転送される。図
にはBSM配列ボードが１つしか示されていない
が、実際には各BSMは複数の配列ボードから成
つている。 BSCに含まれる記憶装置有効化器の詳細は第３
Ａ図（第５Ａ図〜第５Ｊ図）に、他の部分の詳細
は第４Ａ図及び第４Ｂ図に各々示されている。 まず第４Ａ図及び第４Ｂ図を参照するに、第２
図に示したBSCの回路がBSM０及びBSM１の
各々に対して設けられていることがわかる。本発
明に関係する部分を除くと、第４Ａ図及び第４Ｂ
図は特願昭54−134311の第１１Ａ図及び第１１Ｂ
図と同じである。 第３Ａ図に示した記憶装置有効化器（SV）の
種々のレジスタ／カウンタ１０１〜１１２は、第
３Ｂ図に示したように、LSSD方式により直列接
続されて、１つのスキヤン・リング（シフト・レ
ジスタ）を形成している。このスキヤン・リング
の入力端子及び出力端子は何れもサービス・プロ
セツサ５を含むMSFに接続される。スキヤン・
リングは、MSFからのスキヤン・イン指令又は
スキヤン・アウト指令に応答して、データを直列
に転送する。スキヤン・リングの詳細は第６Ａ図
に示されている。スキヤン・イン（第６Ｂ図）の
場合は、全ゼロのデータがMSFから実データ・
レジスタ１０２、シーケンス・カウンタ１０９及
び割込みレジスタ１１０にスキヤン・インされ、
スキヤン・アウト（第６Ｃ図）の場合は、DWマ
ーカ・マスク・レジスタ１０５、シーケンス・カ
ウンタ１０９及びビツト・マーカ・マスク１１２
の内容は使用されず、すべてゼロに強制される。 第３Ａ図の記憶装置有効化器は、点線で囲まれ
た複数のブロツク５Ａ〜５Ｊに分けられているが
これらは第５Ａ図〜第５Ｊ図に各々対応してい
る。以下、第３Ａ図及び第５Ａ図〜第５Ｊ図を参
照しながら、記憶装置有効化器の詳細について説
明する。 前にも述べたように、MSFは選択されたBSM
の検査を開始する前に、該BSMに関連するBSC
の隔離トリガをセツトすることにより、隔離ゲー
トを介する転送が行なわれないようにしなければ
ならない。検査中のBSMがシステム・コントロ
ーラ４によつてアクセスされると、検査結果が誤
つたものになるからである。 記憶装置有効化器のサブオペレーシヨン
（SUBOP） 記憶装置有効化器のサブオペレーシヨンは、第
３Ａ図のブロツク５Ｈに含まれる３ビツトの
SUBOPカウンタ１０８によつて制御される。
SUBOP論理回路は、１つのサブオペレーシヨン
だけが実行されるのか又は一連のサブオペレーシ
ヨンが実行されるのかを示す信号をSUBOPカウ
ンタ１０８に供給する。SUBOPカウンタ１０８
は、MSFからの１つの指令に基いて所定のシー
ケンスで更新され、その度に新たなサブオペレー
シヨンが実行される。３ビツトのSUBOPカウン
タ１０８によつて制御されるサブオペレーシヨン
は次の７種類である。なお番号０〜６は、
SUBOPカウンタ１０８のカウント値０〜６に
各々対応している。 SUBOPO−検査オペレーシヨン・オフ 有効化検査は行なわれておらず、システム・コ
ントローラ４は、何れかのBSMが隔離されるま
で任意のBSC及びBSMをアクセスできる。 SUBOP１−真値比較検査 SUBOP１は、後述のSUBOP５の後で実行され
る。MSFからのスキヤン・イン指令は、SUBOP
カウンタ１０８を「１」状態にセツトし、ライ
ン・アドレス・カウンタ１０４、DWマーカ・マ
スク・レジスタ１０５及びDWカウンタ１０６を
全ゼロにセツトする。SUBOP１の実行は次の通
りである。 (1) 現ラインの各ダブル・ワード（DW）を順次
にフエツチして、実データ・レジスタ１０２に
ロードする。 (2) 比較器１１３で実データ・レジスタ１０２の
内容を予想データ・レジスタ１０３のビツト・
パターンと比較する。 (3) 現ラインにエラーがなければ、DWマーカ・
マスク・レジスタ１０５を「０」にセツトし、
そしてSUBOPカウンタ１０８を「２」にセツ
トして次のSUBOP２を開始させる。 (4) DWカウンタ１０６にあるDWアドレスがDW
マーカ・マスク・レジスタ１０５の内容に等し
いか又はそれより大きいときに比較器１１３で
不一致（エラー）が検出されると、比較器１１
３はデータ不一致信号を発生して、ブロツク５
Ｊの割込みレジスタ１１０に含まれるデータ不
一致トリガ及び検査割込みトリガをセツトし、
それにより、レジスタ／カウンタ１０１〜１１
２の内容をそのままに保つた状態で検査を停止
すると共に、MSFに割込みをかける。MSFは
スキヤン・アウト指令を出し、レジスタ／カウ
ンタ１０１〜１１２の内容を第３Ｂ図のスキヤ
ン・リングを介して直列にスキヤン・アウトさ
せる。１ビツトのBSMIDレジスタ１０１は検
査中のBSMの識別子（ID）を含み、ライン・
アドレス・カウンタ１０４は現ライン・アドレ
スを含み、DWカウンタ１０６はエラーの生じ
たダブル・ワード（DW）のアドレスを含み、
実データ・レジスタ１０２はBSMからフエツ
チされた実際のデータ即ちエラー・ダブル・ワ
ードを含み、そして予想データ・レジスタ１０
３はダブル・ワードの予想ビツト・パターンを
含んでいるから、MSFはどこにエラーが生じ
たかを正確に知ることができる。 (5) 続いてMSFは、DWマーカ・マスク・レジス
タ１０５へのスキヤン・データがエラー・ダブ
ルワードのアドレスである点を除くと最後に出
したスキヤン・イン指令と同じデータを含むス
キヤン・イン指令を出す。DWカウンタ１０６
は「０」にセツトされるので、現ラインに含ま
れるダブルワードが再び最初から順に実デー
タ・レジスタ１０２にフエツチされる。比較器
１１３は、ダブルワードのフエツチの度に予想
ビツト・パターンとの比較を行なうが、その出
力ゲート１１４は、DWカウンタ１０６の内容
がDWマーカ・マスク・レジスタ１０５にロー
ドされているエラー・ダブルワードのアドレス
を越えるまで、DWマーカ論理回路１１５の出
力によつて禁止されている。これは、前回の指
令によつて既に検査されているダブルワードが
割込みを生ぜしめないようにするためである。 SUBOP２−反転値書込み SUBOP２は、予想データ・レジスタ１０３に
ある予想ビツト・パターンの反転値を次のように
して現ラインの各ダブルワード位置に書込む。 (1) 予想データ・レジスタ１０３にある予想ビツ
ト・パターンを反転器１１６で反転し、次いで
ゲート１１７を介してBSCのデータ・レジスタ
２８に転送する。更に、ライン・アドレス・カ
ウンタ１０４にある現ライン・アドレス及び
SUBOP解続器１１８で発生されたストア（書
込み）信号をBSCの指令レジスタ２５に転送す
る。 (2) SUBOPカウンタ１０８を「３」にセツトし
て、次のSUBOP３を開始させる。 SUBOP３−反転値比較検査 (1) DWカウンタ１０６を「０」にセツトする。 (2) 現ラインの各ダブルワードを順次に実デー
タ・レジスタ１０２にフエツチする。 (3) 比較器１１３で実データ・レジスタ１０２の
内容を予想データ・レジスタ１０３の内容の反
転値と比較する。 (4) もし不一致が生じなければ、モード・レジス
タ１０７が増分モード及び減分モードの何れを
示しているかに応じてライン・アドレス・カウ
ンタ１０４を次のライン・アドレスへ増分又は
減分し、DKマーカ・マスク・レジスタ１０５
及びDWカウンタ１０６を「０」にセツトし、
そしてSUBOPカウンタ１０８を「１」
（SUBOP１）にセツトする。ライン・アドレ
ス・カウンタ１０４にオーバーフロー又はアン
ダーフローが生じると、割込みレジスタ１１０
の検査停止トリガ及び検査割込みトリガをセツ
トして、記憶装置有効化器の動作を停止させ
る。 (5) 不一致が生じなくてもモード・レジスタ１０
７が保持モードを示していると、DWマーカ・
マスク・レジスタ１０５は「０」にセツトさ
れ、SUBOPカウンタ１０８は「４」（SUBOP
４）にセツトされる。ライン・アドレス・カウ
ンタ１０４は更新されない。 (6) 比較器１１３が不一致を検出したときにDW
カウンタ１０６の内容がDWマーカ・マスク・
レジスタ１０５の内容に等しいかそれよりも大
きければ、比較器１１３からのデータ不一致信
号はゲート１１４を通つて割込みレジスタ１１
０の方へ送られ、その中のデータ不一致トリガ
及び検査割込みトリガをセツトする。この結
果、レジスタ／カウンタ１０１〜１１２の内容
をそのままに保つた状態で検査シーケンスが停
止される。MSFは割込みに応答してスキヤ
ン・アウト指令を出して、レジスタ／カウンタ
１０１〜１１２の内容を直列にスキヤン・アウ
トさせ、それに基いてエラーの位置を調べる。 (7) SUBOP１の(5)と同じ。 SUBOP４−真値書込み検査（保持モード） (1) 予想データ・レジスタ１０３にある真値デー
タをゲート１１９を介してBSCのデータ・レジ
スタ２８に転送し、ライン・アドレス・カウン
タ１０４の内容及びSUBOP解読器１１８から
のストア信号を指令レジスタ２５に転送する。
これにより、現ラインの各ダブルワード位置に
真値データが書込まれる。 (2) SUBOPカウンタ１０８を「１」にセツトし
て、現ラインに関するSUBOP１を開始させ
る。 SUBOP５−BSM初期設定 BSMの初期設定は検査前に次のようにして実
行される。 (1) MSFのスキヤン・イン指令により、予想デ
ータ・レジスタ１０３に予想ビツト・パターン
がロードされ、SUBOPカウンタ１０８は
「５」にセツトされる。次いで、ライン・アド
レス・カウンタ１０４によつてアドレス指定さ
れた現ラインの各ダブルワード位置に予想デー
タ・レジスタ１０３の内容が書込まれる。 (2) ライン・アドレス・カウンタ１０４は、モー
ド・レジスタ１０７の内容に基いて増分又は減
分される。次いでステツプ１を繰返す。 (3) ライン・アドレス・カウンタ１０４にオーバ
ーフロー又はアンダーフローが生じると、割込
みレジスタ１１０の検査停止トリガ及び検査割
込みトリガがセツトされ、記憶装置有効化器は
動作を停止する。 SUBOP６−ダブルワード検査初期設定 SUBOP６は、BSM中の任意の単一ダブルワー
ドを任意の値にセツトし得る。MSFは、スキヤ
ン・イン指令により、所定のビツト・パターンを
予想データ・レジスタ１０３にロードし、該パタ
ーンを書込むべきダブルワードのアドレスをDW
マーカ・マスク・レジスタ１０５にロードし、そ
してSUBOPカウンタ１０８を「６」にセツトす
る。記憶装置有効化器は次のように動作する。 (1) 予想データ・レジスタ１０３の内容を、DW
マーカ・マスク・レジスタ１０５及びライン・
アドレス・カウンタ１０４によつて指定された
ダブルワード位置に書込む。 (2) 割込みレジスタ１１０の検査割込みトリガ及
び検査停止トリガをセツトして、MSFに割込
み信号を送ると共に動作を停止する。 （注：SUBOP６では、BSM中の１つのダブ
ルワードだけが変更される。従つて、異なつた
ダブルワード位置に異なつたビツト・パターン
を書込むことができる。） 記憶装置有効化器による検査 MSFからの指令によつてSUBOP１が開始され
ると、自動的に次のSUBOP２及びSUBOP３が続
いて実行される。これによりBSMのセル及びア
ドレス指定回路が検査される。 通常、BSMの検査は、記憶装置有効化器に
SUBOP５を実行させるMSFからのスキヤン・イ
ン指令によつて開始される。前述のように、
SUBOP５は、すべてのダブルワード位置に真値
ビツト・パターンを書込む。 次のスキヤン・イン指令は、例えば増分モード
でSUBOP１を開始させる。SUBOP１〜SUBOP
３から成るSUBOPシーケンスはBSMの第１ライ
ンから始まつてライン毎に繰返され、不一致が生
じるか又は不一致なしにBSMの最後のラインに
達するまで続けられる。不一致が生じない限り、
BSMデータは、予想データ・レジスタ１０３の
内容の反転値になつている。検査中に不一致即ち
エラーが検出されると、記憶装置有効化器は動作
を停止して、MSFに割込み信号を送る。MSFは
これに応答して、エラーの生じたところから検査
を再開させるためのスキヤン・イン指令を送る。 MSFからの指令が保持モードでのSUBOP１の
実行を指定していた場合には、SUBOP１〜
SUBOP３のシーケンスは１ラインについて繰返
され、BSMデータは予想データ・レジスタ１０
３の内容の真値に等しい。保持モードで他のライ
ンを検査するときには、対応する他のスキヤン・
イン指令が必要である。 前述のように、SUBOP１〜SUBOP３のシーケ
ンスを増分モード及び減分モードで繰返し実行す
ると、セルの他にアドレス指定回路のエラーも検
出できる。次にこれについて説明する。 まずSUBOP５で所定のビツト・パターンを書
込むことによつてBSMを初期設定した後、MSF
は増分モードでのSUBOP１の実行を開始させ
る。SUBOP１〜SUBOP３のシーケンスは、ライ
ン・アドレスを増分させながら繰返し実行され
る。即ち、真値比較、反転値書込み及び反転値比
較がライン毎に順次に実行される。 最後のライン・アドレスについての反転値比較
が終ると、MSFはSUBOP１〜SUBOP３のシー
ケンスを今度は減分モードで実行させる。その場
合、予想データ・レジスタ１０３には、増分モー
ドのときのビツト・パターンの反転値がロードさ
れる。あとは、ライン・アドレスが順次に減分さ
れていくことを除くと、増分モードと同じであ
る。減分モードの検査が終つた時点では、BSM
に書込まれているビツト・パターンは、予想デー
タ・レジスタ１０３の内容の反転値、即ち
SUBOP５によつて初期設定された元のビツト・
パターンになつている。 検査中にアドレス指定回路でエラーが生じる
と、誤つた記憶位置がアクセスされてしまう。こ
のようなアドレス指定エラーは、まだ検査されて
いない部分で検出され得る。アドレス指定エラー
の１例を下記の表に示す。

【表】 表中、「Ｔ」は真ビツト・パターンを表わし、
「Ｃ」は反転ビツト・パターンを表わしている。
この例では、BSMのライン数は10である。 「SUBOP５」の欄は、初期設定によつてすべ
てのライン０〜９に真ビツト・パターンＴ（例え
ば1010……）が書込まれたことを示している。 まず増分モードでSUBOP１〜SUBOP３のシー
ケンスが繰返される。エラーが生じなければ、特
定のラインの検査が終つた時点では、反転パター
ンＣがこのラインに書込まれている。上表の第３
欄におけるＣ（Ｒ）は、ラインの検査がライン４
まで進んだ状態を示している。アドレス指定エラ
ーはその前のライン３のところで生じている。即
ち、ライン３の代りにライン７が誤つてアドレス
指定され、その結果、ライン３に書込まれるべき
反転パターンがライン７に書込まれた（Ｃ
（Ｉ））。ライン３は実際にはアクセスされなかつ
たのであるから、そのビツト・パターンは
SUBOP５で初期設定されたときのままである。
これはＴ（Ｉ）で示されている。他のライン５，
６，８及び９はまだ検査されていないから、それ
らのビツト・パターンはＴである。 ライン６の検査が終つて（ビツト・パターンは
Ｃになる）ライン７に進すと、反転ビツト・パタ
ーンＣが誤つてライン７に書込まれているから、
SUBOP１での真値比較で不一致が検出される。
この結果、MSFに割込みがかけられ、MSFはこ
れに応答して、レジスタ／カウンタ１０１〜１１
２から成るスキヤン・リング（第３Ｂ図）を働か
せて、必要なデータをスキヤン・アウトさせる。
この場合は、実データ・レジスタ１０２にフエツ
チされたデータと予想データ・レジスタ１０３に
あるデータとが相補形になつているから、MSF
はアドレス指定エラーが生じたことを知る。セル
の故障によつて両データが相補形になる確率は殆
んどゼロに等しい。 上表の第４欄は、増分モードでの検査が終了し
た時点でのライン０〜９の状態を示している。ア
ドレス指定エラーのため、アクセスされなかつた
ライン３だけが元の真ビツト・パターンＴ（Ｉ）
を有している。 最後のライン９の検査が終ると、上向きの矢印
で示される減分モードに入る。減分モードでは、
ライン・アドレスは９から０まで順次に減分され
る。減分モードでの検査がライン５まで進んだと
する（第５欄のＴ（Ｒ））。減分モードでは、最初
に反転ビツト・パターンＣが使用され、続いて真
ビツト・パターンＴが使用されるから、検査後の
ラインは真ビツト・パターンＴになつているはず
である。しかしながら、今回はライン６のところ
でアドレス指定エラーが生じ、ライン６の代りに
ライン１が検査されたために、ライン１のビツ
ト・パターンがＴに代つている。このエラーはＴ
（Ｄ）で示されている。ライン６は検査されなか
つたのであるから、そのビツト・パターンは増分
モード終了時の反転ビツト・パターンＣ（Ｄ）に
保たれている。ライン５が現ラインであるから、
減分モードでの検査がまだ終つていないライン０
〜４のビツト・パターンはＣになつていなければ
ならないが、ライン１は新たなアドレス指定エラ
ーのために真ビツト・パターンＴ（Ｄ）を有し、
ライン３も増分モード時のアドレス指定エラーの
ために真ビツト・パターンＴ（Ｉ）を有してい
る。これらのエラーは、減分モードでの検査が
各々ライン３及び１まで進んだときに検出され、
MSFに知らされる。 上述の説明から明らかなように、増分モードで
は大きいアドレスへのアドレス指定エラー（ライ
ン３からライン７）だけが検出され、減分モード
では小さいアドレスへのアドレス指定エラー（ラ
イン６からライン１）だけが検出される。云い換
えれば、増分モード又は減分においてまだ検査さ
れていないアドレスへのアドレス指定エラーだけ
が検出される。 MSFによる記憶装置有効化器の制御 前述のように、MSFは第３Ｂ図のスキヤン・
リングに所定のスキヤン・イン指令を入力するこ
とによつてBSMの検査を開始させ、検査中に記
憶装置有効化器から割込み信号を受取ると、スキ
ヤン・アウト指令を送つて、そのときスキヤン・
リングに保持されている情報を出力させる。これ
らの情報は、主記憶装置とは別のMSF記憶装置
に書込まれ、更にBSMの検査を再開させるため
のスキヤン・イン指令を様式化するのに使用され
る。 MSFは、実データ・レジスタ１０２及び予想
データ・レジスタ１０３からのデータをビツト毎
に比較して、どのビツト位置にエラーが生じてい
るかを調べる。この比較で訂正不能エラーが検出
されると、MSFはそれをMSF記憶装置にあるエ
ラー・テーブルに記録する。選択されたBSMに
ついてすべての検査が終了すると、MSFはエラ
ー・テーブルの内容を分析して、どのBSM配列
ボード（又はモジユール）に訂正不能エラーが生
じたか、及びBSM配列ボード（又はモジユー
ル）の位置を入換えることによつて訂正不能エラ
ーを取り除くことができるか否かを調べる。 BSM有効化プロセスは、次に説明する一連の
検査ステツプ〜から成る。各検査ステツプは
１以上のMSF指令によつて制御される。ダブル
ワード・エラーは検査ステツプで検出される。
ダブルワード中の特定のビツトを一意的に選択で
きないようなエラーは検査ステツプで検査され
る。セルの故障は検査ステツプ及びで検出さ
れる。順方向アドレス指定エラー（例えば前出の
表におけるライン３からライン７へのアドレス指
定エラー）は検査ステツプで検出される。エラ
ーの生じた配列ボード又はモジユールを特定でき
れば、セルの故障及びアドレス指定エラーを特に
区別する必要はない。再現されなかつた（従つて
特定できない）既知の記憶装置エラーがあれば、
検査ステツプで該エラーが再現される。アドレ
ス・パリテイ・エラー乃至は書込み制御チエツ
ク・エラーは特に検査されないが、BSMの検査
中にこのようなエラーが生じると、BSMの検査
は停止される。 BSM有効化プロセスがエラーなしに完了する
か又はエラーのために中断されると、各BSMは
そのすべてのダブルワード位置にゼロ及び正しい
ECCを含むように再初期設定される。 隔離されたBSMに対して行なわれるBSM有効
化プロセスの検査ステツプは次の通りである。 ステツプ− BSMの各ダブルワードがＸ“Ａ
（18）”を含むように、SUBOP５でBSMを初期
設定する。「Ｘ」は16進表示を意味し、「Ａ
（18）」は16進数のＡ（＝1010）が18個あること
を意味する。 ステツプ− SUBOP２により、BSMのライン
に反転データを書込む。即ち、このラインの各
ダブルワードがＸ“５（18）”になるようにラ
イン書込みを行なう。Ｘ“５”＝0101であるか
ら、Ｘ“５（18）”はＸ“Ａ（18）”の反転パタ
ーンになつている。次いでSUBOP３により、
このラインをフエツチして、その各ダブルワー
ドをＸ“５（18）”と比較する。SUBOP３は更
にライン・アドレスを１だけ増分する。ステツ
プは、エラーのないライン（ストローブ・ラ
インと呼ぶ）が見つかるまで繰返し実行され、
ストローブ・ラインが見つかると終了する。 ステツプ− ストローブ・ラインを次のように
して有効化する。 ストローブ・ラインの各ダブルワードをＸ
“５（18）”にし、次いでその最初のダブルワー
ドにＸ“Ａ（18）”を書込んだ後ストローブ・
ラインをフエツチして、最初のダブルワードを
Ｘ“Ａ（18）”と比較する。エラーが検出され
ない限り、後続のダブルワードについてこの手
順をあと15回繰返す（１ライン＝16ダブルワー
ド）。各々の繰返しにおいてＸ“Ａ（18）”を含
むダブルワード位置は１つだけであり、残りの
ダブルワード位置はすべてＸ“５（18）”を含
む。エラーが検出されると、新しいストロー
ブ・ラインを選択するために前のステツプ及
びを再び実行し、次いでステツプに移る。
新しいストローブ・ラインにもエラーがある
と、検査はこのラインのところで終了する。 ステツプ− ステツプで使用したストロー
ブ・ラインの偶数番の１ダブルワード及び奇数
番の１ダブルワード内で単一の“１”ビツトを
順次にシフトさせる。即ち、72種類のビツト・
パターンＢ“1000……０”、Ｂ“0100……０”、
Ｂ“0010……０”、……、Ｂ“000……01”
（「Ｂ」は２進表示を意味する）でストローブ・
ラインを検査する。もしエラーが検出される
と、ステツプ〜を繰返して新しいストロー
ブ・ラインを選択し、同様な検査を行なう。再
びエラーが検出された場合には、この新しく選
択されたストローブ・ラインのところで検査を
終了する。 ステツプ− ステツプを繰返す。即ち、
BSMを全Ｘ“Ａ（18）”状態に初期設定する。 ステツプ− BSMの最初のライン（ライン
０）をフエツチし、その各ダブルワードをＸ
“Ａ（18）”と比較する。次いで各ダブルワード
がＸ“５（18）”になるようにライン書込みを
行なう。再びラインをフエツチし、その各ダブ
ルワードをＸ“５（18）”と比較する。エラー
が検出された場合、それは特定の配列ボードに
関連している。次いで、最大のライン・アドレ
スに達するまで、即ちライン・アドレス・カウ
ンタ１０４がオーバーフローするまでライン・
アドレスを１ずつ増分することによつて同様な
検査を繰返す。 ステツプ− BSMの最大のライン・アドレス
を開始点として、SUBOP１を減分モードで実
行する。まずライン・データをフエツチし、そ
の各ダブルワードをＸ“５（18）”と比較す
る。次いで、各ダブルワードがＸ“Ａ（18）”
になるようにライン書込みを行なつた後、この
ラインを再びフエツチし、その各ダブルワード
をＸ“Ａ（18）”と比較する。検出されたエラ
ーは特定の配列ボードに関連している。ステツ
プは、ライン・アドレスを１ずつ減分してい
くことによつて続けられるが、ライン０に達す
ると（ライン・アドレス・カウンタ１０４のオ
ーバーフロー）終了する。 ステツプ− ステツプ〜の間にMSF記憶
装置内のリストに記憶された故障アドレスを調
べ、該当する各故障ライン（ステツプ〜で
検出されたものではない）についてライン・デ
ータをフエツチし、その各ダブルワードをＸ
“Ａ（18）”と比較する。次いで各ダブルワード
がＸ“５（18）”になるようにライン書込みを
行なつた後、再びフエツチし、その各ダブルワ
ードをＸ“５（18）”と比較する。最後に、ラ
インの各ダブルワードをＸ“Ａ（18）”に設定
する。ステツプは、ステツプ〜で検出さ
れたエラーを再現させるためのもので、上述の
シーケンスは各故障ラインについて約32K回繰
返される。 MSFでの検査結果の分析 隔離されたBSCに関連する各BSMの検査が完
了すると、MSFは検査中に得られたデータを分
析し、修理に関する情報を生成して、それを表示
又は印刷する。検査中に得られる主なデータは次
の通りである。 (1) サマリ・カウンタ− BSMにおける取換え
可能な最小の各ユニツト（配列ボード、モジユ
ール、カードなど）で検出されたエラーの数。 (2) 相互作用報告− 訂正不能エラー及び訂正可
能エラーを生ぜしめた、カード、ボード又はモ
ジユール間の相互作用を記した記録。 (3) エラー・データ− 主記憶装置におけるすべ
てのエラー（訂正不能エラー及び訂正可能エラ
ー）を記した記録。BSM有効化検査データ・
セツトに記録される。 (4) 状態変数− 検出されたエラーの種類を示す
標識のフイールド。 分析には、同じBSMに関する前の検査結果
も使用される。 記憶装置有効化器によるスコープ制御 BSMに関する制御情報をオシロスコープで表
示できると何かと有用である。 記憶装置有効化器は、MSFが特定のBSMを選
択し且つスキヤン・イン指令によつて第５Ｄ図に
示したスコープ・ループ・トリガをセツトした
（第６Ａ図に示したスキヤン・イン指令のビツト
位置１８４を“１”にする）場合に、BSMの任
意の入出力信号波形をオシロスコープで表示する
ためのループを与えることができる。増分モード
又は減分モードは、スキヤン・イン指令のフイー
ルド１０７で指定される。第５Ｄ図に示したスコ
ープ・ループ・トリガの補数出力Ｃはデータ不一
致線及び第５Ｃ図のオーバーフロー／アンダーフ
ロー制御を滅勢し、その結果、記憶装置有効化器
はラインのダブルワード・アドレスを連続的に増
分する。この増分はデータ不一致の場合でも停止
されることはなく、また最大又は最小のBSMア
ドレスに達した場合には、アドレス循環が行なわ
れる。 第７Ａ図及び第７Ｂ図は、本発明におけるマー
カ・マスクの利用方法の１例を示したものであ
る。第７Ａ図の例では、現ラインｎのダブルワー
ドDW３のところで不一致が生じている。最初、
DWマーカ・マスク・レジスタ１０５はゼロにセ
ツトされ、従つて比較器１１３の出力ゲート１１
４は、比較器１１３からの不一致信号を常時通過
させるように条件付けられる。出力ゲート１１４
を通過した不一致信号は割込みレジスタ１１０の
データ不一致トリガ及び検査割込みトリガをセツ
トし、その結果、MSFに割込み信号が送られ
る。このとき、DWカウンタ１０６へのDWカウ
ンタ・ラン線（第５Ｅ図）がデータ不一致トリガ
の出力によつて滅勢されるので（DWカウンタ１
０６の更新が禁止される）、記憶装置有効化器の
動作は、不一致即ちエラーの生じたダブルワード
DW３のアドレスをDWカウンタ１０６に保持し
た状態で停止される。MSFは割込み信号に応答
してスキヤン・アウト指令を出し、スキヤン・リ
ングの内容を第６Ｃ図に示したフオーマツトで出
力させる。MSFは、受取つたデータをあとでの
処理に備えて自身の記憶装置に書込む。次いで
MSFは、DWマーカ・マスク・ビツト１６２〜１
６５（第６Ａ図）の値が「３」であるスキヤン・
イン指令を出し、これにより、DWマーカ・マス
ク・レジスタ１０５に「３」即ちエラーの生じた
ダブルワードDW３のアドレスがロードされる。
このスキヤン・イン指令の他のフイールドは、ラ
インｎに対する前のスキヤン・イン指令のものと
同じである。従つて、記憶装置有効化器は再びラ
インｎをフエツチして、その最初のダブルワード
のDW０から順次に検査する。しかしながら、比
較器１１３の出力ゲート１１４は、DWカウンタ
１０６の内容が「３」を越えるまで、DWマーカ
論理回路１１５によつて滅勢されているので、実
際にエラーが検査されるのはダブルワードDW４
からであり、比較器１１３が不一致信号を発生し
ない限り、ラインｎの最後のダブルワードDW１
５まで進む。 MSFは、スキヤン・イン指令を出した後は、
以前にスキヤン・アウトされてきたデータを分析
することができる。その場合、実データ（ダブル
ワード）及び予想データを比較することにより、
どのビツト位置にエラーが生じているかを調べ
る。スキヤン・アウトされてきた各実データは、
エラー・ビツトが２以上であれば訂正不能エラー
の標識を付され、エラー・ビツトが１つだけであ
れば訂正可能エラーの標識を付される。 第８図は、データ処理システムの通常動作中に
或るBSMで訂正不能エラー（図中、「UE」と略
記）が検出された場合のCPU及びMSFの動作を
示したものである。システムの通常動作中に何れ
かのBSMで訂正不能エラー「UE」が検出される
と、BSCにあるECC機構（第４Ｂ図参照）で機
械チエツク割込みが生じる。CPUはこの割込み
に応答して「エラー」回復プログラムを実行す
る。「エラー」情報はMSFにも送られる。MSF
は、訂正不能エラー（UE）の数を計数するUEカ
ウンタをBSM毎に持つており、BSMで訂正不能
エラーが検出される度に対応するUEカウンタを
１ずつ増分する。MSFはUEカウンタの現カウン
ト値を閾値（例えば1000）と比較し、特定の
BSMに生じた訂正不能エラーの数が閾値に達し
たか否かを調べる。もし閾値以上であれば、
MSFは対応するBSMの保守計画を立てるように
システム操作員に知らせるためのメツセージをシ
ステム・コンソールに送る。次いでMSFは、検
出された訂正不能エラーのアドレスをBSMエラ
ー・テーブルに書込む。UEカウンタが閾値未満
の場合も同様な書込みが行なわれる。CPUは訂
正不能エラー情報に基いて、アドレス変換用のペ
ージ・テーブルにある訂正不能エラー・アドレス
に対応するエントリを無効化し、それに代つて別
のページ・フレームを割当てる。次いでエラーの
生じたページ・フレームに含まれていた情報が
Ｉ／Ｏ装置から取出され、新しく割当てられたペ
ージ・フレームに入れられる。かくして新たなペ
ージ・フレームを用いて、システムの通常動作が
再開される。 MSFは各BSMエラー・テーブルの内容を定期
的に検査し、もし最近変更されたことがわかる
と、そのテーブルをＩ／Ｏ装置に保管する（バツ
クアツプ用）。次いでMSFは通常の監視動作に戻
る。 第９図は、第８図のフローにおいてMSFが保
守メツセージをシステム・コンソールに送つた後
の手順を示している。この手順は操作員（又は保
守員）によつて開始される。普通、操作員は週
末、深夜などのように、システムが稼動していな
いか又は稼動状況に余裕があるときに、第９図の
保守手順を開始させる。まず操作員はMSFへ指
令を入力して、問題のBSMが使用中か否かを調
べる。MSFは機械構成テーブルを持つており、
それを調べればBSMが使用中か否かがわかる。 もし検査されるべきBSM（以下、被検査BSM
と云う）が使用中であれば、BSMオフ・ライン
移行指令がCPUに送られる。CPUはこれに応答
して被検査BSMの使用を停止し、被検査BSMに
ある有効データを別の使用可能なBSM（使用可
能なBSMがないときはＩ／Ｏ装置）に移した
後、被検査BSMが使用可能になつたことを操作
員に知らせるためのメツセージをシステム・コン
ソールに送る。被検査BSMは再び使用中か否か
を調べられ、使用中でなければ、MSFは被検査
BSMを制御しているBSCの隔離トリガをセツト
した後、被検査BSMの記憶装置有効化器による
前述の有効化検査を開始させる。この検査で訂正
不能エラー（UE）が検出されると、MSFはどの
ボード又はモジユールに訂正不能エラーが生じた
かを調べ、それに基いて、ボード又はモジユール
の取換え又は入換えを操作員に指示するメツセー
ジを表示又は印刷する。エラーによつては、特定
のボード又はモジユールを入換えるだけで、訂正
不能エラー（２ビツト以上のエラー）が訂正可能
エラー（１ビツト・エラー）に変ることがある。
取換え又は入換えは、被検査BSMへの電力供給
を停止した後に行なわれる。電力供給を停止する
には、例えば第１図に示したスイツチ２又は３を
開放すればよい。修理が終ると、被検査BSMに
再び電力が供給される。MSFは、修理された被
検査BSMに対して再び有効化検査を行なう。も
し訂正不能エラーが検出されると、上述の取換え
又は入換えのための手順が繰返される。訂正不能
エラーが検出されなければ、MSFは被検査BSM
に関連するBSMエラー・テーブル及びUEカウン
タをリセツトし、被検査BSMを含むBSEの隔離
を解除する。操作員は、修理された被検査BSM
を通常動作に復帰させるために、被検査BSMを
オン・ラインへ移行する。

【図面の簡単な説明】

第１図は本発明を組込んだデータ処理システム
の１例を示すブロツク図、第２図はBSM配列ボ
ード、BSC及びシステム・コントローラ間の関係
を示すブロツク図、第３Ａ図は本発明に従う記憶
装置有効化器を示すブロツク図、第３Ｂ図は
LSSD方式で設計された記憶装置有効化器のスキ
ヤン・リングを示すブロツク図、第４Ａ図及び第
４Ｂ図はBSCの詳細を示すブロツク図、第５Ａ図
乃至第５Ｊ図は第３Ａ図に示した記憶装置有効化
器のブロツク５Ａ乃至５Ｊの詳細を各々示すブロ
ツク図、第６Ａ図はMSFからの指令に応答して
入出力されるスキヤン・リングの詳細を示すブロ
ツク図、第６Ｂ図はMSFからのスキヤン・イン
指令によつてスキヤン・リングへ入力されるデー
タ・フオーマツトを示すブロツク図、第６Ｃ図は
MSFからのスキヤン・アウト指令によつてスキ
ヤン・リングから出力されるデータ・フオーマツ
トを示すブロツク図、第７Ａ図及び第７Ｂ図は
DWマーカ・マスク・レジスタ１０５の使用方法
を説明するためのタイミング図、第８図は訂正不
能エラーが検出された後のMSF及びCPUの動作
を示す流れ図、第９図は操作員によつて開始され
る保守手順を示す流れ図である。

Claims (1)

1. 【特許請求の範囲】 １ 少なくとも１台の処理装置と、複数組の基本
   記憶モジユール（以下、BSMセツトと略称）を
   有する主記憶装置と、前記処理装置とは別に設け
   られた保守監視機構とを含むデータ処理システム
   においてBSMセツト毎に下記の(イ)および(ロ)を具
   備することを特徴とする記憶装置有効化装置。 (イ) 前記保守監視機構の制御のもとに関連する
   BSMセツトを前記処理装置から隔離するため
   の隔離手段。 (ロ) 前記保守監視機構からの検査情報を受取るレ
   ジスタ手段と、前記隔離手段によつて隔離され
   た関連するBSMセツトの中の特定のBSMを前
   記検査情報に基いて自律的に検査する検査手段
   と、該検査手段でエラーが検出されたときに前
   記保守監視機構に割込みをかける割込み手段と
   を備え、前記保守監視機構からの要求によりエ
   ラー発生時の状況を前記保守監視機構に知らせ
   るようになつている有効化手段。