JP2018163539A - 自己診断方法および自己診断プログラム - Google Patents

自己診断方法および自己診断プログラム Download PDF

Info

Publication number
JP2018163539A
JP2018163539A JP2017060590A JP2017060590A JP2018163539A JP 2018163539 A JP2018163539 A JP 2018163539A JP 2017060590 A JP2017060590 A JP 2017060590A JP 2017060590 A JP2017060590 A JP 2017060590A JP 2018163539 A JP2018163539 A JP 2018163539A
Authority
JP
Japan
Prior art keywords
core processor
cache memory
self
diagnosis
executed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017060590A
Other languages
English (en)
Inventor
加藤　康弘
Yasuhiro Kato
康弘 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2017060590A priority Critical patent/JP2018163539A/ja
Publication of JP2018163539A publication Critical patent/JP2018163539A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

【課題】業務に支障を来すことなくマルチコアプロセッサで使用されるキャッシュメモリを診断できる自己診断方法を提供する。【解決手段】コアプロセッサとそのコアプロセッサに使用されるキャッシュメモリとの複数の組が備えられているコンピュータ10において実行される自己診断方法であって、コアプロセッサ111が、同一の組のキャッシュメモリ121に異常な箇所が存在するか否かを診断する診断処理をコンピュータ10内の他のコアプロセッサ112〜コアプロセッサ11mが稼働しており診断処理を実行していない時に実行する。【選択図】図５

Description

本発明は、自己診断方法および自己診断プログラムに関し、特にRAID(Redundant Array of Inexpensive Disks)コントローラにおけるマルチコアプロセッサが自己診断処理を実行する自己診断方法および自己診断プログラムに関する。
マルチコアプロセッサに自己診断を実行させる技術として、例えば特許文献１には、より実効性のある各プロセッサまたはコアプロセッサの正常性の診断を効率的に行うマルチプロセッサシステムが記載されている。
しかし、プロセッサに関する問題だけでなく、プロセッサが使用する構成要素に関する問題を解決できる技術も求められている。
例えば、RAIDコントローラで使用されているマルチコアプロセッサのキャッシュメモリにおいて、コレクタブルエラーが頻発するという問題が発生している。特許文献１に記載されているマルチプロセッサシステムは、コアプロセッサが使用するキャッシュメモリに対する診断機能を有していない。
特許文献２には、多重コアプロセッサと関連するマルチメモリ混載アレーが単一コンピュータチップ上で同時に試験される方法が記載されている。特許文献２に記載されている方法が使用されれば、マルチコアプロセッサで用いられているキャッシュメモリにおいて問題が生じているか否かが診断される。
特許第５０５７９１１号公報 特開２００４−２３３３５０号公報
特許文献２に記載されている方法では、データフロー制御装置が試験プログラムを受信した後、試験プログラムがデータフロー制御装置からチップ上のメモリ混載サイトの各々へ送られる。
試験プログラムがメモリ混載サイトへロードされた後、メモリアレーのどのメモリブロックが障害を有し、どのメモリブロックが障害を有していないかを判断するために、プログラムが各々のメモリ混載サイトで試験（診断）を行う。
上記の方法では、マルチコアプロセッサで用いられているキャッシュメモリが全て同時に自己診断される可能性がある。キャッシュメモリが全て同時に自己診断されるとキャッシュメモリが全て通常通りに使用されないため、RAIDコントローラを用いて行われる業務に支障が生じる可能性がある。
また、正常な業務が継続して行われるために、異常が検出されたキャッシュメモリを使用するコアプロセッサは、マルチコアプロセッサの中で使用されないように制御されることが好ましい。
［発明の目的］
そこで、本発明は、上述した課題を解決する、業務に支障を来すことなくマルチコアプロセッサで使用されるキャッシュメモリを診断できる自己診断方法および自己診断プログラムを提供することを目的とする。
本発明による自己診断方法は、コアプロセッサとそのコアプロセッサに使用されるキャッシュメモリとの複数の組が備えられているコンピュータにおいて実行される自己診断方法であって、コアプロセッサが、同一の組のキャッシュメモリに異常な箇所が存在するか否かを診断する診断処理をコンピュータ内の他のコアプロセッサが稼働しており診断処理を実行していない時に実行することを特徴とする。
本発明による自己診断プログラムは、コアプロセッサとそのコアプロセッサに使用されるキャッシュメモリとの複数の組が備えられているコンピュータにおいて実行される自己診断プログラムであって、コアプロセッサに、同一の組のキャッシュメモリに異常な箇所が存在するか否かを診断する診断処理をコンピュータ内の他のコアプロセッサが稼働しており診断処理を実行していない時に実行させることを特徴とする。
本発明によれば、業務に支障を来すことなくマルチコアプロセッサで使用されるキャッシュメモリを診断できる。
本発明によるRAIDコントローラ1000の第１の実施形態の構成例を示すブロック図である。 第１の実施形態のRAIDコントローラ1000によるキャッシュメモリ診断処理の全体動作を示すブロック図である。 マルチコアプロセッサ1600で行われるコアプロセッサの診断処理の例を示す説明図である。 第１の実施形態のファームウェアによる判断処理の動作を示すフローチャートである。 本発明による自己診断方法が実行されるコンピュータの概要を示すブロック図である。
実施形態１．
［構成の説明］
以下、本発明の実施形態を、図面を参照して説明する。図１は、本発明によるRAIDコントローラ1000の第１の実施形態の構成例を示すブロック図である。
図１に示すように、RAIDコントローラ1000は、PCI-Express（登録商標）コネクタ1100と、メインメモリ1200と、フラッシュメモリ1300と、インタフェースコントローラ1400と、インタフェースコネクタ1500と、マルチコアプロセッサ1600とを備える。
PCI-Expressコネクタ1100は、外部のPCI-Expressデバイスとの接続に使用されるコネクタである。
フラッシュメモリ1300には、ファームウェアが格納されている。本実施形態では、メインメモリ1200に展開されたファームウェアが、RAIDコントローラ1000全体を制御する。
フラッシュメモリ1300に格納されているファームウェアは、各コアプロセッサに診断の実行命令を発行する機能、診断対象のコアプロセッサを入れ替える機能、および診断結果を分析する機能を有する。また、ファームウェアは、異常なキャッシュメモリを使用するコアプロセッサが検出された場合に検出されたコアプロセッサが使用されないように制御する機能を有する。
本実施形態のファームウェアは、マルチコアプロセッサに自己診断処理を実行させるソフトウェアである。診断箇所は、コアプロセッサ、L1キャッシュメモリ（１次キャッシュメモリ）、およびL2キャッシュメモリ（２次キャッシュメモリ）である。
ファームウェアの制御により、コアプロセッサは、各キャッシュメモリの全領域に対する読み出し試験を実行する。また、コアプロセッサは、読み出し試験において検知されたエラー箇所を修復する。
また、ファームウェアによる制御では、各キャッシュメモリにおいてエラーが発生した回数が監視される。エラーが発生した回数が閾値を超えたキャッシュメモリの状態は、異常と判断される。
異常状態であると判断されたキャッシュメモリを使用するコアプロセッサは、他のコアプロセッサから切り離される。異常なコアプロセッサが切り離されることによって、マルチコアプロセッサは、縮退運転で業務を継続して実行できる。
また、ファームウェアは、各コアプロセッサに診断処理を順番に実行させる。すなわち、１つのコアプロセッサが診断処理を実行している時でも他のコアプロセッサは通常通り稼働しているため、システムの稼働中であっても診断処理が実行される。
マルチコアプロセッサ1600は、コアプロセッサ1611〜コアプロセッサ161nと、L1キャッシュメモリ1621〜L1キャッシュメモリ162nと、L2キャッシュメモリ1650とを含む。すなわち、マルチコアプロセッサ1600は、ｎ個のコアプロセッサと、ｎ個のL1キャッシュメモリとを含む。
なお、各図において「コアプロセッサ」が単に「コア」と記載されている箇所がある。また、「キャッシュメモリ」が単に「キャッシュ」と記載されている箇所がある。
各L1キャッシュメモリは、各コアプロセッサとそれぞれ対で使用されるキャッシュメモリである。例えば、コアプロセッサ1611は、L1キャッシュメモリ1621を使用する。
各L1キャッシュメモリは、L1タグ部と、L1データ部とを有する。L1タグ部には、アドレスの一部が記録される。また、L1データ部には、データが格納される。
すなわち、マルチコアプロセッサ1600は、ｎ個のL1タグ部と、ｎ個のL1データ部とを有する。例えば、L1タグ部1631は、L1キャッシュメモリ1621内のタグ部である。また、L1データ部1641は、L1キャッシュメモリ1621内のデータ部である。
L2キャッシュメモリ1650は、各コアプロセッサに使用される共通のキャッシュメモリである。L2キャッシュメモリ1650は、診断が実行される時にｎ個のキャッシュ領域に等分割されて制御される。
L2キャッシュメモリ1650内の各キャッシュ領域は、L1キャッシュメモリと同様に、L2タグ部と、L2データ部とを有する。L2タグ部には、アドレスの一部が記録される。また、L2データ部には、データが格納される。
すなわち、L2キャッシュメモリ1650は、ｎ個のL2タグ部と、ｎ個のL2データ部とを有する。例えば、L2タグ部1671は、キャッシュ領域1661内のタグ部である。また、L2データ部1681は、キャッシュ領域1661内のデータ部である。
インタフェースコネクタ1500は、外部のインタフェースとの接続に使用されるコネクタである。また、インタフェースコントローラ1400は、インタフェースコネクタ1500を介して接続されたインタフェースを制御する機能を有する。
なお、RAIDコントローラ1000において、図１に示すようにインタフェースコントローラ1400とマルチコアプロセッサ1600とがそれぞれ備えられる代わりに、インタフェースコントローラ1400とマルチコアプロセッサ1600とが一体化されたチップが用いられてもよい。
［動作の説明］
以下、本実施形態のRAIDコントローラ1000の動作を図２、図４を参照して説明する。
最初に、本実施形態のRAIDコントローラ1000のキャッシュメモリを診断する全体動作を図２を参照して説明する。図２は、第１の実施形態のRAIDコントローラ1000によるキャッシュメモリ診断処理の全体動作を示すブロック図である。
最初に、フラッシュメモリ1300からメインメモリ1200に、ファームウェアが展開される。ファームウェアは、マルチコアプロセッサ1600内の最初のコアプロセッサ（コアプロセッサ1611）に対して、L1キャッシュメモリ1621に対する診断処理を実行させる命令を発行する（ステップS1）。
なお、コアプロセッサ1611が診断処理を実行する間、コアプロセッサ1611以外のコアプロセッサ1612〜コアプロセッサ161nは、継続して通常のI/O処理等を行う。
診断処理の実行命令を受けたコアプロセッサ1611は、L1キャッシュメモリ1621内のL1タグ部1631に記録されているアドレス情報を用いて、L1データ部1641の全領域に対して読み出し（リード）を行う（ステップS2）。
読み出し時に訂正可能なエラーが検出された場合、コアプロセッサ1611は、検出されたエラーを訂正する。次いで、コアプロセッサ1611は、L1データ部1641に訂正データを書き込む。
L1キャッシュメモリ1621内のL1データ部1641の全領域に対する読み出しが完了した後、コアプロセッサ1611は、診断結果をファームウェアに報告する（ステップS3）。
報告を受けたファームウェアは、L1キャッシュメモリ1621の診断結果を基にL1キャッシュメモリ1621に異常が存在するか否かを判断する（ステップS4）。
L1キャッシュメモリ1621に異常が無ければ、ファームウェアは、引き続きコアプロセッサ1611に対して、L2キャッシュメモリ1650内のキャッシュ領域1661に対する診断処理を実行させる命令を発行する（ステップS5）。
診断処理の実行命令を受けたコアプロセッサ1611は、キャッシュ領域1661内のL2タグ部1671に記録されているアドレス情報を用いて、L2データ部1681の全領域に対して読み出し（リード）を行う（ステップS6）。
読み出し時に訂正可能なエラーが検出された場合、コアプロセッサ1611は、検出されたエラーを訂正する。次いで、コアプロセッサ1611は、L2データ部1681に訂正データを書き込む。
キャッシュ領域1661内のL2データ部1681の全領域に対する読み出しが完了した後、コアプロセッサ1611は、診断結果をファームウェアに報告する（ステップS7）。
報告を受けたファームウェアは、キャッシュ領域1661の診断結果を基にキャッシュ領域1661に異常が存在するか否かを判断する（ステップS8）。
キャッシュ領域1661に異常が無ければ、ファームウェアは、次のコアプロセッサに対して診断処理の実行命令を発行する準備を行う（ステップS9）。
以下、全てのコアプロセッサがキャッシュメモリの診断を終えるまで、RAIDコントローラ1000においてステップS1〜ステップS9の処理が繰り返し実行される。
図３は、マルチコアプロセッサ1600で行われるコアプロセッサの診断処理の例を示す説明図である。なお、図３に示す診断処理の例は、マルチコアプロセッサ1600に含まれるコアプロセッサの数が４個（クアッドコア）の場合の例である。
ファームウェアは、最初にコアプロセッサ1611に対して診断処理を実行させる命令を発行する。図３（ａ）に示すように、実行命令を受けたコアプロセッサ1611は、診断対象のコアプロセッサになる。
実行命令を受けたコアプロセッサ1611は、診断プロセスを実行する。コアプロセッサ1611が診断プロセスを実行する間、コアプロセッサ1612〜コアプロセッサ1614は、通常通り稼働する。
コアプロセッサ1611が診断プロセスを終えた後、ファームウェアは、次にコアプロセッサ1612に対して診断処理を実行させる命令を発行する。図３（ｂ）に示すように、実行命令を受けたコアプロセッサ1612は、診断対象のコアプロセッサになる。
実行命令を受けたコアプロセッサ1612は、診断プロセスを実行する。コアプロセッサ1612が診断プロセスを実行する間、コアプロセッサ1611、およびコアプロセッサ1613〜コアプロセッサ1614は、通常通り稼働する。
図３に示すように、各コアプロセッサがそれぞれ診断プロセスを終えるまで、上記の処理が繰り返し実行される。
次に、本実施形態のメインメモリ1200に展開されたファームウェアが各コアプロセッサの診断結果を判断する動作を図４を参照して説明する。図４は、第１の実施形態のファームウェアによる判断処理の動作を示すフローチャートである。
最初に、ファームウェアは、iの初期値を0に設定(i=0)する（ステップS101）。
次いで、ファームウェアは、iを1に更新(i=i+1)し、コアプロセッサ1611に対してL1キャッシュメモリ1621に対する診断処理を実行させる命令を発行する（ステップS102）。
次いで、ファームウェアは、報告されたコアプロセッサ1611のL1キャッシュメモリ1621の診断結果を確認する（ステップS103）。診断結果にエラーが含まれていなかった場合（ステップS104におけるYes）、ファームウェアは、ステップS105の処理を行う。
診断結果にエラーが含まれていた場合（ステップS104におけるNo）、ファームウェアは、含まれていたエラーの数が閾値以上であるか否かを確認する（ステップS108）。
含まれていたエラーの数が閾値未満である場合（ステップS108におけるFalse）、ファームウェアは、ステップS105の処理を行う。また、含まれていたエラーの数が閾値以上である場合（ステップS108におけるTrue）、ファームウェアは、ステップS110の処理を行う。
ステップS105で、ファームウェアは、コアプロセッサ1611に対してL2キャッシュメモリ1650内のキャッシュ領域1661に対する診断処理を実行させる命令を発行する。次いで、ファームウェアは、報告されたコアプロセッサ1611のキャッシュ領域1661の診断結果を確認する。
診断結果にエラーが含まれていなかった場合（ステップS106におけるYes）、ファームウェアは、ステップS107の処理を行う。また、診断結果にエラーが含まれていた場合（ステップS106におけるNo）、ファームウェアは、含まれていたエラーの数が閾値以上であるか否かを確認する（ステップS109）。
含まれていたエラーの数が閾値未満である場合（ステップS109におけるFalse）、ファームウェアは、ステップS107の処理を行う。また、含まれていたエラーの数が閾値以上である場合（ステップS109におけるTrue）、ファームウェアは、ステップS110の処理を行う。
ステップS110で、ファームウェアは、診断結果に含まれているエラーの数を基に対象のキャッシュメモリの状態が異常であると判定する。
次いで、ファームウェアは、状態が異常であると判定されたキャッシュメモリを使用するコアプロセッサがマルチコアプロセッサ1600内で使用されないように制御する（ステップS111）。
すなわち、ファームウェアは、対象のコアプロセッサをマルチコアプロセッサ1600内の他のコアプロセッサから切り離す。なお、ステップS111の処理が実行される具体的な方法は、特に限定されない。
対象のコアプロセッサを切り離すために、ファームウェアは、例えば対象のコアプロセッサの動作を停止させる停止処理を他のコアプロセッサに実行させる。ステップS111の処理が実行された後、ファームウェアは、再度ステップS102の処理を行う。
ステップS107で、ファームウェアは、iがn（コアプロセッサの数）より小さいか否かを確認する。i<nである場合（ステップS107におけるTrue）、ファームウェアは、再度ステップS102の処理を行う。
i≧nである場合（ステップS107におけるFalse）、ファームウェアは、判断処理を終了する。
［効果の説明］
本実施形態のRAIDコントローラは、稼働したままコアプロセッサおよびキャッシュメモリの診断と修復を実行できる。
また、本実施形態のRAIDコントローラのコアプロセッサは、ファームウェアの制御により、診断中のキャッシュメモリにおけるエラーの発生回数を監視する。エラーの発生回数が閾値を超えると、キャッシュメモリの状態が異常と判定される。
状態が異常と判定されたキャッシュメモリを使用するコアプロセッサは、他のコアプロセッサから切り離される。異常なコアプロセッサが切り離されることによって、マルチコアプロセッサは、縮退運転で業務を継続して実行できる。
また、ファームウェアは、各コアプロセッサに診断処理を順番に実行させる。すなわち、１つのコアプロセッサが診断処理を実行している時でも他のコアプロセッサは通常通り稼働しているため、システムの稼働中であっても診断処理が実行される。
本実施形態のファームウェアは、コアプロセッサにL1キャッシュメモリ、およびL2キャッシュメモリの各キャッシュメモリのデータ部およびタグ部に対して直接アクセスする処理を実行させる。すなわち、マルチコアプロセッサは、各キャッシュメモリの全領域に対して読み出しを行うことができる。
さらに、本実施形態のファームウェアは、コアプロセッサが読み出し時にエラーを検出した場合、コアプロセッサに検出されたエラーを修復させる。
本実施形態のファームウェアは、強化された診断処理をコアプロセッサに実行させることによって、後発的に発生したエラーを早期に検出できる。本実施形態のファームウェアが使用されると、重大な障害の発生を未然に防ぐ予防保守が実現される。また、異常が検出されたコアプロセッサが切り離された上でRAIDコントローラが継続して稼働するため、RAIDコントローラの可用性が高められる。
本実施形態のファームウェアは、サーバで使用されるRAIDコントローラでの利用が考えられる。特に、容易に停止させることができず長期間連続稼働することが求められるようなシステムの運用において好適に利用されることが期待される。
また、本実施形態のファームウェアは、特定のコアプロセッサから異常が検出された場合にシステムを計画的に停止させてコアプロセッサを交換するような保守運用において好適に利用されることが期待される。
次に、本発明の概要を説明する。図５は、本発明による自己診断方法が実行されるコンピュータの概要を示すブロック図である。本発明による自己診断方法は、コアプロセッサ（例えば、コアプロセッサ1611〜コアプロセッサ161n）とそのコアプロセッサに使用されるキャッシュメモリ（例えば、L1キャッシュメモリ1621〜L1キャッシュメモリ162n）との複数の組が備えられているコンピュータ10（例えば、RAIDコントローラ1000）において実行される自己診断方法であって、コアプロセッサ111が、同一の組のキャッシュメモリ121に異常な箇所が存在するか否かを診断する診断処理をコンピュータ10内の他のコアプロセッサ112〜コアプロセッサ11mが稼働しており診断処理を実行していない時に実行する。
そのような構成により、自己診断方法は、業務に支障を来すことなくマルチコアプロセッサで使用されるキャッシュメモリを診断できる。
また、コアプロセッサ111が、異常な箇所が存在すると診断されたキャッシュメモリの異常な箇所を修復してもよい。
そのような構成により、自己診断方法は、コアプロセッサにキャッシュメモリの異常な箇所を修復させることができる。
また、コアプロセッサ111が、修復不可能な異常な箇所が第１の所定値以上存在すると診断されたキャッシュメモリを使用する他のコアプロセッサの動作を停止させてもよい。
そのような構成により、自己診断方法は、コアプロセッサに使用するキャッシュメモリが異常な状態であると診断されたコアプロセッサの動作を停止させることができる。
また、コンピュータ10は、２次キャッシュメモリ（例えば、L2キャッシュメモリ1650）を備え、コアプロセッサ111が、診断処理内で２次キャッシュメモリ内のコアプロセッサ111が使用するキャッシュメモリ領域（例えば、キャッシュ領域1661〜キャッシュ領域166n）に異常な箇所が存在するか否かを診断してもよい。
そのような構成により、自己診断方法は、業務に支障を来すことなくマルチコアプロセッサに共通で使用されるキャッシュメモリを診断できる。
また、コアプロセッサ111が、異常な箇所が第２の所定値以上存在すると診断されたキャッシュメモリ領域を使用する他のコアプロセッサの動作を停止させてもよい。
そのような構成により、自己診断方法は、コアプロセッサに使用するキャッシュメモリ領域が異常な状態であると診断されたコアプロセッサの動作を停止させることができる。
また、コアプロセッサ111が、異常な箇所が存在すると診断されたキャッシュメモリ領域の異常な箇所を修復してもよい。
そのような構成により、自己診断方法は、コアプロセッサにキャッシュメモリ領域の異常な箇所を修復させることができる。
10 コンピュータ
111〜11m、1611〜161n コアプロセッサ
121〜12m キャッシュメモリ
1000 RAIDコントローラ
1100 PCI-Expressコネクタ
1200 メインメモリ
1300 フラッシュメモリ
1400 インタフェースコントローラ
1500 インタフェースコネクタ
1600 マルチコアプロセッサ
1621〜162n L1キャッシュメモリ
1631〜163n L1タグ部
1641〜164n L1データ部
1650 L2キャッシュメモリ
1661〜166n キャッシュ領域
1671〜167n L2タグ部
1681〜168n L2データ部

Claims (10)

  1. コアプロセッサと当該コアプロセッサに使用されるキャッシュメモリとの複数の組が備えられているコンピュータにおいて実行される自己診断方法であって、
    コアプロセッサが、
    同一の組のキャッシュメモリに異常な箇所が存在するか否かを診断する診断処理を前記コンピュータ内の他のコアプロセッサが稼働しており前記診断処理を実行していない時に実行する
    ことを特徴とする自己診断方法。
  2. コアプロセッサが、異常な箇所が存在すると診断されたキャッシュメモリの前記異常な箇所を修復する
    請求項１記載の自己診断方法。
  3. コアプロセッサが、修復不可能な異常な箇所が第１の所定値以上存在すると診断されたキャッシュメモリを使用する他のコアプロセッサの動作を停止させる
    請求項１または請求項２記載の自己診断方法。
  4. コンピュータは、２次キャッシュメモリを備え、
    コアプロセッサが、診断処理内で前記２次キャッシュメモリ内の前記コアプロセッサが使用するキャッシュメモリ領域に異常な箇所が存在するか否かを診断する
    請求項１から請求項３のうちのいずれか１項に記載の自己診断方法。
  5. コアプロセッサが、異常な箇所が第２の所定値以上存在すると診断されたキャッシュメモリ領域を使用する他のコアプロセッサの動作を停止させる
    請求項４記載の自己診断方法。
  6. コアプロセッサと当該コアプロセッサに使用されるキャッシュメモリとの複数の組が備えられているコンピュータにおいて実行される自己診断プログラムであって、
    コアプロセッサに、
    同一の組のキャッシュメモリに異常な箇所が存在するか否かを診断する診断処理を前記コンピュータ内の他のコアプロセッサが稼働しており前記診断処理を実行していない時に実行させる
    ための自己診断プログラム。
  7. コアプロセッサに、
    異常な箇所が存在すると診断されたキャッシュメモリの前記異常な箇所を修復する修復処理を実行させる
    請求項６記載の自己診断プログラム。
  8. コアプロセッサに、
    修復不可能な異常な箇所が第１の所定値以上存在すると診断されたキャッシュメモリを使用する他のコアプロセッサの動作を停止させる停止処理を実行させる
    請求項６または請求項７記載の自己診断プログラム。
  9. コンピュータは、２次キャッシュメモリを備え、
    コアプロセッサに、
    診断処理内で前記２次キャッシュメモリ内の前記コアプロセッサが使用するキャッシュメモリ領域に異常な箇所が存在するか否かを診断する第２診断処理を実行させる
    請求項６から請求項８のうちのいずれか１項に記載の自己診断プログラム。
  10. コアプロセッサに、
    異常な箇所が第２の所定値以上存在すると診断されたキャッシュメモリ領域を使用する他のコアプロセッサの動作を停止させる第２停止処理を実行させる
    請求項９記載の自己診断プログラム。
JP2017060590A 2017-03-27 2017-03-27 自己診断方法および自己診断プログラム Pending JP2018163539A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017060590A JP2018163539A (ja) 2017-03-27 2017-03-27 自己診断方法および自己診断プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017060590A JP2018163539A (ja) 2017-03-27 2017-03-27 自己診断方法および自己診断プログラム

Publications (1)

Publication Number Publication Date
JP2018163539A true JP2018163539A (ja) 2018-10-18

Family

ID=63859365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017060590A Pending JP2018163539A (ja) 2017-03-27 2017-03-27 自己診断方法および自己診断プログラム

Country Status (1)

Country Link
JP (1) JP2018163539A (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH064336A (ja) * 1992-06-17 1994-01-14 Nec Corp 情報処理装置
JPH09114687A (ja) * 1995-10-13 1997-05-02 Hitachi Ltd プロセッサ診断回路とこれを備えたディスクコントローラ
JPH1011319A (ja) * 1996-06-25 1998-01-16 Hitachi Ltd マルチプロセッサシステムの保守方法
JPH11232240A (ja) * 1998-02-13 1999-08-27 Nec Kofu Ltd マルチプロセッサシステムのキャッシュ障害処理方法
JP2005004290A (ja) * 2003-06-10 2005-01-06 Hitachi Ltd メモリ障害処理方式
JP2006502460A (ja) * 2001-11-09 2006-01-19 サン・マイクロシステムズ・インコーポレイテッド ブロッキングなく、キャッシュ参照間に直面するビットエラーを修正する方法および装置
WO2007096999A1 (ja) * 2006-02-24 2007-08-30 Fujitsu Limited 切り離し装置および切り離し方法
US20080163014A1 (en) * 2006-12-30 2008-07-03 Crawford John H Tracking health of integrated circuit structures
US7472224B1 (en) * 2004-10-01 2008-12-30 Advanced Micro Devices, Inc. Reconfigurable processing node including first and second processor cores
JP2013196393A (ja) * 2012-03-19 2013-09-30 Fujitsu Ltd 演算処理装置及び演算処理装置の制御方法
JP2017058953A (ja) * 2015-09-16 2017-03-23 株式会社東芝 キャッシュメモリシステム

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH064336A (ja) * 1992-06-17 1994-01-14 Nec Corp 情報処理装置
JPH09114687A (ja) * 1995-10-13 1997-05-02 Hitachi Ltd プロセッサ診断回路とこれを備えたディスクコントローラ
JPH1011319A (ja) * 1996-06-25 1998-01-16 Hitachi Ltd マルチプロセッサシステムの保守方法
JPH11232240A (ja) * 1998-02-13 1999-08-27 Nec Kofu Ltd マルチプロセッサシステムのキャッシュ障害処理方法
JP2006502460A (ja) * 2001-11-09 2006-01-19 サン・マイクロシステムズ・インコーポレイテッド ブロッキングなく、キャッシュ参照間に直面するビットエラーを修正する方法および装置
JP2005004290A (ja) * 2003-06-10 2005-01-06 Hitachi Ltd メモリ障害処理方式
US7472224B1 (en) * 2004-10-01 2008-12-30 Advanced Micro Devices, Inc. Reconfigurable processing node including first and second processor cores
WO2007096999A1 (ja) * 2006-02-24 2007-08-30 Fujitsu Limited 切り離し装置および切り離し方法
US20080163014A1 (en) * 2006-12-30 2008-07-03 Crawford John H Tracking health of integrated circuit structures
JP2013196393A (ja) * 2012-03-19 2013-09-30 Fujitsu Ltd 演算処理装置及び演算処理装置の制御方法
JP2017058953A (ja) * 2015-09-16 2017-03-23 株式会社東芝 キャッシュメモリシステム

Similar Documents

Publication Publication Date Title
EP2813949B1 (en) Multicore processor fault detection for safety critical software applications
JPS6229827B2 (ja)
EP2175372B1 (en) Computer apparatus and processor diagnostic method
US20140108859A1 (en) Core diagnostics and repair
US7587626B2 (en) Intelligent hotspare or “SmartSpare” drive with pre-emptive drive rebuild
CN112650612A (zh) 一种内存故障定位方法及装置
US20090125754A1 (en) Apparatus, system, and method for improving system reliability by managing switched drive networks
JP2017219945A (ja) 制御装置
JP2013175118A (ja) 制御装置、及びそのメモリ故障検出方法、その自己診断方法
JP2007299213A (ja) Ｒａｉｄ制御装置および障害監視方法
JP2009003592A (ja) コンピュータの異常検出・復旧方式
JP2009151420A (ja) ソフトウェア動作監視装置、プログラム
JP2018163539A (ja) 自己診断方法および自己診断プログラム
JPH02294739A (ja) 障害検出方式
JP5440673B1 (ja) プログラマブルロジックデバイス、情報処理装置、被疑箇所指摘方法およびプログラム
JP2005092695A (ja) 二重化コントローラ、その等値化モード決定方法
JP2008191864A (ja) データ処理装置及びその起動方法
JP5337661B2 (ja) メモリ制御装置及びメモリ制御装置の制御方法
JP2015106226A (ja) 二重化システム
JP3342039B2 (ja) ファイルを管理する処理装置
JP7512763B2 (ja) ファームウェア試験装置、ファームウェア試験方法およびファームウェア試験プログラム
JP5227653B2 (ja) 多重化計算機システム、及びその処理方法
TWI777259B (zh) 開機方法
US7895493B2 (en) Bus failure management method and system
CN111610778B (zh) 一种提高工控系统稳定性的自适应监测系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210831