JP2017058953A - キャッシュメモリシステム - Google Patents
キャッシュメモリシステム Download PDFInfo
- Publication number
- JP2017058953A JP2017058953A JP2015183193A JP2015183193A JP2017058953A JP 2017058953 A JP2017058953 A JP 2017058953A JP 2015183193 A JP2015183193 A JP 2015183193A JP 2015183193 A JP2015183193 A JP 2015183193A JP 2017058953 A JP2017058953 A JP 2017058953A
- Authority
- JP
- Japan
- Prior art keywords
- area
- data
- error
- error rate
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1064—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in cache or content addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1021—Hit rate improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
- G06F2212/202—Non-volatile memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/608—Details relating to cache mapping
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【解決手段】キャッシュメモリシステム1は、読み書き可能なデータを格納する第1領域と、第1領域内のデータの誤りを訂正するための誤り訂正符号を格納する第2領域と、を有するデータメモリ4を含む不揮発メモリ(キャッシュメモリ3)に、誤り訂正符号を生成するとともに、誤り訂正符号を用いて第1領域内のデータの誤り訂正を行う誤り訂正器8と、第1領域内のデータの誤り率を検出する誤り率検出器9と、誤り率に基づいて、不揮発メモリ内の第2領域のサイズを調整する領域サイズ調整部10と、を備える。
【選択図】図1
Description
前記誤り訂正符号を生成するとともに、前記誤り訂正符号を用いて前記第1領域内のデータの誤り訂正を行う誤り訂正器と、
前記第1領域内のデータの誤り率を検出する誤り率検出器と、
前記誤り率に基づいて、前記不揮発メモリ内の前記第2領域のサイズを調整する領域サイズ調整部と、を備えるキャッシュメモリシステムが提供される。
Claims (12)
- 読み書き可能なデータを格納する第1領域と、前記第1領域内のデータの誤りを訂正するための誤り訂正符号を格納する第2領域と、を有する不揮発メモリと、
前記誤り訂正符号を生成するとともに、前記誤り訂正符号を用いて前記第1領域内のデータの誤り訂正を行う誤り訂正器と、
前記第1領域内のデータの誤り率を検出する誤り率検出器と、
前記誤り率に基づいて、前記不揮発メモリ内の前記第2領域のサイズを調整する領域サイズ調整部と、を備えるキャッシュメモリシステム。 - 前記不揮発メモリは、キャッシュラインを単位としてデータの読出しおよび書き込みを行い、
前記誤り訂正器は、前記キャッシュラインを単位としてデータの誤り訂正を行い、
前記誤り率検出器は、前記キャッシュラインを単位として前記誤り率を検出し、
前記領域サイズ調整部は、前記キャッシュラインを単位として前記第2領域のサイズを調整する請求項1に記載のキャッシュメモリシステム。 - 前記不揮発メモリは、複数のウェイを有するセットアソシアティブ構造であり、
前記複数のウェイのそれぞれは、前記キャッシュラインのデータビット幅を有し、
前記領域サイズ調整部は、前記不揮発メモリの各セットごとに、前記誤り率に基づいて、ウェイを単位として前記第2領域のサイズを調整する請求項2に記載のキャッシュメモリシステム。 - 前記不揮発メモリ内の前記第1領域に書き込まれたデータを定期的に読み出して、読み出したデータを前記誤り訂正器に供給する制御部を備え、
前記誤り率検出器は、前記制御部が読み出したデータに含まれる誤りに基づいて、前記誤り率を検出する請求項1乃至3のいずれか1項に記載のキャッシュメモリシステム。 - 前記制御部は、前記第1領域内の各データごとに誤りの発生数を計測し、
前記誤り率検出器は、前記制御部にて計測された誤りの発生数に基づいて、前記第1領域内の各データの前記誤り率を検出する請求項4に記載のキャッシュメモリシステム。 - 前記領域サイズ調整部は、前記誤り率が第1閾値未満であれば、前記第2領域を第1サイズとし、前記誤り率が前記第1閾値以上であれば、前記第2領域を前記第1サイズより大きい第2サイズとする請求項1乃至5のいずれか1項に記載のキャッシュメモリシステム。
- 前記領域サイズ調整部は、前記誤り率が前記第1閾値より大きい第2閾値以上であれば、前記第1領域にデータを書き込む際に、このデータを前記不揮発メモリの下位階層のメモリに書き込む請求項6に記載のキャッシュメモリシステム。
- 前記領域サイズ調整部は、所定の条件に基づいて、前記不揮発メモリ内で前記第2領域をシフトさせる請求項1乃至7のいずれか1項に記載のキャッシュメモリシステム。
- 前記第2領域に対するアクセス回数を計測するアクセス回数計測器を備え、
前記領域サイズ調整部は、前記アクセス回数計測器で計測されたアクセス回数が所定回数に達すると、前記不揮発メモリ内で前記第2領域をシフトさせる請求項8に記載のキャッシュメモリシステム。 - 前記不揮発メモリは、前記第1領域および前記第2領域を有するデータキャッシュと、前記第1領域内のデータのアドレス情報を格納するタグメモリと、を有し、
前記タグメモリは、前記第2領域を有するか否かを示す第1情報と、前記第2領域の場所を特定する第2情報とを含む請求項1乃至9のいずれか1項に記載のキャッシュメモリシステム。 - 前記不揮発メモリは、複数のウェイを有するセットアソシアティブ構造であり、
セットごとにウェイ単位で前記第1領域または前記第2領域が設定され、
前記第1情報は、セットごとに設けられ、
前記第2情報は、各セットごとに、前記第2領域として割り当てられているウェイを特定する情報である請求項10に記載のキャッシュメモリシステム。 - 前記不揮発メモリは、MRAM(Magnetoresistive Random Access Memory)である請求項1乃至11のいずれか1項に記載のキャッシュメモリシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015183193A JP6158265B2 (ja) | 2015-09-16 | 2015-09-16 | キャッシュメモリシステム |
US15/262,413 US10360100B2 (en) | 2015-09-16 | 2016-09-12 | Cache memory system and processor system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015183193A JP6158265B2 (ja) | 2015-09-16 | 2015-09-16 | キャッシュメモリシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017058953A true JP2017058953A (ja) | 2017-03-23 |
JP6158265B2 JP6158265B2 (ja) | 2017-07-05 |
Family
ID=58257459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015183193A Active JP6158265B2 (ja) | 2015-09-16 | 2015-09-16 | キャッシュメモリシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10360100B2 (ja) |
JP (1) | JP6158265B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018163539A (ja) * | 2017-03-27 | 2018-10-18 | 日本電気株式会社 | 自己診断方法および自己診断プログラム |
JP2019139764A (ja) * | 2018-02-05 | 2019-08-22 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | メモリコントローラ、メモリシステム及びメモリ装置を使用する方法 |
US10481975B2 (en) | 2017-03-17 | 2019-11-19 | Toshiba Memory Corporation | Memory system |
JP2021047721A (ja) * | 2019-09-19 | 2021-03-25 | キオクシア株式会社 | メモリシステムおよび方法 |
US11714710B2 (en) | 2018-03-07 | 2023-08-01 | Micron Technology, Inc. | Providing data of a memory system based on an adjustable error rate |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190012566A (ko) * | 2017-07-27 | 2019-02-11 | 삼성전자주식회사 | 에러 정정 기능을 갖는 메모리 시스템, 메모리 모듈 및 메모리 컨트롤러의 동작 방법 |
US11210167B2 (en) | 2019-10-28 | 2021-12-28 | Intel Corporation | Memory wordline isolation for improvement in reliability, availability, and scalability (RAS) |
CN113223602B (zh) * | 2021-05-31 | 2023-09-15 | 西安紫光国芯半导体有限公司 | 存储器刷新补偿方法、装置、补偿电路及存储器件 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003131954A (ja) * | 2001-08-16 | 2003-05-09 | Hewlett Packard Co <Hp> | 動的可変長誤り訂正符号 |
JP2004531837A (ja) * | 2001-06-26 | 2004-10-14 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | レベル2キャッシュへのeccビットおよびプリデコードビットの記憶を追跡するためのタイプビットの使用 |
JP2007041932A (ja) * | 2005-08-04 | 2007-02-15 | Fujitsu Ltd | キャッシュメモリ装置、半導体集積回路およびキャッシュ制御方法 |
JP2012094132A (ja) * | 2010-10-01 | 2012-05-17 | Siglead Inc | 不揮発性半導体メモリ装置とデータ誤り訂正方法 |
JP2013120426A (ja) * | 2011-12-06 | 2013-06-17 | Hitachi Ltd | ソフトエラー耐性調整機能を備えた電子システム装置及びソフトエラー耐性調整方法 |
WO2014088747A1 (en) * | 2012-12-03 | 2014-06-12 | Western Digital Technologies, Inc. | Methods, solid state drive controllers and data storage devices having a runtime variable raid protection scheme |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7210077B2 (en) | 2004-01-29 | 2007-04-24 | Hewlett-Packard Development Company, L.P. | System and method for configuring a solid-state storage device with error correction coding |
JP2007305267A (ja) | 2006-05-15 | 2007-11-22 | Toshiba Corp | 半導体記憶装置 |
US7739576B2 (en) * | 2006-08-31 | 2010-06-15 | Micron Technology, Inc. | Variable strength ECC |
JP4661809B2 (ja) | 2007-03-15 | 2011-03-30 | Tdk株式会社 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
US20080298468A1 (en) * | 2007-06-04 | 2008-12-04 | Mediaphy Corporation | Error tagging for decoder |
WO2010054410A2 (en) * | 2008-11-10 | 2010-05-14 | Fusion Multisystems, Inc. (Dba Fusion-Io) | Apparatus, system, and method for predicting failures in solid-state storage |
JP2010256944A (ja) | 2009-04-21 | 2010-11-11 | Mitsubishi Electric Corp | Nand型フラッシュメモリ保守装置及びnand型フラッシュメモリ保守プログラム及びnand型フラッシュメモリ保守方法 |
JP2011198272A (ja) | 2010-03-23 | 2011-10-06 | Toshiba Corp | 半導体記憶装置および半導体記憶装置の制御方法 |
US8719663B2 (en) * | 2010-12-12 | 2014-05-06 | Lsi Corporation | Cross-decoding for non-volatile storage |
JP5364750B2 (ja) | 2011-03-25 | 2013-12-11 | 株式会社東芝 | メモリシステム、及び不揮発性メモリデバイスの制御方法 |
US9164679B2 (en) * | 2011-04-06 | 2015-10-20 | Patents1, Llc | System, method and computer program product for multi-thread operation involving first memory of a first memory class and second memory of a second memory class |
KR20130060791A (ko) | 2011-11-30 | 2013-06-10 | 삼성전자주식회사 | 마모도 제어 로직을 포함하는 메모리 시스템, 데이터 저장 장치, 메모리 카드, 그리고 솔리드 스테이트 드라이브 |
KR101893145B1 (ko) * | 2011-12-06 | 2018-10-05 | 삼성전자주식회사 | 메모리 시스템들 및 그것들의 블록 복사 방법들 |
US8930778B2 (en) * | 2012-11-15 | 2015-01-06 | Seagate Technology Llc | Read disturb effect determination |
JP5851441B2 (ja) | 2013-03-25 | 2016-02-03 | 株式会社東芝 | Nandフラッシュメモリコントローラ |
KR20140146275A (ko) * | 2013-06-14 | 2014-12-26 | 삼성전자주식회사 | 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법 및 불휘발성 메모리 시스템 |
US9653184B2 (en) * | 2014-06-16 | 2017-05-16 | Sandisk Technologies Llc | Non-volatile memory module with physical-to-physical address remapping |
US9477548B2 (en) * | 2014-08-01 | 2016-10-25 | Freescale Semiconductor, Inc. | Error repair location cache |
JP6304007B2 (ja) * | 2014-12-09 | 2018-04-04 | 株式会社デンソー | マイクロコントローラ |
US9916237B2 (en) * | 2014-12-12 | 2018-03-13 | Sandisk Technologies Llc | Model based configuration parameter management |
KR102406267B1 (ko) * | 2015-11-19 | 2022-06-08 | 삼성전자주식회사 | 불휘발성 메모리 모듈 및 이를 포함하는 전자 장치 |
-
2015
- 2015-09-16 JP JP2015183193A patent/JP6158265B2/ja active Active
-
2016
- 2016-09-12 US US15/262,413 patent/US10360100B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004531837A (ja) * | 2001-06-26 | 2004-10-14 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | レベル2キャッシュへのeccビットおよびプリデコードビットの記憶を追跡するためのタイプビットの使用 |
JP2003131954A (ja) * | 2001-08-16 | 2003-05-09 | Hewlett Packard Co <Hp> | 動的可変長誤り訂正符号 |
JP2007041932A (ja) * | 2005-08-04 | 2007-02-15 | Fujitsu Ltd | キャッシュメモリ装置、半導体集積回路およびキャッシュ制御方法 |
JP2012094132A (ja) * | 2010-10-01 | 2012-05-17 | Siglead Inc | 不揮発性半導体メモリ装置とデータ誤り訂正方法 |
JP2013120426A (ja) * | 2011-12-06 | 2013-06-17 | Hitachi Ltd | ソフトエラー耐性調整機能を備えた電子システム装置及びソフトエラー耐性調整方法 |
WO2014088747A1 (en) * | 2012-12-03 | 2014-06-12 | Western Digital Technologies, Inc. | Methods, solid state drive controllers and data storage devices having a runtime variable raid protection scheme |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10481975B2 (en) | 2017-03-17 | 2019-11-19 | Toshiba Memory Corporation | Memory system |
JP2018163539A (ja) * | 2017-03-27 | 2018-10-18 | 日本電気株式会社 | 自己診断方法および自己診断プログラム |
JP2019139764A (ja) * | 2018-02-05 | 2019-08-22 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | メモリコントローラ、メモリシステム及びメモリ装置を使用する方法 |
US11714710B2 (en) | 2018-03-07 | 2023-08-01 | Micron Technology, Inc. | Providing data of a memory system based on an adjustable error rate |
JP2021047721A (ja) * | 2019-09-19 | 2021-03-25 | キオクシア株式会社 | メモリシステムおよび方法 |
JP7353889B2 (ja) | 2019-09-19 | 2023-10-02 | キオクシア株式会社 | メモリシステムおよび方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6158265B2 (ja) | 2017-07-05 |
US20170075756A1 (en) | 2017-03-16 |
US10360100B2 (en) | 2019-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6158265B2 (ja) | キャッシュメモリシステム | |
US11347402B2 (en) | Performing wear leveling operations in a memory based on block cycles and use of spare blocks | |
US9087614B2 (en) | Memory modules and memory systems | |
US10445005B2 (en) | Memory system and operating method thereof | |
US7996710B2 (en) | Defect management for a semiconductor memory system | |
US7975170B2 (en) | Memory refresh system and method | |
US11481279B2 (en) | Apparatus including refresh controller controlling refresh operation responsive to data error | |
JP6697360B2 (ja) | メモリシステムおよびプロセッサシステム | |
US10481975B2 (en) | Memory system | |
US9990153B2 (en) | Memory system and wear-leveling method thereof | |
US10656832B2 (en) | Memory system and operation method thereof | |
US10037816B2 (en) | Memory controller, memory system including the same and operating method thereof | |
KR20190087499A (ko) | 태그 매칭 명령에 응답하는 저장회로 | |
US9875810B2 (en) | Self-identifying memory errors | |
US20170123979A1 (en) | Systems, devices, and methods for handling partial cache misses | |
US10916325B2 (en) | Memory chip and test system including the same | |
US11836089B2 (en) | Cache memory, memory system including the same and operating method thereof | |
US10607694B2 (en) | Memory system including memory device and memory controller, and operation method thereof | |
US10521134B2 (en) | Memory system | |
US10140025B2 (en) | Memory system including memory controller and operation method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170607 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6158265 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |