JP2007305267A

JP2007305267A - 半導体記憶装置

Info

Publication number: JP2007305267A
Application number: JP2006135025A
Authority: JP
Inventors: Haruki Toda; 春希戸田; Toshiaki Edahiro; 俊昭枝広
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-05-15
Filing date: 2006-05-15
Publication date: 2007-11-22
Also published as: US20070266291A1

Abstract

【課題】データの信頼性及び経済性に応じてエラー訂正可能ビット数を変更可能とした半導体記憶装置を提供する。
【解決手段】エラー検出訂正システムを備えた半導体記憶装置において、前記エラー検出訂正システムは、ＢＣＨコードを用いて２ビットエラー訂正を行う第１の動作モードと、１ビットエラー訂正を行う第２の動作モードとが、システムの主要部を共用して切り換え可能に設定される。
【選択図】図１

Description

この発明は、半導体記憶装置に係り、特にオンチップのエラー検出訂正システムに関する。

電気的書き換え可能な不揮発性半導体メモリであるフラッシュメモリは、書き換え回数の増加に従ってエラー率が大きくなる。特に、大容量化と微細化が進むと、エラー率は上昇する。このため、フラッシュメモリチップ内に或いはこれを制御するメモリコントローラにＥＣＣ（ＥｒｒｏｒＣｏｒｒｅｃｔｉｎｇＣｏｄｅ）回路を搭載することが行われる（例えば、特許文献１参照）。

フラッシュメモリを利用するホストデバイス側で、フラッシュメモリで生じたエラーを検出し訂正するＥＣＣシステムを持つようにすると、エラー率が増えた場合にホストデバイスの負荷が大きいものとなる。例えば、２ビットエラー訂正可能なＥＣＣシステムは、計算規模が大きなものとなることが知られている（例えば、特許文献２参照）。

従ってホストデバイスの負荷増大を抑えると共にエラー率増大に対処するためには、フラッシュメモリ内に２ビットエラー訂正可能なＥＣＣシステムを搭載することが望まれる。その場合に要求されることは、ＥＣＣシステムの演算速度を高速化して、フラッシュメモリの読み出しや書き込み速度の犠牲を抑えることである。
特開２０００−１７３２８９号公報特開２００４−１５２３００号公報

この発明は、データの信頼性及び経済性に応じてエラー訂正可能ビット数を変更可能とした半導体記憶装置を提供することを目的とする。

この発明の一態様による半導体記憶装置は、エラー検出訂正システムを備えた半導体記憶装置であって、
前記エラー検出訂正システムは、ＢＣＨコードを用いて２ビットエラー訂正を行う第１の動作モードと、１ビットエラー訂正を行う第２の動作モードとが、システムの主要部を共用して切り換え可能に設定される。

この発明によると、データの信頼性及び経済性に応じてエラー訂正可能ビット数を変更可能とした半導体記憶装置を提供することができる。

実施の形態の説明に先立って、この発明の概要を説明する。

半導体メモリのセルアレイの微細化と大容量化が進むと、データの信頼性を確保するために、エラー検出訂正システム（ＥＣＣシステム）が不可欠になる。しかし、ＥＣＣシステム搭載のためには、データ領域の他に検査ビット領域が必要であり、強力なＥＣＣシステムを実現するためには、それだけ検査ビット領域を大きく確保することが必要となる。

即ち、データの信頼性を確保するためには、それだけ余分な検査ビット領域をとらなければならず、その分データ領域が狭くなり、エラー訂正時間が長くかかることになる。即ち、データの信頼性と、データ領域効率及びエラー訂正速度とは互いに相反する要素となる。

例えば、２ビットエラー訂正可能なＢＣＨコードシステム（２ＥＣ−ＢＣＨシステム）では、例えば１２８の情報ビットに対して、１６の検査ビットを形成して、メモリセルに記憶する。このとき、２ＥＣ−ＢＣＨシステムのためにメモリに余分に必要とする領域は、１６／１２８＝０．１２５倍、即ちデータ保存に必要な領域に対して１２．５％増となる。

データの信頼性よりデータ保存量を優先するとすれば、ＥＣＣシステムを搭載しないか、エラー訂正可能数を減らせばよいが、データの信頼性によってはこのような選択は出来ない場合もある。そこで、メモリの使用状況によって必要な信頼性と経済性との兼ね合いでＥＣＣ効率（エラー訂正率）を選択できるようなシステムを本来のＥＣＣシステムの規模や処理速度を損なうことなく構築できる方法が望まれる。

この発明では、メモリの使用状況に応じてエラー訂正率を選択可能とする。具体的には例えば、２ＥＣ−ＢＣＨシステムを搭載し、使用状況に応じてこれを、１ビットエラー訂正２ビットエラー警告のパリティチェックコードシステム（１ＥＣ−２ＥＷシステム）として切り換えられるようにする。言い換えれば、２ＥＣ−ＢＣＨシステムの主要な回路要素をそのまま使用し、２ビットエラー訂正を行う第１の動作モードから、１ビットエラー訂正を行う第２の動作モードに切り換えられるようにした。

具体的なメモリシステムに着目すると、次の二つの態様が考えられる。

第１は、あるデータ領域について、２ＥＣ−ＢＣＨシステムを適用するか、１ＥＣ−２ＥＷシステムを適用するかのモード切り換えを可能とする。即ち、保存データに高信頼性が要求される場合は、２ＥＣ−ＢＣＨシステムを適用して、エラー訂正可能ビット数を増やす。信頼性よりも保存データ量がより要求される場合には、１ＥＣ−２ＥＷシステムを適用し、チェックビット領域をより小さくしてその分データビット領域を大きくする。これにより、２ＥＣ−ＢＣＨシステムの場合よりエラー訂正の時間も短くできる。この様に一つのデータ領域に、異なるＥＣＣシステムを切り換えて適用可能にする。

第２は、２ＥＣ−ＢＣＨシステムを適用する第１のデータ領域と、１ＥＣ−２ＥＷシステムを適用する第２のデータ領域とを併存させる。即ちメモリは、二つ以上の要求信頼度が異なるデータ領域を持って構成され、各データ領域へのアクセスの際に信頼度に合ったＥＣＣのエラー訂正可能ビット数を選択して動作させるものとする。

以上において例えば、要求信頼度が高いデータ領域には２値データ記憶方式を適用し、信頼度よりもデータ保存量が要求されるデータ領域には、多値データ記憶方式を適用することは有効である。

以下、図面を参照して、この発明の実施の形態を説明する。

図１は、ＢＣＨコードを用いた２ビットエラー訂正３ビット以上エラー警告（２ＥＣ−ＥＷ）の動作モード（或いはシステム）を基本とし、これをパリティチェックコードを用いた１ビットエラー訂正２ビットエラー警告（１ＥＣ−２ＥＷ）の動作モード（或いはシステム）への切り換え可能としたメモリシステムの概要を示す。

二つの動作モード（或いはシステム）は、回路要素の主要部を共用して、データ入力の切り換えやサブシステムのショートカットにより切り換えられる。以下の説明では、１ＥＣ−２ＥＷの動作モード（或いはシステム）、２ＥＣ−ＥＷの動作モード（或いはシステム）をそれぞれ単に、１ＥＣシステム、２ＥＣシステムという場合がある。

メモリコア１０ａは、１ＥＣ−２ＥＷシステム適用領域であり、メモリコア１０ｂは、２ＥＣ−ＥＷシステム適用領域である。即ちここでは、メモリコア１０ａ，１０ｂが一つのチップ内に別々に用意されて、これが用途に応じて使い分けられる場合を想定している。但しこれに限定されるわけではなく、メモリコア１０ａ，１０ｂが一体の領域であって、この一体のメモリ領域に対して１ＥＣ−２ＥＷシステムと２ＥＣ−ＥＷシステムとが選択的に適用されるものとしてもよい。

エンコード部１１では、記憶すべきデータとの関係で、そのデータのエラーを検出するに必要な検査ビット（チェックビット）を生成する。２ＥＣシステムの場合、データ多項式ｆ（ｘ）ｘ^１６をコード生成多項式ｇ（ｘ）で割って、その剰余多項式ｒ（ｘ）の係数として１６ビットのチェックビットを求める。１ＥＣシステムの場合は、データ多項式ｆ（ｘ）ｘ^１６をコード生成多項式ｈ（ｘ）で割って、その剰余多項式ｔ（ｘ）の係数として９ビットのチェックビットを求める。

求められたチェックビットが情報ビットと共にメモリコア１０ａ，１０ｂのセルアレイに選択的に書き込まれる。

多項式ν（ｘ）（２ＥＣシステムの場合）或いはξ（ｘ）（１ＥＣシステムの場合）で表されるメモリコア回路１０ａ，１０ｂからの読み出しデータは、デコード部即ちシンドローム演算部１２でエラーの有無を判定するためのシンドローム計算が行われる。２ＥＣシステムの場合、二つの８次の原始多項式ｍ_１（ｘ），ｍ_３（ｘ）での剰余計算によるシンドロームが求められる。

１ＥＣシステムの場合は、ここでは、ｍ_３（ｘ）での剰余を求める計算に代わって、ｍ_０（ｘ）での剰余を求める計算、即ちメモリから読み出した１２８＋９ビットのパリティを求める計算となるように、入力と出力の切り換えが行われる。

得られたシンドロームに基づきエラー位置検索を行うエラー位置検索部１３は、２段階のインデックス演算部１３ａ，１３ｂと、エラー訂正部１４のサブシステムに分けられている。２ＥＣシステムの場合に、本来の多項式の変数ｘに対してｘ＝α^σ１ｙなる変換変数ｙを導入して、エラー位置対応のインデックスｙ_ｎを求めるのが、最初の演算部１３ａであり、以下これを“ｙ_ｎロケータ（ｌｏｃａｔｏｒ）”という。その演算結果に基づいて実際のエラービット位置ｉを求めるのが、次の演算部１３ｂであり、以下これを“ｉロケータ”という。

これらサブシステムとしてのロケータは、計算規模を小さくするために、２５５を法とする加算を、１７を法とする加算と１５を法とする加算の並列処理として実現する。エラー訂正部１４ではエラー位置のビットデータが反転される。

１ＥＣシステムの場合、ｙ_ｎロケータ１３ａは、不要になる。そこでこの部分を非活性化してショートカットするため、この部分の駆動信号ＣＬＫをＶｓｓに固定すると同時に、次段への出力をインデックス“０”固定として、次段が誤った計算をしないようにする。ｉロケータ１３ｂの部分は、入力の一方が“０”固定されて加算器から実質的にはデコーダになること以外、回路的な変更はない。

２ＥＣシステム及び１ＥＣシステムの詳細を説明する前に、この実施の形態が適用されるメモリコアの具体構成を説明する。

図２は、通常のＮＡＮＤフラッシュメモリで用いられているのと同じメモリコアの構成を示している。このメモリコア回路は、セルアレイ１、センスアンプ回路２及びロウデコーダ３を有する。セルアレイ１は、直列接続されたメモリセルＭ０−Ｍ３１を有するＮＡＮＤセルユニット（ＮＡＮＤストリング）を配列して構成されている。ＮＡＮＤセルユニットＮＵの一端は選択ゲートトランジスタＳ１を介してビット線ＢＬｅ（ＢＬｏ）に、他端は選択ゲートトランジスタＳ２を介して共通ソース線ＣＥＬＳＲＣに接続されている。

メモリセルの制御ゲートは、ワード線ＷＬ０−ＷＬ３１に接続され、選択ゲートトランジスタＳ１，Ｓ２のゲートは選択ゲート線ＳＧＤ，ＳＧＳに接続されている。ワード線ＷＬ０−ＷＬ３１と選択ゲート線ＳＧＤ，ＳＧＳを選択駆動するのがロウデコーダ３である。

センスアンプ回路２は、同時書き込み及び読み出しを行う１ページ分のセンスユニットＳＡを有する。各センスユニットＳＡには、ビット線選択回路４により、隣接するビット線ＢＬｅ，ＢＬｏのいずれかが選択されて接続される。これにより、一つのワード線ＷＬｉと複数の偶数番ビット線ＢＬｅ（或いは複数の奇数番ビット線ＢＬｏ）により同時に選択されるメモリセルの集合が、同時に書き込み／読み出しが行われる１ページ（１セクタ）となる。非選択側のビット線は所定電位を与えたシールド線として利用することにより、選択ビット線間の干渉を防止することができる。

ワード線ＷＬ０−ＷＬ３１を共有するＮＡＮＤセルユニットの集合は、データ消去の単位とするブロックを構成し、図のようにビット線の方向に複数のブロックＢＬＫ０−ＢＬＫｎが配置される。

図３は、この発明が適用される、別の動作原理によるＮＡＮＤ型フラッシュメモリのメモリコアを示している。メモリセルアレイ１は、センスアンプ２を挟んで配置されたセルアレイ１ａ，１ｂに分けられている。センスアンプ回路２には、電流検出型の差動センスアンプが用いられ、セルアレイ１ａ，１ｂの一方から選択された“情報セル”と他方から選択された“参照セル”との間でセル電流差を検出してデータセンスする方式としている。

セルアレイ１ａには、一つのビット線ＢＬに、複数の情報セルＮＡＮＤストリング，Ｔ−ＮＡＮＤと、少なくとも一つの参照セルＮＡＮＤストリングＲ−ＮＡＮＤとが接続されている。セルアレイ１ｂには、セルアレイ１ａ側のビット線ＢＬと対をなすビット線ＢＢＬに、複数の情報セルＮＡＮＤストリング，Ｃ−ＮＡＮＤと、少なくとも一つの参照セルＮＡＮＤストリングＲ−ＮＡＮＤとが接続されている。

情報セルＴ−ｃｅｌｌ，Ｃ−ｃｅｌｌと参照セルＲ−ｃｅｌｌとは同じメモリセル構造を有する。そして、セルアレイ１ａ，１ｂの一方から情報セルＴ−ｃｅｌｌ（またはＣ−ｃｅｌｌ）が選択されたときに、他方からは参照セルＲ−ｃｅｌｌが選択される。

情報セルＮＡＮＤストリングＴ−ＮＡＮＤ，Ｃ−ＮＡＮＤ及び参照セルＮＡＮＤストリングＲ−ＮＡＮＤは、ビット線と直交する方向に複数個配列されて、セルブロックを構成する。セルブロックには共通に、ワード線ＴＷＬ，ＣＷＬ，ＲＷＬが配設される。

図４は、センスアンプＳＡＵに接続される情報セルＮＡＮＤストリングＴ−ＮＡＮＤ（またはＣ−ＮＡＮＤ）と参照セルＮＡＮＤストリングＲ−ＮＡＮＤの具体構成を示している。それぞれ、複数個の直列接続された、電気的書き換え可能な不揮発性メモリセルＭ０−Ｍ３１と、選択ゲートトランジスタＳＧ１，ＳＧ２とを有する。同じ不揮発性メモリセルＭ０−Ｍ３１を用いているが、情報セルＮＡＮＤストリングＴ−ＮＡＮＤ（またはＣ−ＮＡＮＤ）ではこれらが情報セルＴ−ｃｅｌｌ（またはＣ−ｃｅｌｌ）として、また参照セルＮＡＮＤストリングＲ−ＮＡＮＤでは参照セルＲ−ｃｅｌｌとして用いられる。

図５は、４値記憶を行う場合のメモリセルのデータレベル（しきい値レベル）分布を示している。情報セルＴ−ｃｅｌｌ，Ｃ−ｃｅｌｌには、４つのデータレベルＬ０，Ｌ１，Ｌ２，Ｌ３のいずれか一つが書かれる。参照セルＲ−ｃｅｌｌには、例えばデータレベルＬ０とＬ１の間に設定された参照レベルＬｒが書かれる。

４つのデータレベルＬ０−Ｌ３のビット割付は、情報セルＴ−ｃｅｌｌとＣ−ｃｅｌｌの間で異なる。例えば、４値データを上位ビットＨＢと下位ビットＬＢで（ＨＢ，ＬＢ）で表すものとして、セルアレイ１ａ側の情報セルＴ−ｃｅｌｌでは、Ｌ０＝（１，０），Ｌ１＝（１，１），Ｌ２＝（０，１），Ｌ３＝（０，０）とされ、セルアレイ１ｂ側の情報セルＣ−ｃｅｌｌでは、Ｌ０＝（０，０），Ｌ１＝（０，１），Ｌ２＝（１，１），Ｌ３＝（１，０）とされる。

図５には、読み出し時、情報セルＴ−ｃｅｌｌ，Ｃ−ｃｅｌｌに読み出すべきデータに応じて与えられる読み出し電圧Ｒ１，Ｒ２，Ｒ３及び参照セルＲ−ｃｅｌｌに与えられる読み出し電圧Ｒｒを示している。また、書き込み時、情報セルＴ−ｃｅｌｌ，Ｃ−ｃｅｌｌに書き込むべきデータに応じて与えられる書き込みベリファイ電圧Ｐ１，Ｐ２，Ｐ３及び参照セルＲ−ｃｅｌｌに与えられる書き込みベリファイ電圧Ｐｒを示している。

この様な４値データ記憶方式は、例えば画像データ等、大きなデータ保存量（大きなデータ領域）が要求される場合に好ましい。従ってこの方式では、チェックビット領域が小さい１ＥＣシステムとする。これに対して、データの高い信頼性が要求される場合には、２値データ記憶方式とすることが好ましく、またチェックビット領域が大きい２ＥＣシステムを適用する。

次に、２ＥＣ−ＥＷシステムと１ＥＣ−２ＥＷシステムの詳細を説明する。この実施の形態では、２ＥＣ−ＢＣＨシステムを１ＥＣにも対応できるようするので、まず基本となる２ＥＣ−ＢＣＨシステムを説明する。

（２ＥＣシステムのデータエンコーディング）
１２８ビットの情報データの２ビットエラーを検出訂正するに必要な２ＥＣ−ＢＣＨコードは、ガロア体ＧＦ（２^８）であり、使用するビット長は、２^８−１＝２５５であり、チェックビットとしては１６ビットが必要となる。

ガロア体ＧＦ（２^８）の原始根をαとすると、これを根とする対応するＧＦ（２）上の８次の原始多項式はｍ_１（ｘ）は、数１のように表される。即ち、αのべき乗とｍ_１（ｘ）によるｘのべき乗の既約多項式がお互いに対応するＧＦ（２５６）の要素となる。また、αの３乗を根とする８次の既約多項式としてｍ_１（ｘ）と互いに素な数１に示す多項式ｍ_３（ｘ）を用いる。

これらの二つの原始多項式をもとに、２ビットエラー訂正可能なＥＣＣが構成される。書き込むべきデータに基づいてチェックビットを生成するには、コード生成多項式として、数２のようなｍ_１（ｘ）とｍ_３（ｘ）の積多項式ｇ（ｘ）を作る。

データとして利用できるビット数は、２３９ビットであり、これらをａ_１６からａ_２５４としたとき、数３のような２３８次の情報多項式ｆ（ｘ）を作る。

実際にはデータとして用いるのは、２３９ビット中例えば１２８ビットであり、このとき１１１ビットの係数は“０” に固定して対応する次数の項がない情報多項式となる。２３９の項数の情報多項式ｆ（ｘ）のうち、その係数を“０”に固定する１１１項として、どの次数を選ぶかによって、後述するデコード時のシンドローム計算の計算量が異なるのでこの選択のしかたが重要となる。

情報多項式ｆ（ｘ）からチェックビットを作るには、ｆ（ｘ）ｘ^１６なる多項式をコード生成多項式ｇ（ｘ）で割った、数４に示すような１５次の剰余多項式ｒ（ｘ）を求める。

この剰余多項式ｒ（ｘ）の係数ｂ_１５〜ｂ_０をチェックビットとして用いる。即ち、２３９から選ばれた１２８の係数ａ_{ｉ（１４３）}〜ａ_{ｉ（１６）}を“情報ビット”とし、ｂ_１５〜ｂ_０の１６ビットを“チェックビット”として、下記数５に示す計１４４ビットがメモリに記憶させる“データビット”となる。

ａ_ｉ（ｋ）はメモリに外部から書き込むデータであり、このデータをもとに内部でチェックビットｂ_ｊが作られ同時に書き込まれる。

（２ＥＣシステムのデータデコーディング）
次に、メモリに記憶させた１４４ビットのデータからエラーを検出し２ビットのエラーまでを修正する方法について説明する。

ｆ（ｘ）ｘ^１６なる２５４次のデータ多項式の係数をメモリに記憶させてエラーが生じたとすれば、そのエラーも２５４次多項式で表される。このエラー多項式をｅ（ｘ）とすれば、メモリから読み出したデータは、数６のような構造の多項式ν（ｘ）になる。

この数６のエラー多項式ｅ（ｘ）の係数が“１”の項がエラーとなる。即ち、ｅ（ｘ）を検出することがエラー検出と訂正を行なうことに相当する。

第一段階として、読み出しデータ多項式ν（ｘ）を原始多項式ｍ_１（ｘ），ｍ_３（ｘ）で割って各々の剰余をＳ_１（ｘ），Ｓ_３（ｘ）とする。数７に示すように、これは、ｅ（ｘ）をｍ_１（ｘ），ｍ_３（ｘ）で割った剰余に等しいことは、ν（ｘ）の構造から明らかである。

この剰余Ｓ_１（ｘ）とＳ_３（ｘ）をシンドローム（syndrome）多項式という。

２ビットのエラーがｉとｊビットにあるとすれば、エラー多項式は、ｅ（ｘ）＝ｘ^ｉ＋ｘ^ｊである。この実施の形態においては、ＧＦ（２５６）の要素であるｍ_１（ｘ）＝０の根αの指数（インデックス）に関するＧＦ（２５６）内の計算でｉとｊを求める。

ｘ^ｎのｍ_１（ｘ）での剰余をｐ^ｎ（ｘ）としたとき、α^ｎ＝ｐ^ｎ（α）である。下記数８に示すように、エラーの次数の対応するα^ｉ，α^ｊのそれぞれをＸ_１，Ｘ_２とし、シンドロームＳ_１（ｘ），Ｓ_３（ｘ）に対してＳ_１（α）とＳ_３（α^３）に対応する指数をσ_１，σ_３として、Ｓ_１（α）とＳ_３（α^３）をそれぞれＳ_１とＳ_３とする。

ｍ_３（α^３）＝０であることから、次の数９の関係式が得られる。

第二段階として未知数Ｘ_１とＸ_２を根とする多項式Λ^Ｒ（ｘ）を考えると、数１０のように、積Ｘ_１Ｘ_２がＳ_１とＳ_３で表現できるので、係数がsyndrome多項式から計算できる。

第三段階としてΛ^Ｒ（ｘ）のＧＦ（２５６）での根となるα^ｎを見つければ、Ｘ_１，Ｘ_２＝α^ｎからエラービット位置ｉやｊがα^ｎのｎとして求められる。即ち、Λ^Ｒ（α^ｎ）＝０を、ｎ＝０〜２５４で探索してヒットした指数ｎがエラービットとなる。

下記数１１に示すように、1ビットエラーの時は、Ｘ_１＝Ｓ_１，Ｘ_１ ^３＝Ｓ_３＝Ｓ_１ ^３となり、エラー位置がＳ_１からわかる。エラーがないときにはＳ_１＝Ｓ_３＝０となる。３ビット以上のエラーでその位置が計算出来ないときにはＳ_１，Ｓ_３の一方のみが０となるか、解となるｎが存在しない。

（エラー位置検索）
エラー位置の検索は、Λ^Ｒ（ｘ）＝０となる根ｘ＝α^ｎのインデックスｎを求めることである。そのために、数１０に示すΛ^Ｒ（ｘ）を変形してインデックス関係だけでｎを求めることが出来るようにする。具体的に、Λ^Ｒ（ｘ）＝０を解くことは、これにｘ＝α^σ１ｙなる変数変換を施すことにより、下記数１２の変数ｙを求めることと等価になる。

この式を用いることより、変数計算から決まる指数とシンドローム計算から決まる指数とを直接比較して、一致する変数を見つけることができる。具体的には、数１２を解くために、ｙにα^ｎを代入して、下記数１３のインデックスｙ_ｎを求める。

そして、下記数１４のように、シンドローム計算で求まるインデックスσ_３−３σ_１と変数計算から決まるインデックスｙ_ｎとを比較して、一致したｎがエラー位置対応のｙのインデックスということになる。

この変数ｙのインデックスを本来の変数ｘのインデックスに戻すためには、下記数１５のように、α^σ１をｙに掛ければよい。

数１５のαのインデックスσ_１＋ｎが、エラー位置に対応するｘのインデックスであり、このｘに対して、Λ^Ｒ（ｘ）＝０となる。

図１９は、インデックスｎとｙ_ｎの対応関係をまとめたものである。ｎの順にｙ_ｎを並べたものと、ｙ_ｎの順にｎを並べたものを合わせて示したが、後者はｙ_ｎ＝０の場合を除いて同一のｙ_ｎに二つのｎが対応することを示している。なお、ｎが８５と１７０では対応するｙ_ｎはない（即ちガロア体の要素０に対応する）。またｙ_ｎの値が全ての２５５の剰余にわたっていないことが分かる。対応するｙ_ｎがない場合にはΛ^Ｒ（ｘ）に解が存在しない。

エラー位置検索で必要な計算はインデックスの合同式を解くことであり、二つの合同式を解く必要がある。はじめにシンドロームのインデックスからｙ^２＋ｙ＋１＝α^ｙｎのｙ_ｎを求める。次にこのｙ_ｎに対応するｙ＝α^ｎのインデックスｎを対応関係で見つけたあと、ｘ＝α^σ1ｙによってｘのインデックスｉを合同式を解いて求める。

合同式はいずれもＧＦ（２５６）であるので２５５を法としたものである。この計算はまともに行なうと、２５５×２５５の規模の比較を行うことに相当し回路規模が大きくなる。そこで次のように計算を並列化する。

２５５を互いに素である二つの因子（整数）に分けて、これらを法とする二つの合同式に分離して、これらの合同式を同時に満たす数はもともとの合同式も満たすことを利用する。具体的に、２５５の二つの因子はできる限り差が小さいものとすることが好ましく、２５５＝１７×１５によって、１７と１５をそれぞれ法とする合同式を同時に解く。

まず、ｙ_ｎを求めるには、数１６の合同式を用いる。即ち、１５倍したインデックス間の１７を法とした加減算と、１７倍したインデックス間の１５を法とした加減算とを同時並行させる。

次に、インデックスｉを求めるには、数１７の合同式を用いる。ここでも、１５倍したインデックス間の１７を法とした加減算と、１７倍したインデックス間の１５を法とした加減算とを同時並行させる。

図１では、数１６の加減算を並列的に行うのが、エラー位置検索部１３内のｙ_ｎロケータ１３ａであり、数１７の加減算を並列的に行うのが、ｉロケータ１３ｂである。

次に、以上の２ＥＣ−ＢＣＨシステムに併用される1ビットエラー訂正２ビットエラー警告（１ＥＣ−２ＥＷ）システムを説明する。

（１ＥＣシステムのデータエンコーディング）
１ＥＣシステムでは、２ＥＣシステムの場合と同じ８次の原始多項式ｍ_１（ｘ）と、αの０乗すなわち１を根とする１次の既約多項式としてｍ_１（ｘ）と互いに素な多項式ｍ_０（ｘ）＝ｘ＋１を用いる。

これらの多項式を用いて、データにチェックビットを付加してエンコードする方法は、まず数１８に示す、ｍ_１（ｘ）とｍ_０（ｘ）の積多項式ｈ（ｘ）を作る。

データとして利用できるビット数は２３９ビットであり、これらをａ_１６からａ_２５４として、数１９に示す情報多項式ｆ（ｘ）を作る。

２ＥＣシステムの場合と同様、実際にデータとして使うビットは、１２８とし、１１１ビットの係数は０固定する。情報データ多項式からチェックビットを作るには、数２０に示すように、ｆ（ｘ）ｘ^１６なる多項式をｈ（ｘ）で割った8次の剰余多項式ｔ（ｘ）の係数をｃ_８〜ｃ_０として、これらの係数をチェックビットとして用いる。

すなわち、下記数２１に示すように、２３９から選ばれた１２８の係数ａ_{ｉ（１４３）}〜ａ_{ｉ（１６）}と、ｃ_８〜ｃ_０の９ビットの計１３７ビットがメモリに記憶させるデータとなる。ａ_ｉ（ｋ）がメモリに外部から書き込むデータでありこのデータをもとに内部でチェックビットｃ_ｊが作られ同時に書き込まれる。

数２１に示すように、１ＥＣシステムでは、２ＥＣシステムで用いられるチェックビットのうち、ｂ_１５〜ｂ_９は固定ビット“０”として、計１２８＋９ビットがメモリに記憶される。即ち、ｂ_１５〜ｂ_９の固定ビットはメモリには記憶させないので、２ＥＣシステムに比べて、チェックビット領域は半分近く減少する。

（１ＥＣシステムのデータデコーディング）
２５４次多項式の係数をメモリに記憶させてエラーが生じたとすれば、このエラーも２５４次多項式で表される。これをｅ（ｘ）とすれば、メモリから読み出したデータは、数２２のような多項式ξ（ｘ）になる。

エラー多項式ｅ（ｘ）に含まれる多項式の次数を検出することがエラー検出と訂正を行なうことに相当する。第一段階として、数２３に示すように、ξ（ｘ）をｍ_１（ｘ），ｍ_０（ｘ）で割って各々の剰余をＳ_１（ｘ），ｐａｒｉｔｙとする。

１ビットエラーの多項式をｅ（ｘ）＝ｘ^ｉとして、ＧＦ（２５６）の要素であるｍ_１（ｘ）の根αの指数（インデックス）計算でｉを求めると、これがエラー位置になる。ｘ^ｎのｍ_１（ｘ）での剰余をｐ^ｎ（ｘ）とするとき、α^ｎ＝ｐ^ｎ（α)であり、数２４に示すように、エラーの次数の対応するα^ｉをＸ_１とし、シンドロームＳ_１（ｘ）に対してＳ_１（α)に対応するインデックスをσ_１として、Ｓ_１（α)をＳ_１とすると、Ｓ_１＝Ｘ_１，ｐａｒｉｔｙ＝ｅ（１）＝１という関係が得られる。

ｐａｒｉｔｙはｅ（ｘ）がゼロも含めて偶数個の項を含むときは０となり、特に２ビットエラーでは、ｐａｒｉｔｙ＝１＋１＝０となる。

第二段階として、Ｘ_１＝Ｓ_１をインデックスについて解く。これは２５５を法とする合同式ｎ≡σ_１を満たすｎを見つけることであり、これを満たすｎ＝ｉがエラービットとなる。

このエラー検索に２ＥＣのシステムをそのまま利用するので、２５５を互いに素である因数１７と１５に分けて、次の数２５の合同式を満たすインデックスを求める。

この方法は、２ＥＣシステムの場合と同じであり、図１ではエラー位置検索回路１３のｉロケータ１３ｂの部分がその計算を行う。インデックスの和を計算する必要はないが、ゼロとの和を取る計算として実行できる。

解の結果の判断は、数２６のようになる。

ここまで、２ＥＣシステムと、これと併用される１ＥＣシステムの概要を説明したが、以下にはそれぞれのシステムの詳細な計算手法及び、２ＥＣシステムと１ＥＣシステムの切り換え手法の詳細を説明する。

２３９の情報ビット全てを使用しないこの実施の形態のシステムでは、使用しないビットの選択がシンドローム計算等の計算量を決めることになる。デコードではシンドローム多項式の計算の後エラー位置を検索する演算などを行なうので、計算時間を短くするためにも計算量を出来るだけ少なくしたい。これは、情報多項式ｆ（ｘ）の中から、例えば最適な１２８個の項（次数）の選択を行なうことにより可能となる。

シンドローム多項式は同時に並列に計算を行なう。各多項式の各次数の係数の計算は“１”のパリティチェックであるので、どの次数の係数の計算もバラツキなくほぼ同じ時間で行なわれれば計算量は減る。

そのための選択の一つの方法は、シンドローム計算に用いられる７次の剰余多項式ｐ^ｎ（ｘ）とｐ^３ｎ（ｘ）の係数が“１”の総和を、各ｎについて求め、総和の数の少ない方から必要なデータビット数だけのｎを選択することである。２ＥＣシステムであれば、最初の１６個を検査ビットとしてｘ^０〜ｘ^１５の係数を使うので固定し、１７個目以降の選択に係数の“１”の総和の昇順選択をする。

また、同じ総和の数のグループ内で選択が終了する際には、係数“１”がｐ^ｎ（ｘ）とｐ^３ｎ（ｘ）内で各次数の項の間に均等に分布するｎを基準に同じ次数項での“１”の重なりが少ない順に選択する。すなわち基準となるｎのｐ^ｎ（ｘ），ｐ^３ｎ（ｘ）の係数“１”の次数での項の係数の総和が少ない順に選択する。

このような選択方法で選んだ２５４次のデータ多項式ｆ（ｘ）ｘ^１６で１４４ビットデータを扱う場合に使用する、１４４個の次数ｎを、図６に示す。

この選択方法は必ずしもパリティチェックを行なう多項式の各次数の係数“１”の数の最大のものを最も少なくするとは限らないが、全ての組合せの中から計算ステップが最小となるものを探索する様な大規模な計算を必要としないでシンドローム計算回路規模を減らしかつ、シンドローム計算のステップ数を減らす簡便な方法ではある。

図７は、２ＥＣシステムの場合のコード生成多項式ｇ（ｘ）の剰余ｒ^ｎ（ｘ）であって、選択されたｘ^ｎの剰余ｒ^ｎ（ｘ）の各次数での係数が“１”であるｎの表である。

例えば、ｘ^１５の係数が“１”であるｒ^ｎ（ｘ）の次数ｎは、図のｍ＝１５の列の係数“１”の数が１から６２の欄に書かれている１７，１８，２２，…，２４５，２４９，２５０である。チェックビットのｘ^１５の係数に相当するｂ_１５は情報データ多項式ｆ（ｘ）ｘ^１６の中のこの選択されたｎ次の項の係数のパリティチェックの結果として得られる。

図８は、１ＥＣシステムの場合のコード生成多項式ｈ（ｘ）の剰余ｔ^ｎ（ｘ）であって、選択されたｘ^ｎの剰余ｔ^ｎ（ｘ）の各次数での係数が“１”であるｎの表である。例えばｘ^８の係数が“１”であるｔ^ｎ（ｘ）のｎは表のｍ＝８の列の係数１の数の欄の値が１から６６に書かれている１８，２５，２６，…，２４９，２５０，２５３のｎである。

チェックビットのｘ^９の係数に相当するｃ_８は情報データの多項式ｆ（ｘ）ｘ^１６の中のこの選択されたｎ次の項の係数のパリティチェックの結果として得られる。

この実施の形態では、エンコード部１１において、図７に示したｇ（ｘ）の剰余テーブルと図８のｈ（ｘ）の剰余テーブルとで、チェックビットを生成するためのパリティチェック回路の入力部を切り換えることになる。

図９は、図１のエンコード部１１における、情報データ多項式ｆ（ｘ）ｘ^１６から、ｇ（ｘ）またはｈ（ｘ）の剰余としてチェックビットを計算する際のパリティ・チェッカ・ラダー（parity checker ladder，以下ＰＣＬと略称する）２１とその入力回路２２である。

“１ＥＣ”は生成多項式ｈ（ｘ）を使用する１ＥＣシステムの場合に“Ｈ”とするモード選択信号、“２ＥＣ”は生成多項式ｇ（ｘ）を使用する２ＥＣシステムの場合に“Ｈ”とするモード選択信号である。

１６個の４ビットＰＣＬ２１は、チェックビットを表す多項式の各次数の係数の値を計算するためのＸＯＲ回路の集合で、生成多項式によるｘ^ｎの剰余のテーブルに従って各次数で入力を選択してそのパリティを計算する。

入力回路２２は、クロックＣＬＫでプリチャージされたノード２０と、入力信号（記憶すべきデータ）である情報データ多項式の１２８個の係数信号ａ_ｉ（０）〜ａ_{ｉ（１２７）}をインバータで反転した信号をゲート入力としてノード２０を放電するためのトランジスタＭＮ１とを有する。どの係数を放電信号として選択するかは２ＥＣシステムと１ＥＣシステムの場合で異なるので、モード選択信号２ＥＣと１ＥＣで選択されるトランジスタＭＮ３とＭＮ２を、トランジスタＭＮ１とノード２０との間に介在させている。

２ＥＣシステムの場合は、チェックビット多項式は１５次、１ＥＣの場合は８次であるので、ｍ＝０〜８次までの４ビットＰＣＬ２１は、１ＥＣ，２ＥＣ共用である。従ってこの範囲では、入力信号をモード選択信号１ＥＣと２ＥＣで切り換える。即ちこれらのパリティチェック回路群の入力回路２２は、２ＥＣと１ＥＣとでその構成が変更される。

ｍ＝９〜１５次は２ＥＣシステムの場合のみ入力が有効で、１ＥＣのときは入力固定状態即ち、プリチャージ状態から変化せずに働かないようにされる。

図１０は、４ビットＰＣＬ２１の一例を示す。２ＥＣについての場合が主構成であり、これの初段入力が図９で説明した切り換え回路で１ＥＣと２ＥＣとで切り替わる。２ＥＣの場合、図７に示すように、ｘ^ｍのｍ＝１１，５，２は、パリティチェックするビット数が最大の７２個であるので、ここではこの場合を例として示す。各ｍについて、図７の表からｎを選択し、係数ａ_ｎを用いてパリティチェックを行なう。

入力の数が４の剰余系のいずれに属するかによって用いるパリティ・チェッカ（ＰＣ）を組合せる。すなわち４で割り切れれば４ビットＰＣのみで、１が余れば２ビットＰＣの一方の入力端子をＶｄｄにしたもの（すなわちインバータ）を加え、２が余れば２ビットＰＣを加え、３が余れば４ビットＰＣのひとつの入力端子をＶｄｄにしたものを加える。

ｍ＝１１，５，２の例では、７２入力であるので、初段は４ビットＰＣを１８個、２段目は１８入力となり４ビットＰＣを４個と２ビットＰＣを１個、３段目は５入力となるので４ビットＰＣを１個とインバータ、４段目は２入力なので２ビットＰＣで構成される。

図１１（ａ），（ｂ）は、２ビットＰＣの回路構成とその回路記号である。これは、２ビットの信号ａ，ｂをＸＯＲ回路とＸＮＯＲ回路でロジック演算して、“１”の数が偶数のときに出力ノードＥＰに“１”（ｅｖｅｎ-ｐａｒｉｔｙ）を出力する。

図１２（ａ），（ｂ）は、４ビットＰＣの回路構成とその回路記号を示している。これは、４ビットの信号ａ，ｂ，ｃ，ｄを、二つずつのＸＯＲ回路とＸＮＯＲ回路でロジック演算して、“１”の数が偶数であるときに、出力ノードＥＰに“１”を出力する。

次に、読み出しデータのエラー検出のためのデコード部、即ちシンドローム演算部１２の詳細を説明する。

図１３はシンドローム多項式Ｓ_１（ｘ）の計算で使用する７次の剰余多項式ｐ^ｎ（ｘ）の選択されたｎでの各次数の係数“１”のｎの表である。例えばｘ^７の係数が“１”であるｐ^ｎ（ｘ）の次数ｎは、表のｍ＝７の列の係数１の数の１から５６の欄に書かれている７，１１，１２，…，２３７，２４２，２４５である。シンドローム多項式Ｓ_１（ｘ）のｘ^７の係数はデータ多項式ν（ｘ）の中のこの選択されたｎ次の項の係数のパリティチェックの結果として得られる。

図１４は、シンドローム多項式Ｓ_３（ｘ）の計算で使用する、７次の剰余多項式ｐ^３ｎ（ｘ）の選択されたｎにおける各次数の係数が“１”であるｎの表である。例えば、ｘ^７の係数が“１”であるｐ^３ｎ（ｘ）のｎは表のｍ＝７の列の係数１の数の欄の数が１から５８の行に書かれている４，８，１４，…，２４１，２４２，２４９である。Ｓ_３（ｘ）のｘ^７の係数に相当する（ｓ３）_７は、データの多項式ν（ｘ）の中のこの選択されたｎ次の項の係数のパリティチェックの結果として得られる。

１ＥＣの場合は１２８＋９ビットのデータのパリティチェックを行なうので、この数に等しい入力を持ったＰＣＬが必要である。図１４から分かるように、ｍ＝２とｍ＝５の入力はそれぞれ６４と７３なので、和が１３７の所望値になる。そこで１ＥＣの場合はこの次数の４ビットＰＣＬを利用してデータビットのパリティチェックを行なう。

図１５は、図１のシンドローム演算部１２に用いられるパリティ・チェッカ・ラダー（ＰＣＬ）３１とその入力回路３２の構成であり、上述のように１ＥＣではｍ＝２とｍ＝５を利用してパリティチェックを行なう。即ち、ｍ＝２，５のＰＣＬ３１は、１ＥＣシステムと２ＥＣシステムとで共用され、それ以外のＰＣＬは２ＥＣシステム専用となる。

ＰＣＬ３１の入力回路３２は、基本的に図９に示しチェックビット生成部と同じであり、クロックＣＬＫでプリチャージされたノード３０と、これに接続されて入力信号であるデータｄ_０〜ｄ_１５，ｄ_ｉ（０）〜ｄ_{ｉ（１２７）}をインバータで反転した信号をゲート入力とする、放電用トランジスタＭＮ１とを有する。どの係数を放電信号として選択するかは２ＥＣシステムと１ＥＣシステムの場合で異なるので、モード選択信号２ＥＣと１ＥＣで選択されるトランジスタＭＮ３とＭＮ２を、トランジスタＭＮ１とノード３０との間に介在させている。

モード選択信号１ＥＣと２ＥＣで入力回路構成を変更するのは、ｍ＝２，５のラダー入力部であり、１ＥＣの場合その出力（ｓ３）_２，（ｓ３）_５は更に、２ビットＰＣに入力される。その出力は反転されているので、更にＮＡＮＤゲートで１ＥＣの場合のみ、ｐａｒｉｒｙ出力が得られるようになっている。２ＥＣの場合は、ＮＡＮＤゲートにより、常にｐａｒｉｔｙ＝“１”となる。

１ＥＣの場合、その他のＰＣＬは入力が固定されて非活性とされる。またチェックビットは９ビットのみ用いられるので、入力データのうち、ｄ_９〜ｄ_１５は、“０”として扱われる。

図１５に示したシンドローム形成用のパリティ・チェッカ・ラダー（ＰＣＬ）の具体的な例を２ＥＣの場合について図１６に示す。

図１４から、ｘ^ｍのｍ＝５は、パリティチェックするビット数が最大の７３個であるのでこの場合を例として示す。ｘ^３ｎのｍ_１（ｘ）の剰余多項式ｐ^３ｎ（ｘ）のｍ次項の係数が“０”でないｎは表にしてあるので、各ｍについて表からｎを選択し、ｄ_ｎを用いてパリティチェックを行なう。

ｍ＝５の例では７３入力であるので、この場合も４段のパリティチェック回路で構成する。初段は、４ビットＰＣを１８個とインバータとで構成する。２段目は１９入力となるので、４ビットＰＣを４個と４ビットＰＣの一つの入力端をＶｄｄとしたものとで構成する。３段目は５入力となるので４ビットＰＣを１個とインバータで構成する。４段目は２入力となるので、２ビットＰＣ一つで構成する。４段目出力が、シンドローム係数（ｓ３）_ｍとなる。

図１７は、シンドローム多項式Ｓ_１（ｘ）の計算で使用する、ｘ^ｎのｍ_１（ｘ）での剰余ｐ^ｎ（ｘ）の選択されたｎでの各次数における係数が“１”であるｎの表であり、図１３と同じものを示しているが、１ＥＣの場合は、ν（ｘ）の中のｎ＝９から１５は“０”固定として扱うので、破線で囲んだ部分は使われない。

図１８は、シンドロームＳ_１（ｘ）の計算で用いられる４ビットＰＣＬの構成例を示す。ｘ^ｍのｍ＝６，２は図１７からパリティチェックするビット数が最大の６６個であるのでこの場合を例として示している。各ｍについて表からｎを選択しｄ_ｎを用いてパリティチェックを行なう。結果が係数（ｓ１）_ｍとなる。

入力の数が４の剰余系のいずれに属するかによって用いるパリティチェッカ（ＰＣ）を組合せる。すなわち４で割り切れれば４ビットＰＣのみで、１が余れば２ビットＰＣの一方の入力端子をＶｄｄにしたものすなわち、インバータを加え、２が余れば２ビットＰＣを加え、３が余れば４ビットチＰＣのひとつの入力端子をＶｄｄにしたものを加える。

ｍ＝６，２の例では６６入力であるので、最初の段は４ビットＰＣを１６個と２ビットＰＣを１個用いる。２段目は１７入力となり、４ビットＰＣを4個とインバータを1個、３段目は５入力となるので４ビットＰＣを1個とインバータ、４段目は２入力となるので２ビットＰＣで構成される。

次に、シンドローム情報からエラー位置検索を行う図１のエラー位置検索部１３及びエラー訂正部１４の詳細を、図２０〜図２２を参照して説明する。

図２０はｙ_ｎロケータ１３ａ、図２１はｉロケータ１３ｂを示し、図２２はエラー訂正部１４を示している。それぞれの回路入力部には、プリデコーダを配置して、各回路規模が小さくなるようにしている。

ｙ_ｎロケータ１３ａは、図２０に示すように、シンドロームＳ１，Ｓ３をそれぞれデコードするプリデコーダ４１，４２と、そのデコード出力を並列演算する、１７を法とするインデックス加算部４３と１５を法とするインデックス加算部４４を有する。これらのインデックス加算部４３，４４は、数１６の二つの合同式を同時に解く部分、即ち２ＥＣのときの２つのエラーインデックスｙ_ｎを計算する部分である。

これらの加算部４３，４４は、ＮＡＮＤゲート４５によって、モード選択信号２ＥＣが“Ｈ”のときのみ活性になり、１ＥＣの時にはＥＣＣクロックが供給されず不活性とされる。

一方のインデックス加算部４３は、シンドロームのプリデコード結果をデコードして、インデックスに直す１５σ_３デコード部４３２と、−４５σ_１デコード部４３１と、これらに対応したインデックス−バイナリ変換部４３４，４３３と、得られたバイナリデータを１７を法として加える５ビット（ｍｏｄ１７）加算器４３５とを有する。

もう一方のインデックス加算部４４は、シンドロームのプリデコード結果をデコードして、インデックスに直す１７σ_３デコード部４４２と、−５１σ_１デコード部４４１と、これらに対応したインデックス−バイナリ変換部４４４，４４３と、得られたバイナリデータを１５を法として加える４ビット（ｍｏｄ１５）加算器４４５とを有する。

プリデコーダ兼スイッチ５１は、５ビット加算器４３５の出力のうちの下位４ビット｛１５ｙ_ｎ（１７）｝_０−３と、４ビット加算器４４５の４ビット出力｛１７ｙ_ｎ（１５）｝_０−３のプリデコードを行う。ｙ_ｎロケータ１３ａが不活性の時は、プリデコーダ兼スイッチ５１が、加算器４３５，４４５の出力を“０”に相当するように設定して、ｉロケータ１３ｂに渡す働きをする。

図２１に示すｉロケータ１３ｂは、エラー位置のインデックスｉを計算する部分であり、前述のように２ＥＣと１ＥＣとで共通に用いられる。これは、数１７の二つの合同式を並列演算で解く部分であり、１７を法とするインデックス加算部５２と、１５を法とするインデックス加算部５３とを有する。

インデックス加算部５２は、プリデコーダ５１の出力ＤＥＣ２と、５ビット加算器４３５の最上位ビット｛１５ｙ_ｎ（１７）｝_４をデコードするｙ_ｎ（１７）デコード部５２１と、シンドロームＳ１のデコード出力ＤＥＣ１をデコードする１５σ_１デコード部５２２と、これらに対応したインデックス−バイナリ変換部５２３，５２４，５２５と、そのバイナリデータを１７を法として加算する二つの５ビット（ｍｏｄ１７）加算器５２６，５２８とを有する。更に、変換部５２３の出力には、計算不可能状態（Ｎｏ-Ｉｎｄｅｘ１７）を検出するための検出部５２７が接続されている。

もう一つのインデックス加算部５３は同様に、ｙ_ｎ（１５）デコード部５３１と、１７σ_１デコード部５３２と、これらに対応したインデックス−バイナリ変換部５３３，５３４，５３５と、そのバイナリデータを１５を法として加算する二つの４ビット（ｍｏｄ１５）加算器５３６，５３８と、変換部５３３の出力から、計算不可能状態（Ｎｏ-Ｉｎｄｅｘ１５）を検出する検出部５３７とを有する。

エラー訂正部１４は、図２２に示すように構成される。即ち、ｉロケータ１３ｂの二つの５ビット加算器５２６，５２８の下位４ビット出力｛１５ｉ（１７）｝_０−３と、２つの４ビット加算器５３６，５３８の４ビット出力｛１７ｉ（１５）｝_０−３がプリデコーダ６１，６２でデコードされる。そのプリデコード出力と、二つの５ビット加算器５２６，５２８の最上位ビット出力｛１５ｉ（１７）｝_４とが、エラー位置デコード部６３に入る。

エラー位置デコード部６３の出力がエラービット位置であり、データ訂正回路６４においてメモリコアから読み出されたデータｄｋがその位置で訂正（反転）されて出力される。データ訂正回路６４には、計算不可能状態信号Ｎｏｎ-Ｉｎｄｅｘ（１７），（１５）、シンドロームＳ１，Ｓ３、１ＥＣｐａｒｉｔｙも入り、訂正不可能（Ｎｏｎ-ｃｏｒｒｅｃｔａｂｌｅ）信号を出力できるようになっている。

プリデコーダ４１，４２，６１，６２は、８ビットで表される２５６のバイナリ信号状態を、Ａｉ，Ｂｉ，Ｃｉ，Ｄｉ（ｉ＝０〜３）の組合せとして表す変換を行うものであり、図２３に示すようにＮＡＮＤ回路で構成される。即ち８ビットのバイナリを２ビットずつ下位から区切り、４進数として表して、これらをＡｉ，Ｂｉ，Ｃｉ，Ｄｉとしている。これらのプリデコーダを用いることにより、次のデコーダのトランジスタ数を８から４に半減させることができる。

１５σ_３デコード部４３２，−４５σ_１デコード部４３１，１７σ_３デコード部４４２，−５１σ_１デコード部４４１，１５σ_１デコード部５２２は、全て図２４に示すように構成され、入力信号が異なるのみである。即ちプリデコード出力Ａｉ−Ｄｉを選択的にゲート信号とするトランジスタを直列したＮＡＮＤ回路を各剰余類に属する既約多項式の数だけ並列接続して構成される。

クロックＣＬＫにより制御されるプリチャージトランジスタにより共通ノードをプリチャージし、その放電の有無で剰余類のインデックス信号“ｉｎｄｅｘｉ”とする。信号配線Ａｉ，Ｂｉ，Ｃｉ，Ｄｉ（ｉ＝０〜３）が配設され、これがＮＡＮＤ回路を構成するトランジスタのゲートにデコードのコードに従って接続される。

インデックス−バイナリ変換部４３３，４３４，４４３，４４４，５２３−５２５，５３３−５３５は、剰余類のインデックス信号“ｉｎｄｅｘｉ”を、２進数表示に変換するもので、図２５のように構成される。変換されたバイナリ情報を保持するために、クロックＣＬＫでリセットされるラッチ回路２５１が設けられている。インデックスが入力されない場合は５バイナリ回路なら２進数の３１、４バイナリ回路なら、２進数の１５である全ての信号が“Ｈ”状態を維持する。

図２６は、１７を法として、その剰余としての和を求める５ビット加算器（ｍｏｄ１７）４３５，５２６，５２８の構成を示し、図２７はその回路記号を示している。図示のように、この５ビット加算器は、５ビットの第１段加算回路７１と、その和が１７以上であることを検出して桁上げする桁上げ補正回路７２と、この桁上げ補正回路７２と共に、和が１７以上の場合に３２に対する１７の補数１５（＝３２−１７）を加えるための第２段加算回路７３とを有する。

桁上げ補正回路７２は、第１段加算回路７１の出力状態に応じて、信号ＰＦ０を発生するものである。具体的にいえば、第１段加算回路７１の最上位ビット出力Ｓ４’が“１”でありかつ、それ以外のビット出力Ｓ０，Ｓ１’〜Ｓ３’の少なくとも一つが“１”であること、即ち和が１７以上であることを検出して、信号ＰＦ０（＝“Ｈ”）を発生するように構成されている。

第２段加算回路７３は、第１段加算回路７１の出力が１７以上の場合に、１７の補数（０１１１１）を加えるというロジックが組まれている。

図２８は、１５を法として、その剰余としての和を求める４ビット加算器（ｍｏｄ１５）４４５，５３６，５３８の構成を示し、図２９はその回路記号を示している。この４ビット加算器は、４ビットの第１段加算回路８１と、その和が１５以上であることを検出して桁上げする桁上げ補正回路８２と、この桁上げ補正回路８２と共に、和が１５以上の場合に１６に対する１５の補数１（＝１６−１５）を加えるための第２段加算回路８３とを有する。

桁上げ補正回路８２は、第１段加算回路８１の出力状態に応じて、信号ＰＦ０を発生するものである。具体的にいえば、第１段加算回路８２の出力Ｓ０’〜Ｓ４’が“１”であること、即ち和が１５以上であることを検出して、信号ＰＦ０（＝“Ｈ”）を発生する。

第２段加算回路８３は、第１段加算回路８１の出力が１５以上の場合に、１５の補数（０００１）を加えるというロジックが組まれている。

図２６及び図２８に示す加算器は、クロック同期が必要でなく、入力が確定すれば出力も確定するように構成されている。これにより、システムのタイミング制御の負担を減らすことができる。

図２６−２９に示した加算器に用いられるフルアダー及びハーフアダーはそれぞれ、図３０（ａ）（ｂ）及び図３１（ａ）（ｂ）に示されている。フルアダーは、加えるビットＡとＢをＸＯＲとＸＮＯＲ回路でロジック演算を行い、桁上げ信号Ｃｉｎとのロジックを更に取って出力としてＡ，Ｂ，Ｃｉｎの和Ｓｏｕｔと桁上げ信号Ｃｏｕｔを出力する。ハーフアダーは、一般的なロジックゲートで構成される。

図３２は、ｙ_ｎロケータ１３ａの出力段のプリデコーダ兼スイッチ５１の構成である。４ビット加算器（ｍｏｄ１５）４４５の４ビット出力と、５ビット加算器（ｍｏｄ１７）の下位４ビット出力とをデコーダするもので、その基本は図２３のプリデコーダと同様である。

１ＥＣの場合は、ｙ_ｎロケータ１３ａは不活性とされるので、インデックス−バイナリ変換部４４３，４４４の出力は１５、インデックス−バイナリ変換部４３３，４３４の出力は３１となる。このとき４ビット加算器４４５の出力は、１５＋１５≡０（ｍｏｄ１５）であり、５ビット加算器４３５の出力は、３１＋３１≡１１（ｍｏｄ１７）となる。従って、次のｉロケータ１３ｂに“０”を渡すためには、モード選択信号２ＥＣが入るＮＡＮＤゲートＧ１１，Ｇ１２を用いて、１ＥＣの場合には１１のプリデコードに相当するＣ３とＤ２を強制的に“０”とする。

図３３は、ｉロケータ１３ｂのｙ_ｎ（１７）デコード部５２１及びｙ_ｎ（１５）デコード部５３１の構成を示している。これらは基本的に、ｙ_ｎロケータ１３ａの１７σ_３デコード部４４２と同じであるが、エラー数が二つの場合に相当して２つの剰余類インデックスが選択される。このため同時選択のインデックス信号がバスでぶつからないようにデコードする。即ち、同じ剰余類インデックス“ｉｎｄｅｘｉ”をindex i(bs1)とindex i(bs2)の二つに分ける。

また剰余類の要素は１５と１７の剰余であるので、９ビットのバイナリで指定されるが、１７の剰余の１６のみで最上位ビットに相当する５ビット（１７）加算器の出力｛１５ｙ_ｎ（１７）｝_４が“１”であることを利用して、剰余類の要素が１６である場合には信号Ｃｉ，Ｄｉに代わって｛１５ｙ_ｎ（１７）｝_４を用いる。これにより、４段ＮＡＮＤでデコード部が構成される。

剰余類インデックスがないときはエラー位置探索が出来ない場合であり、これを識別するのがno-index検出部５２７，５３７である。これらは図３４に示すように、インデックス−バイナリ変換出力の全ビットが“１”となることを検出するＮＡＮＤ回路で構成される。バスｂｓ１，ｂｓ２には必ず同時に信号が発生するので一方、例えばバスｂｓ１の状態のみをモニターしていれば十分である。

図３５は、エラー訂正部１４におけるエラー位置デコーダ６３の構成を示している。ここでは、バスｂｓ１，ｂｓ２にプリデコードされた４ビット（１５）加算器５３６，５３８と、５ビット（１７）加算器５２６，５２８からの信号Ａｉ，ＢｉとＣｉ，Ｄｉ，｛１５ｉ（１７）｝_４をデコードしてエラー位置信号α^ｉ（ｋ）を発生する。

プリデコードしない５ビット（１７）加算器５２６，５２８の出力｛１５ｉ（１７）｝_４も使用するのは、ｙ_ｎ（１７）デコーダなどと同じ剰余類要素１６のためである。Ａｉ，Ｂｉ，Ｃｉ，Ｄｉの組合せはバスｂｓ１とｂｓ２によらないので、バス間のＡｉ，ＢｉとＣｉ，ＤｉのＮＡＮＤノード間を接続してデコードしている。

図３６は、エラー訂正回路６４の構成である。これは、１ＥＣか２ＥＣかによって動作が異なる。２ＥＣの場合、シンドローム係数Ｓ１×Ｓ３が０でなければ１つ又は２つのエラーが発生しておりデータ訂正を行なう。Ｓ１×Ｓ３＝０の場合は二つに別れる。Ｓ１＝Ｓ３＝０であればエラー無しでデータを修正する必要は無い。Ｓ１又はＳ３の一方のみが０であれば、３ビット以上のエラーが発生しており修正は不可能である。またエラー位置探索が不可能なno-index(17)又はno-index(15)が“１”のときも３ビット以上のエラーが発生しており修正は不可能である。

これらの場合の動作を判別するために、シンドローム多項式の係数（ｓ１）_ｍと（ｓ３）_ｍの係数がすべて“０”の場合を検出するＮＯＲゲートＧ１，Ｇ２が用いられている。３ビット以上のエラーがある場合は、ゲートＧ１，Ｇ２の一方の出力が“０”となる。これを受けて、ＮＯＲゲートＧ６が訂正不能（ｎｏｎ-ｃｏｒｒｅｃｔａｂｌｅ）を示す“１”を出力する。このとき、ＮＯＲゲートＧ５の出力は“０”となり、エラー訂正を行うデコード用ＮＡＮＤゲートＧ７を非活性にする。

エラーがない場合は、ゲートＧ１，Ｇ２の出力が共に“１”となり、ＮＯＲゲートＧ４，Ｇ５ともに“０”を出力し、デコード用ＮＡＮＤゲートＧ７を非活性にする。

１又は２ビットのエラーがある場合、ゲートＧ１，Ｇ２の出力は共に“０”となり、ＮＯＲゲートＧ５の出力“１”がデコード用ＮＡＮＤゲートＧ７を活性にする。α^ｉ（ｋ）で選択されたビット位置のデータｄｋを反転する反転回路として、２ビットパリティチェック回路３６１を用いて、エラーがない場合はｄｋをそのまま、エラー位置ではこれを反転して出力する。

１ＥＣの場合は、シンドローム計算回路の設定から、シンドローム係数ｓ３がゼロになることはなく、信号No-Index (17), No-Index (15)が“０”に設定されるので、Ｓ１がゼロ以外の１ＥＣｐａｒｉｔｙ信号が“１”（即ち１ＥＣモード）のときに、ゲートＧ５の出力が“Ｈ”となりエラー訂正を行う。１ＥＣｐａｒｉｔｙが“０”のときは２ビットエラーであるので、訂正不能（ｎｏｎ−ｃｏｒｒｅｃｔａｂｌｅ）信号を発生する。

図３７は、ｙ_ｎロケータ１３ａ内の一方のインデックス加算部４３の具体構成例を示している。１７を法とするこのインデックス加算部４３では、シンドロームのインデックスσ_３とσ_１から剰余類インデックス１５σ_３−４５σ_１（ｍｏｄ１７）を求める。

入力はインデックスσ_３であり、シンドローム計算で得られた７次の多項式の係数（ｓ３）_ｍ（ｍ＝０〜７）をデコード部４３２でデコードして、１５σ_３の１７を法としての剰余類のインデックス位置の入力信号として選択する。そのインデックスをバイナリ変換部４３４で２進数に変換して、５ビットの数値をバス２０１に発生する。１７の剰余類なので選択回路数は１７個となる。

制御入力はインデックスσ_１であり、シンドローム計算で得られた７次の多項式の係数（ｓ１）_ｍ（ｍ＝０〜７）をデコード部４３１でデコードして、−４５σ_１の１７を法としての剰余類のインデックス位置の制御信号として選択する。そのインデックスをバイナリ変換部４３３で２進数に変換して、５ビットの数値をバス２０２に発生する。１７の剰余類なので選択回路数は１７個となる。

バス２０１，２０２に得られた２進数データは、５ビット（１７）加算器４３５に入り、和が求められて、１７を法とした数値がバス２０３に出力される。即ち出力は、１５ｙ_ｎの１７を法としての類を示すインデックスの２進数表示である。

図３８は、既約剰余ｐ^ｎ（ｘ）のインデックスｎを１５倍して法１７の剰余類１５ｎ（１７）として分類したものである。０から１６のインデックスで分類され、各々の類には１５個のｎが含まれこれらに対応するｐ^ｎ（ｘ）の各次数の係数に従ってプリデコーダされた信号Ａｉ，Ｂｉ，Ｃｉ，Ｄｉの各ｉ（＝０〜３）を示した。

これらの信号Ａｉ，Ｂｉ，Ｃｉ，Ｄｉでインデックス加算部４３のデコードトランジスタのゲートへの信号接続が決まる。例えばインデックス１においては並列にＮＯＲ接続されるＮＡＮＤのノードは、ｎが１６１，５９，２４６，１２７，４２，９３，１７８，１４４，２１２，２２９，１１０，１９５，８，７６，２５に相当し、ＮＡＮＤのトランジスタゲートへは対応するＡｉ，Ｂｉ，Ｃｉ，Ｄｉを接続する。

図３９は、既約剰余ｐ^ｎ（ｘ）のインデックスｎを−４５倍して法１７の剰余類−４５ｎ（１７）として分類したものである。０から１６のインデックスで分類され、各々の類には１５個のｎが含まれこれらに対応するｐ^ｎ（ｘ）の各次数の係数に従ってプリデコーダされた信号Ａｉ，Ｂｉ，Ｃｉ，Ｄｉの各ｉ（＝０〜３）を示した。

これらの信号Ａｉ，Ｂｉ，Ｃｉ，Ｄｉでインデックス加算部４３のデコードトランジスタのゲートへの信号接続が決まる。例えばインデックス１においては並列にＮＯＲ接続されるＮＡＮＤのノードは、ｎが８８，１７３，１２２，１５６，７１，２０，１９０，２０７，２４１，５４，３７，１３９，１０５，２２４，３に相当し、ＮＡＮＤのトランジスタゲートへは対応するＡｉ，Ｂｉ，Ｃｉ，Ｄｉを接続する。

図４０は、ｙ_ｎロケータ１３ａ内のもう一方のインデックス加算部４４の具体構成例を示している。１５を法とするこのインデックス加算部４４では、シンドロームのインデックスσ_３とσ_１から剰余類インデックス１７σ_３−５１σ_１（ｍｏｄ１５）を求める。

入力はインデックスσ_３であり、シンドローム計算で得られた７次の多項式の係数（ｓ３）_ｍ（ｍ＝０〜７）をデコード部４４２でデコードして１７σ_３の法１５の剰余類のインデックス位置の入力信号として選択する。これをバイナリ変換部４４４で２進数に変換してバス３０１に出力する。法が１５なので選択回路数は１５個である。

制御入力はインデックスσ_１であり、シンドローム計算で得られた７次の多項式の係数（ｓ１）_ｍ（ｍ＝０〜７）をデコード部４４１でデコードして、−５１σ_１の法１５の剰余類のインデックス位置を選択し、これをバイナリ変換部４４３で２進数に変換してバス３０２に出力する。法が１５なので５１とは３を共通因子として含み、剰余類の数は１５／３＝５となり、その剰余類の法１５でのインデックスは０，３，６，９，１２となるので選択回路数は５個である。

２進数に変換されたバス３０１，３０２上の数値は、４ビット（１５）加算器４４５に入り、和が求められて、１５を法とした数値がバス３０３に出力される。即ち出力は、１７ｙ_ｎの１５を法としての類を示すインデックスの２進数表示である。

図４１は、既約剰余ｐ^ｎ（ｘ）のインデックスｎを１７倍して法１５の剰余類１７ｎ（１５）として分類したものである。０から１４のインデックスで分類され、各々の類には１７個のｎが含まれこれらに対応するｐ^ｎ（ｘ）の各次数の係数に従ってプリデコーダされた信号Ａｉ，Ｂｉ，Ｃｉ，Ｄｉの各ｉ（＝０〜３）を示した。これらの信号Ａｉ，Ｂｉ，Ｃｉ，Ｄでインデックス加算部４４のデコードトランジスタのゲートへの信号の接続が決まる。

例えばインデックス１においては並列にＮＯＲ接続されるＮＡＮＤのノードは、ｎが１７３，２３３，２０３，２３，８３，１５８，１８８，６８，３８，１２８，１４３，９８，５３，２１８，８，１１３，２４８に相当し、ＮＡＮＤのトランジスタゲートへは対応するＡｉ，Ｂｉ，Ｃｉ，Ｄｉを接続する。

図４２は、既約剰余ｐ^ｎ（ｘ）のインデックスｎを−５１倍して法１５の剰余類−１７ｎ（１５）として分類したものである。０，３，６，９，１２のインデックスで分類され、各々の類には５１個のｎが含まれ、これらに対応するｐ^ｎ（ｘ）の各次数の係数に従ってプリデコーダされた信号Ａｉ，Ｂｉ，Ｃｉ，Ｄｉの各ｉ（＝０〜３）を示した。

これらの信号Ａｉ，Ｂｉ，Ｃｉ，Ｄｉでインデックス加算部４４のデコードトランジスタのゲートへの信号の接続が決まる。例えば、インデックス３においては並列にＮＯＲ接続されるＮＡＮＤのノードは、ｎが２３２，２２，１１７，１２２，６２，…，４７，５２，２７，２に相当しＮＡＮＤのトランジスタゲートへは対応するＡｉ，Ｂｉ，Ｃｉ，Ｄｉを接続する。

図４３は、ｉロケータ１３ｂ中の１７を法とするインデックス加算部５２即ち、シンドロームのインデックスσ_１によって、エラーの実際位置を求めるための１５ｎ＋１５σ_１（ｍｏｄ１７）を求める部分の構成を示している。

入力は、剰余類のインデックスの２進数表示であるバス２０３，３０３の信号１５ｙ_ｎ（１７），１７ｙ_ｎ（１５）で、これをデコード部５２１でデコードし、バイナリ変換部５２３，５２４で１５ｎの１７を法としての剰余類インデックスの２進数表示に変換して、バス４０１，４０２に出力する。法が１７なので選択回路数は１７個である。

１７ｙ_ｎ（１５）と１５ｙ_ｎ（１７）からは最大２つの対応する１５ｎ（１７）のインデックスが得られるので、２つの５ビット（１７）加算器５２６，５２８で計算する必要があり、これらの入力が同時選択されてバス上でぶつからないように、入力デコーダを構成する。

制御入力はインデックスσ_１であり、シンドローム計算で得られた7次の多項式の係数（ｓ１）_ｍ（ｍ＝０〜７）をデコード部５２２でデコードして１５σ_１の法１７での剰余類のインデックス位置を選択し、そのインデックスをバイナリ変換部５２５で２進数に変換してバス４０３に出力する。法が１７なので選択回路数は１７個である。

バス４０１，４０２の数値とバス４０３の数値が加算器５２６，５２８に入る。それらの出力は、図３８に示した表の１５ｉ（１７）に相当する１５ｉの１７を法としての類を示すインデックスの２進数表示データであり、各々の加算器５２６，５２８からバスｂｓ１（４０４），ｂｓ２（４０５）に出力される。

図４４は、剰余類インデックス１５ｙ_ｎ（１７），１７ｙ_ｎ（１５），１５ｎ（１７）の間の関係を示している。またこれらのインデックスに対応するｙ_ｎとｎの類の要素を併せて示している。実際のデコードに利用されるのは剰余類インデックスのみである。

また、１５ｎ（１７）の欄は二つのバスｂｓ１とｂｓ２に分けてそれぞれのバスにつなぐインデックスを示した。これはペア｛１５ｙ_ｎ（１７），１７ｙ_ｎ（１５）｝で同時に選択される二つの１５ｎ（１７）が必ず異なるバスに属するようにしたものである。但し例外として、｛１５ｙ_ｎ（１７），１７ｙ_ｎ（１５）｝＝｛０，０｝の時は1ビットエラーであるので、バスｂｓ１とｂｓ２に０を同時に送り、２つの加算器５２６，５２８で同じ計算をさせて誤った２ビットエラーにならないようにする。

この例外を除いて、例えば剰余類１５ｎ（１７）＝５には、｛１５ｙ_ｎ（１７），１７ｙ_ｎ（１５）｝＝｛１１，１３｝，｛１３，５｝，｛１４，０｝，｛１６，１｝，｛０，９｝，｛４，８｝，｛４，１３｝，｛５，１｝，｛６，２｝，｛６，１４｝，｛１０，２｝，｛１１，６｝，｛１３，３｝，｛１４，１｝，｛１６，５｝が対応して、｛１１，１３｝，｛１３，５｝，｛１４，０｝，｛１６，１｝はバスｂｓ１につなぎ、残りはバスｂｓ２につなぐのでデコーダはこれのグループで分ける。

また表には、１５ｙ_ｎ（１７），１７ｙ_ｎ（１５）をプリデコードしたＡｉ，Ｂｉ，Ｃｉ，Ｄｉのｉの値と１６に相当するビット｛１５ｙ_ｎ（１７）｝_４を{ }_４として示した。

この表に従って、二つの５ビット加算器のデコーダＮＡＮＤ部１５_ｙｎ（１７），１７ｙ_ｎ（１５）のゲートを接続することにより、バスｂｓ１，ｂｓ２に１５ｎ（１７）の２進数が出力される。

図４５は、ｉロケータ１３ｂ内の１５を法とするもう一つのインデックス加算部５３即ち、シンドロームのインデックスσ_１によってエラーの実際の位置を求めるため１７ｎ＋１７σ_１（ｍｏｄ１５）を求める部分の構成を示す。

入力は剰余類のインデックスの２進数表示であるバス２０３，３０３の信号で、これをデコード部５３１でデコードし、バイナリ変換部５３３，５３４で１７ｎの１５を法としての剰余類インデックスの２進数表示をバス５０１，５０２に出力し、これを４ビット加算器５３６，５３８用の入力とする。法が１５なので選択回路数は１５個である。

１７ｙ_ｎ（１５）と１５ｙ_ｎ（１７）からは最大２つの対応する１７ｎ（１５）のインデックスが得られるので、２つの加算器５２６，５２８で計算する必要がありこれらの入力が同時選択されてバス上でぶつからないように入力デコーダを構成する。

制御入力はインデックスσ_１であり、シンドローム計算で得られた７次の多項式の係数（ｓ１）_ｍ（ｍ＝０〜７）をデコード部５３２でデコードして、１７σ_１の法１５での剰余類のインデックス位置を選択し、これをバイナリ変換部５３５で２進数に直してバス５０３に出力する。法が１５なので選択回路数は１５個である。

バス５０１，５０２の出力とバス５０３の出力が二つの加算器５３６，５３８に入力される。その出力は図４１の１７ｉ（１５）に相当する１７ｉの１５を法としての類を示すインデックスの２進数表示であり、各々の４ビット加算器５３６，５３８から得られてバス（ｂｓ１）５０４，（ｂｓ２）５０５に出力される。

図４６は、剰余類インデックス１５ｙ_ｎ（１７），１７ｙ_ｎ（１５），１７ｎ（１５）の間の関係を示している。またこれらのインデックスに対応するｙ_ｎとｎの類の要素を併せて示している。実際のデコードに利用されるのは剰余類インデックスのみである。

また、１７ｎ（１５）の欄は二つのバスｂｓ１とｂｓ２に分けてそれぞれのバスにつなぐインデックスを示した。これはペア｛１５ｙ_ｎ（１７），１７ｙ_ｎ（１５）｝で同時に選択される二つの１７ｎ（１５）が必ず異なるバスに属するようにしたものである。但し例外として、｛１５ｙ_ｎ（１７），１７ｙ_ｎ（１５）｝＝｛０，０｝の時は１ビットエラーであるのでバスｂｓ１とｂｓ２に０を同時に送り２つの加算器５３６，５３８で同じ計算をさせて誤った２ビットエラーにならないようにする。

この例外を除いて、例えば剰余類１５ｎ（１７）＝３には、｛１５ｙ_ｎ（１７），１７ｙ_ｎ（１５）｝＝｛２，２｝，｛２，１３｝，｛１５，２｝，｛１５，１３｝，｛０，８｝，｛０，１３｝，｛１，２｝，｛３，０｝，｛３，１４｝，｛６，６｝，｛６，１４｝，｛１１，１４｝，｛１４，０｝，｛１４，１４｝，｛１６，２｝が対応して、｛２，２｝，｛２，１３｝，｛１５，２｝，｛１５，１３｝はバスｂｓ１につなぎ、残りはバスｂｓ２につなぐのでデコーダはこれのグループで分ける。
また表には１５ｙ_ｎ（１７），１７ｙ_ｎ（１５）をプリデコードしたＡｉ，Ｂｉ，Ｃｉ，Ｄｉのｉの値と１６に相当するビット｛１５ｙ_ｎ（１７）｝_４を{ }_４として示した。

この表に従って、２つの加算器５３７，５３８の図３３に示す１５ｙ_ｎ（１７）デコード部及び１７ｙ_ｎ（１５）デコード部のＮＡＮＤゲートを接続し、バスｂｓ１とｂｓ２に１７ｎ（１５）の２進数が出力される。

図４７は、ｉロケータ１３ｂのインデックス加算部５２，５３の演算結果を統合して、エラー位置ｙを変換して実際のエラービット位置として検出する部分、即ち図２２のプリデコーダ６１，６２及びエラー訂正デコーダ６３の部分を示している。
それぞれのインデックス加算部５２，５３の出力１５ｉ（１７）と１７ｉ（１５）は、各々二つのバスｂｓ１とｂｓ２に出力され、これらのＮＡＮＤ−ＮＯＲによってｉを一意的に指定でき、ｋとｉと１５ｉ（１７）および１７ｉ（１５）の関係から｛１５ｉ（１７），１７ｉ（１５）｝の組でｋを指定できる。α^ｉが演算結果の最終的な出力となる。ｋは選択される場合１乃至２個選択され２ビットまでのエラー位置を示すことになる。

図４８は、ｋとｉと１５ｉ（１７）および１７ｉ（１５）関係を示す表として、物理的なビット位置ｋの順番にビット位置のインデックスｉを並べたものである。また各ｉに対応する剰余類インデックス｛１５ｉ（１７），１７ｉ（１５）｝とこれらのプリデコード出力Ａｉ，Ｂｉ，Ｃｉ，Ｄｉのｉと１６に相当するビット｛１５ｉ（１７）｝４を{ }_４として示した。

この発明の実施の形態によるフラッシュメモリのエラー検出訂正システムを示す図である。同フラッシュメモリのメモリコアの構成例を示す図である。他のメモリコアの構成例を示す図である。図３のメモリコアを用いた場合の読み出し法を説明するための図である。図３のメモリコアを用いた場合の４値データしきい値分布を示す図である。２ＥＣシステムで情報多項式のうちデータビットに使用するために選択された１４４の次数を示す図である。同２ＥＣシステムで１５次の剰余多項式の各次数の係数が１であるｎの表である。１ＥＣシステムで９次の剰余多項式の各次数の係数が１であるｎの表である。図１のエンコード部を構成するパリティ・チェッカ・ラダー群とその入力回路を示す図である。図９に用いられるパリティ・チェッカ・ラダーの構成例を示す図である。図１０における２ビットパリティチェック回路とその回路記号である。図１０における４ビットパリティチェック回路とその回路記号である。シンドローム多項式Ｓ_１（ｘ）の計算に使用する剰余多項式ｐ^ｎ（ｘ）の選択されたｎでの各次数の係数１のｎの表である。シンドローム多項式Ｓ_３（ｘ）の計算に使用する剰余多項式ｐ^３ｎ（ｘ）の選択されたｎでの各次数の係数１のｎの表である。図１のシンドローム演算部を構成するパリティ・チェッカ・ラダー群とその入力回路を示す図である。図１５に用いられるパリティ・チェッカ・ラダーの構成例を示す図である。シンドローム多項式Ｓ_１（ｘ）の計算に使用する剰余ｐ^ｎ（ｘ）の選択されたｎでの各次数の係数１のｎの表である。シンドローム演算に用いられるパリティ・チェッカ・ラダーの構成を示す図である。インデックスｎとｙ_ｎの対応関係を示す表である。図１のエラー位置検索回路のｙ_ｎロケータの構成を示す図である。同じくｉロケータの構成を示す図である。同じくエラー訂正回路の構成を示す図である。プリデコーダの構成を示す図である。各ロケータに用いられるデコード部の構成を示す図である。各ロケータに用いられるインデックス−バイナリ変換部の構成を示す図である。各ロケータに用いられる５ビット（１７）加算器の構成を示す図である。同５ビット（１７）加算器の回路記号である。各ロケータに用いられる４ビット（１５）加算器の構成を示す図である。同４ビット（１５）加算器の回路記号である。各加算器に用いられるフルアダーを示す図である。各加算器に用いられるハーフアダーを示す図である。図２０におけるプリデコーダ兼スイッチの構成を示す図である。ｉロケータ内のｙ_ｎデコーダの構成を示す図である。ｉロケータ内のｎｏ−ｉｎｄｅｘ検出回路の構成を示す図である。エラー訂正回路のエラー位置デコード部の構成を示す図である。同データ訂正回路の構成を示す図である。ｙ_ｎロケータ内の一方のインデックス加算部の構成例を示す図である。既約剰余ｐ^ｎ（ｘ）のインデックスｎを１５倍して法１７の剰余類１５ｎ（１７）として分類した表である。既約剰余ｐ^ｎ（ｘ）のインデックスｎを−４５倍して法１７の剰余類−４５ｎ（１７）として分類した表である。ｙ_ｎロケータ内の他方のインデックス加算部の構成例を示す図である。既約剰余ｐ^ｎ（ｘ）のインデックスｎを１７倍して法１５の剰余類１７ｎ（１５）として分類した表である。既約剰余ｐ^ｎ（ｘ）のインデックスｎを−５１倍して法１５の剰余類−１７ｎ（１５）として分類した表である。ｉロケータ中の１７を法とするインデックス加算部５２の構成を示す図である。剰余類インデックス１５ｙ_ｎ（１７），１７ｙ_ｎ（１５），１５ｎ（１７）の間の関係を示す図である。ｉロケータ内の１５を法とするもう一つのインデックス加算部の構成を示す図である。剰余類インデックス１５ｙ_ｎ（１７），１７ｙ_ｎ（１５），１７ｎ（１５）の間の関係を示す図である。図２２のプリデコーダ及びエラー訂正デコーダ部分の構成を示す図である。ｋとｉと１５ｉ（１７）および１７ｉ（１５）関係を示す表である。

符号の説明

１０ａ，１０ｂ…メモリコア、１１…エンコード部、１２…シンドローム演算部、１３…エラー位置検索回路、１３ａ…ｙ_ｎロケータ、１３ｂ…ｉロケータ、１４…エラー訂正回路、２１，３１…パリティ・チェッカ・ラダー、２２，３２…入力回路、２０，３０…プリチャージノード、１ＥＣ，２ＥＣ…モード選択信号、４１，４２，６１，６２…プリデコーダ、４３，４４，５２，５３…インデックス加算部、４３１，４３２，４４１，４４２，５２１，５２２，５３１，５３２…デコード部、４３３，４３４，４４３，４４４，５２３，５２４，５２５，５３３，５３４，５３５…インデックス−バイナリ変換部、４３５，５２６，５２８…５ビット（１７）加算器、４４５，５３６，５３８…４ビット（１５）加算器、６３…位置検出デコード部、６４…データ訂正回路。

Claims

エラー検出訂正システムを備えた半導体記憶装置において、
前記エラー検出訂正システムは、ＢＣＨコードを用いて２ビットエラー訂正を行う第１の動作モードと、１ビットエラー訂正を行う第２の動作モードとが、システムの主要部を共用して切り換え可能に設定される
ことを特徴とする半導体記憶装置。
前記第１及び第２の動作モードは、前記装置内の異なるデータ領域について切り換えて設定される
ことを特徴とする請求項１記載の半導体記憶装置。
前記第１及び第２の動作モードは、前記装置の共通のデータ領域について選択的に設定される
ことを特徴とする請求項１記載の半導体記憶装置。
前記エラー検出訂正システムは、
前記第１の動作モードではガロア体ＧＦ（２^ｎ）のＢＣＨコードを用いた２ビットエラー訂正システムとして構成され、その記憶すべきデータに基づいてエラー検出のためのチェックビットを生成するエンコード部は、パリティチェック回路群と、その各パリティチェック回路への入力データを選択する入力回路とを備え、
第２の動作モードでは、前記パリティチェック回路群のうち第２の動作モードで必要とされる部分についてモード選択信号により入力回路構成が変更され、残りのパリティチェック回路は入力固定とされる
ことを特徴とする請求項１記載の半導体記憶装置。
前記エラー検出訂正システムは、
前記第１の動作モードではガロア体ＧＦ（２^ｎ）のＢＣＨコードを用いた２ビットエラー訂正システムとして構成され、読み出しデータからシンドロームを計算するシンドローム演算部は、パリティチェック回路群と、その各パリティチェック回路への入力データを選択する入力回路とを備え、
第２の動作モードでは、前記パリティチェック回路群のうち第２の動作モードで必要とされる部分についてモード選択信号により入力回路構成が変更され、残りのパリティチェック回路は入力固定とされる
ことを特徴とする請求項１記載の半導体記憶装置。
前記エラー検出訂正システムは、
前記第１の動作モードではガロア体ＧＦ（２^ｎ）のＢＣＨコードを用いた２ビットエラー訂正システムとして構成され、そのエラー位置検索回路は、２^ｎ−１を法とする加減算を行う演算回路を有し、前記演算回路は、２^ｎ−１を互いに素でかつできる限り差が小さい第１及び第２の整数に分解して、加減算の対象に第１の整数を乗じて第２の整数を法とした加減算を行う第１の加算回路と、加減算の対象に第２の整数を乗じて第１の整数を法とした加減算を行う第２の加算回路とを備えて、それらの並列演算の結果から２^ｎ−１を法とする演算結果を得るものであって、
前記第２の動作モードでは、前記演算回路の一部が不活性とされる
ことを特徴とする請求項１記載の半導体記憶装置。