JP2001297038A - データ記憶装置および記録媒体並びに記録媒体制御方法 - Google Patents
データ記憶装置および記録媒体並びに記録媒体制御方法Info
- Publication number
- JP2001297038A JP2001297038A JP2000109542A JP2000109542A JP2001297038A JP 2001297038 A JP2001297038 A JP 2001297038A JP 2000109542 A JP2000109542 A JP 2000109542A JP 2000109542 A JP2000109542 A JP 2000109542A JP 2001297038 A JP2001297038 A JP 2001297038A
- Authority
- JP
- Japan
- Prior art keywords
- data
- page
- error detection
- recording medium
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】機密保護に必要なシステム情報などの重要な記
録データに関する信頼性の向上を図る。 【解決手段】フラッシュメモリ１２にシステムデータを
書き込む場合、ページ内のＬｏｗｅｒ側の領域にｄａｔ
ａＡが書き込まれ、Ｕｐｐｅｒ側の領域にはシステムデ
ータの複製データが書き込まれる。また、そのページの
冗長領域には、システムデータおよび複製データそれぞ
れに対応するＥＣＣが格納される。この方式により、シ
ステムデータと複製データの一方にエラー訂正不可能な
ビット誤りが発生していても、他方のデータを用いて正
しいデータを読み出すことが可能となる。また、システ
ムデータと複製データ同一ページに格納されているた
め、それらを１回のリード操作で読み出すことができる
ので、動作性能の低下を防ぐことが可能となる。
録データに関する信頼性の向上を図る。 【解決手段】フラッシュメモリ１２にシステムデータを
書き込む場合、ページ内のＬｏｗｅｒ側の領域にｄａｔ
ａＡが書き込まれ、Ｕｐｐｅｒ側の領域にはシステムデ
ータの複製データが書き込まれる。また、そのページの
冗長領域には、システムデータおよび複製データそれぞ
れに対応するＥＣＣが格納される。この方式により、シ
ステムデータと複製データの一方にエラー訂正不可能な
ビット誤りが発生していても、他方のデータを用いて正
しいデータを読み出すことが可能となる。また、システ
ムデータと複製データ同一ページに格納されているた
め、それらを１回のリード操作で読み出すことができる
ので、動作性能の低下を防ぐことが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明はデータ記憶装置およ
び記録媒体並びに記録媒体制御方法に関し、特に信頼性
の高いデータ記録を行うことが可能なように改善された
データ記憶装置および記録媒体並びに記録媒体制御方法
に関する。
び記録媒体並びに記録媒体制御方法に関し、特に信頼性
の高いデータ記録を行うことが可能なように改善された
データ記憶装置および記録媒体並びに記録媒体制御方法
に関する。
【０００２】
【従来の技術】近年、コンピュータ技術の発達に伴い、
マルチメディア対応のパーソナルコンピュータ、セット
トップボックス、プレイヤー、ゲーム機などの各種電子
機器が開発されている。この種の電子機器は、記録媒体
に格納された画像データや音楽データなどの様々なデジ
タルコンテンツを再生できるほか、インターネット等を
通じてデジタルコンテンツをダウンロードして使用する
こともできる。
マルチメディア対応のパーソナルコンピュータ、セット
トップボックス、プレイヤー、ゲーム機などの各種電子
機器が開発されている。この種の電子機器は、記録媒体
に格納された画像データや音楽データなどの様々なデジ
タルコンテンツを再生できるほか、インターネット等を
通じてデジタルコンテンツをダウンロードして使用する
こともできる。
【０００３】これらデジタルコンテンツは、例えばＭＰ
ＥＧ２、ＭＰ３といったデジタル符号化技術の採用によ
り、品質を落とすことなくコピーしたり、ダウンロード
することができる。このため、最近では、著作権保護の
観点から、このようなデジタルコンテンツを不正使用か
ら保護するための技術の必要性が叫ばれている。
ＥＧ２、ＭＰ３といったデジタル符号化技術の採用によ
り、品質を落とすことなくコピーしたり、ダウンロード
することができる。このため、最近では、著作権保護の
観点から、このようなデジタルコンテンツを不正使用か
ら保護するための技術の必要性が叫ばれている。
【０００４】そこで、最近では、メモリカードなどのリ
ムーバブル記録メディアを中心に、正当な著作権保護機
能を有する電子機器と記録メディアとの間でのみコンテ
ンツの受け渡しを可能にするための認証および暗号化の
仕組みが開発され始めている。
ムーバブル記録メディアを中心に、正当な著作権保護機
能を有する電子機器と記録メディアとの間でのみコンテ
ンツの受け渡しを可能にするための認証および暗号化の
仕組みが開発され始めている。
【０００５】代表的な認証および暗号化技術としては、
記録メディア固有の識別情報を用いて認証を行い、それ
によって得た暗号化鍵を用いて記録データの暗号化／復
号化を管理するものが考えられている。また、記録メデ
ィアにパスワードを記録しておき、そのパスワードとユ
ーザからの入力パスワードとの一致の有無によってデー
タのリード／ライトを許可または禁止するという仕組み
も利用され始めている。
記録メディア固有の識別情報を用いて認証を行い、それ
によって得た暗号化鍵を用いて記録データの暗号化／復
号化を管理するものが考えられている。また、記録メデ
ィアにパスワードを記録しておき、そのパスワードとユ
ーザからの入力パスワードとの一致の有無によってデー
タのリード／ライトを許可または禁止するという仕組み
も利用され始めている。
【０００６】これら技術は記録データの機密保護機能の
一つであり、今後益々利用価値が増えることが予想され
ている。
一つであり、今後益々利用価値が増えることが予想され
ている。
【０００７】
【発明が解決しようとする課題】しかし、上述の識別情
報やパスワードなどの機密保護に必要なシステム情報を
記録メディアに記録した場合、そのシステム情報にビッ
ト誤りが発生すると、正当な利用者または電子機器を用
いているにも係わらず認証エラーが発生してしまい、記
録データを利用できなくなるという問題が生じる。
報やパスワードなどの機密保護に必要なシステム情報を
記録メディアに記録した場合、そのシステム情報にビッ
ト誤りが発生すると、正当な利用者または電子機器を用
いているにも係わらず認証エラーが発生してしまい、記
録データを利用できなくなるという問題が生じる。
【０００８】本発明は上述の事情に鑑みてなされたもの
であり、機密保護に必要なシステム情報などの重要な記
録データに対する信頼性を大幅に向上させることができ
るデータ記憶装置および記録媒体並びに記録媒体制御方
法を提供することを目的とする。
であり、機密保護に必要なシステム情報などの重要な記
録データに対する信頼性を大幅に向上させることができ
るデータ記憶装置および記録媒体並びに記録媒体制御方
法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上述の課題を解決するた
め、本発明は、所定のページ単位でデータのリード／ラ
イトを一括して行うことが可能な不揮発性メモリを有す
るデータ記憶装置において、第１のデータと該第１のデ
ータの複製である第２のデータが同一ページのデータ領
域に書き込むと共に、前記第１および第２のデータを書
き込んだページの冗長領域には前記第１および第２のデ
ータそれぞれに対応する第１および第２のエラー検出・
訂正符号が書き込むことを特徴とする。
め、本発明は、所定のページ単位でデータのリード／ラ
イトを一括して行うことが可能な不揮発性メモリを有す
るデータ記憶装置において、第１のデータと該第１のデ
ータの複製である第２のデータが同一ページのデータ領
域に書き込むと共に、前記第１および第２のデータを書
き込んだページの冗長領域には前記第１および第２のデ
ータそれぞれに対応する第１および第２のエラー検出・
訂正符号が書き込むことを特徴とする。
【００１０】この構成により、第１のデータと該第１の
データの複製である第２のデータの一方にエラー訂正不
可能なビット誤りが発生していても、他方のデータを用
いて正しいデータを読み出すことが可能となる。また、
第１のデータと第２のデータは同一ページに格納されて
いるため、それらを１回のリード操作で読み出すことが
できるので、動作性能の低下を防ぐことが可能となる。
データの複製である第２のデータの一方にエラー訂正不
可能なビット誤りが発生していても、他方のデータを用
いて正しいデータを読み出すことが可能となる。また、
第１のデータと第２のデータは同一ページに格納されて
いるため、それらを１回のリード操作で読み出すことが
できるので、動作性能の低下を防ぐことが可能となる。
【００１１】特に、記憶データの機密保護に必要なシス
テム情報についてはそのデータサイズは通常のユーザデ
ータ等に比して小さいので、システム情報の複製を同一
ページ内に容易に持たせることが可能となる。よって、
本発明の仕組みは、システム情報の記録保護に特に顕著
な効果を有するものであり、これによりシステム情報に
ビット誤りが発生することによる不具合を防止できるよ
うになり、記憶データの機密保護管理機能を持つシステ
ムの信頼性を高めることが可能となる。
テム情報についてはそのデータサイズは通常のユーザデ
ータ等に比して小さいので、システム情報の複製を同一
ページ内に容易に持たせることが可能となる。よって、
本発明の仕組みは、システム情報の記録保護に特に顕著
な効果を有するものであり、これによりシステム情報に
ビット誤りが発生することによる不具合を防止できるよ
うになり、記憶データの機密保護管理機能を持つシステ
ムの信頼性を高めることが可能となる。
【００１２】また、半導体ディスク装置や磁気ディスク
装置などのようにセクタを単位としたリード／ライトが
行われる記録装置については、同一セクタ内にシステム
情報とその複製を記録するようにしても良い。
装置などのようにセクタを単位としたリード／ライトが
行われる記録装置については、同一セクタ内にシステム
情報とその複製を記録するようにしても良い。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。図１には、本発明の一実施形態に係
るデータ記憶装置の構成が示されている。ここではデー
タ記憶装置としてＳＤ（Secure Digital）メモリカー
ド１０を例示して説明する。
施形態を説明する。図１には、本発明の一実施形態に係
るデータ記憶装置の構成が示されている。ここではデー
タ記憶装置としてＳＤ（Secure Digital）メモリカー
ド１０を例示して説明する。
【００１４】このＳＤメモリカード１０は画像、音楽、
および他のデータなどの各種デジタルコンテンツを扱う
ためのものであり、たとえばパーソナルコンピュータ
（ＰＣ）などの電子機器に装着して使用される。この電
子機器はＳＤメモリカード１０のホストシステム２０と
して動作し、ＳＤメモリカード１０を用いてデータの入
出力および記録データの機密保護管理のための制御を行
う。
および他のデータなどの各種デジタルコンテンツを扱う
ためのものであり、たとえばパーソナルコンピュータ
（ＰＣ）などの電子機器に装着して使用される。この電
子機器はＳＤメモリカード１０のホストシステム２０と
して動作し、ＳＤメモリカード１０を用いてデータの入
出力および記録データの機密保護管理のための制御を行
う。
【００１５】具体的には、ＳＤメモリカード１０固有の
識別情報であるカードＩＤ（ＣＩＤ）や、無効な電子機
器を排除するためのメディアキーブロック（ＭＫＢ）と
称されるリボケーションリスト情報等を用いてＳＤメモ
リカード１０とホストシステム２０との間の認証を行
い、それによって得た暗号化鍵を用いて記録データの暗
号化／復号化を管理したり、ＳＤメモリカード１０に登
録されたパスワードとユーザからの入力パスワードとの
一致の有無によってデータのリード／ライトを許可また
は禁止するなどの制御が行われる。
識別情報であるカードＩＤ（ＣＩＤ）や、無効な電子機
器を排除するためのメディアキーブロック（ＭＫＢ）と
称されるリボケーションリスト情報等を用いてＳＤメモ
リカード１０とホストシステム２０との間の認証を行
い、それによって得た暗号化鍵を用いて記録データの暗
号化／復号化を管理したり、ＳＤメモリカード１０に登
録されたパスワードとユーザからの入力パスワードとの
一致の有無によってデータのリード／ライトを許可また
は禁止するなどの制御が行われる。
【００１６】このＳＤメモリカード１０は、図示のよう
に、コントローラＬＳＩ１１、複数のフラッシュＥＥＰ
ＲＯＭから構成されるフラッシュメモリ１２、およびホ
ストシステム２０と接続するためのコネクタ部１３から
構成されている。コントローラＬＳＩ１１は、フラッシ
ュメモリ１２に対するアクセス制御機能やその記憶デー
タの管理機能、およびホストシステム２０との間のイン
ターフェース機能等を実装した１個のＬＳＩであり、図
示のように、ＭＰＵ１１１、ホストインターフェース１
１２、ＲＡＭ１１３、ＲＯＭ１１４、メモリコントロー
ラ１１５、及び各種レジスタ群１１６などから構成され
ている。
に、コントローラＬＳＩ１１、複数のフラッシュＥＥＰ
ＲＯＭから構成されるフラッシュメモリ１２、およびホ
ストシステム２０と接続するためのコネクタ部１３から
構成されている。コントローラＬＳＩ１１は、フラッシ
ュメモリ１２に対するアクセス制御機能やその記憶デー
タの管理機能、およびホストシステム２０との間のイン
ターフェース機能等を実装した１個のＬＳＩであり、図
示のように、ＭＰＵ１１１、ホストインターフェース１
１２、ＲＡＭ１１３、ＲＯＭ１１４、メモリコントロー
ラ１１５、及び各種レジスタ群１１６などから構成され
ている。
【００１７】ＭＰＵ１１１はコントローラＬＳＩ１１の
動作を統括的に制御するためのモノであり、ＲＯＭ１１
４のプログラム（ファームウェア）に基づいてコントロ
ーラＬＳＩ１１内の他の各ユニットを制御する。ＲＯＭ
１１４のファームウェアには、前述のカードＩＤ（ＣＩ
Ｄ）やパスワード、さらにはＳＤメモリカード１０の仕
様（容量、ＲＯＭ／ＲＡＭ種別等）等の各種システム情
報の保護を行うための機能が設けられている。この機能
は、システム情報に多少のビットエラーが発生しても正
常なシステム情報を読み出せるようにすることを目的と
したものであり、システム情報として用いられるデータ
とそのデータの複製をフラッシュメモリ１２の同一ペー
ジに書き込み、さらに該データのその複製データそれぞ
れのエラー検出・訂正符号（ＥＣＣコード）を生成して
それらデータと一緒に書き込むことによって実現されて
いる。
動作を統括的に制御するためのモノであり、ＲＯＭ１１
４のプログラム（ファームウェア）に基づいてコントロ
ーラＬＳＩ１１内の他の各ユニットを制御する。ＲＯＭ
１１４のファームウェアには、前述のカードＩＤ（ＣＩ
Ｄ）やパスワード、さらにはＳＤメモリカード１０の仕
様（容量、ＲＯＭ／ＲＡＭ種別等）等の各種システム情
報の保護を行うための機能が設けられている。この機能
は、システム情報に多少のビットエラーが発生しても正
常なシステム情報を読み出せるようにすることを目的と
したものであり、システム情報として用いられるデータ
とそのデータの複製をフラッシュメモリ１２の同一ペー
ジに書き込み、さらに該データのその複製データそれぞ
れのエラー検出・訂正符号（ＥＣＣコード）を生成して
それらデータと一緒に書き込むことによって実現されて
いる。
【００１８】ＲＡＭ１１３はＭＰＵ１１１の作業用メモ
リであり、この作業用メモリの一部の領域はフラッシュ
メモリ１２との間で授受されるデータを一時的に保持す
るためのデータバッファ１１３ａとして用いられる。メ
モリコントローラ１１５は、ＭＰＵ１１１の制御の下、
フラッシュメモリ１２のアクセス制御に必要な一連のメ
モリアクセス制御を実行する。フラッシュメモリ１２へ
のデータ書き込みについしては、書き込みデータから生
成されたＥＣＣコードがＥＣＣコードレジスタから読み
出され、書き込みデータと一緒にフラッシュメモリ１２
の同一ページに書き込まれる。
リであり、この作業用メモリの一部の領域はフラッシュ
メモリ１２との間で授受されるデータを一時的に保持す
るためのデータバッファ１１３ａとして用いられる。メ
モリコントローラ１１５は、ＭＰＵ１１１の制御の下、
フラッシュメモリ１２のアクセス制御に必要な一連のメ
モリアクセス制御を実行する。フラッシュメモリ１２へ
のデータ書き込みについしては、書き込みデータから生
成されたＥＣＣコードがＥＣＣコードレジスタから読み
出され、書き込みデータと一緒にフラッシュメモリ１２
の同一ページに書き込まれる。
【００１９】フラッシュメモリ１２を構成する不揮発性
半導体メモリであるフラッシュＥＥＰＲＯＭは例えばＮ
ＡＮＤ型の構成のものであり、ページ単位でデータの書
き込み／読み出しを一括して行うことが可能である。各
ページは、図２に示すように５１２バイトのデータ領域
と１６バイトの冗長領域とから構成されている。書き込
み時には、１ページ分の書き込みデータがメモリコント
ローラ１１５からデータレジスタにシリアル転送され、
そして１ページ分の書き込みデータが書き込み対象のペ
ージに一括転送される。読み出し時には、読み出し対象
のページから１ページ分のデータが一括してデータレジ
スタに転送された後、データレジスタからメモリコント
ローラ１１５にシリアル転送される。
半導体メモリであるフラッシュＥＥＰＲＯＭは例えばＮ
ＡＮＤ型の構成のものであり、ページ単位でデータの書
き込み／読み出しを一括して行うことが可能である。各
ページは、図２に示すように５１２バイトのデータ領域
と１６バイトの冗長領域とから構成されている。書き込
み時には、１ページ分の書き込みデータがメモリコント
ローラ１１５からデータレジスタにシリアル転送され、
そして１ページ分の書き込みデータが書き込み対象のペ
ージに一括転送される。読み出し時には、読み出し対象
のページから１ページ分のデータが一括してデータレジ
スタに転送された後、データレジスタからメモリコント
ローラ１１５にシリアル転送される。
【００２０】フラッシュメモリ１２の１ページ分のデー
タ領域のサイズ（５１２バイト）はディスク装置の１セ
クタに相当するものであり、ＳＤメモリカード１０はホ
ストシステム２０側の通常のファイルシステムを介して
アクセスすることができる。この場合、ＳＤメモリカー
ド１０用のデバイスドライバやＭＰＵ１１１の機能によ
って、論理的なディスクアクセスアドレスが実際にフラ
ッシュメモリ１２をアクセスするために必要な実メモリ
アドレスに変換されることになる。
タ領域のサイズ（５１２バイト）はディスク装置の１セ
クタに相当するものであり、ＳＤメモリカード１０はホ
ストシステム２０側の通常のファイルシステムを介して
アクセスすることができる。この場合、ＳＤメモリカー
ド１０用のデバイスドライバやＭＰＵ１１１の機能によ
って、論理的なディスクアクセスアドレスが実際にフラ
ッシュメモリ１２をアクセスするために必要な実メモリ
アドレスに変換されることになる。
【００２１】（データ書き込み形式）次に、図３および
図４を参照して、本実施形態の特徴とするフラッシュメ
モリ１２に対するデータ書き込み形式について説明す
る。
図４を参照して、本実施形態の特徴とするフラッシュメ
モリ１２に対するデータ書き込み形式について説明す
る。
【００２２】本実施形態においては、ユーザデータや５
１２ｂｙｔｅを越えるシステムデータについては、それ
が図３（Ａ）のようにフラッシュメモリ１２の１ページ
に連続して格納する。一方、５１２ｂｙｔｅ以下のシス
テムデータ（例えば、ＣＩＤやパスワードなど）は、図
３（Ｂ）のように、Ｌｏｗｅｒ側の２５６ｂｙｔｅ（０
〜２５５）とＵｐｐｅｒ側の２５６ｂｙｔｅ（２５６〜
５１１）にそれぞれ同じものを複製して格納する。
１２ｂｙｔｅを越えるシステムデータについては、それ
が図３（Ａ）のようにフラッシュメモリ１２の１ページ
に連続して格納する。一方、５１２ｂｙｔｅ以下のシス
テムデータ（例えば、ＣＩＤやパスワードなど）は、図
３（Ｂ）のように、Ｌｏｗｅｒ側の２５６ｂｙｔｅ（０
〜２５５）とＵｐｐｅｒ側の２５６ｂｙｔｅ（２５６〜
５１１）にそれぞれ同じものを複製して格納する。
【００２３】例えば、システムデータ（ｄａｔａＡ）を
書き込む場合、図４に示すように、Ｌｏｗｅｒ側のＡ領
域にｄａｔａＡが書き込まれ、Ｕｐｐｅｒ側のＢ領域に
はｄａｔａＡの複製データ（ｄａｔａＡ）が書き込まれ
る。また、そのページの冗長領域には、Ｌｏｗｅｒ側の
Ａ領域のデータから生成されたＥＣＣ−ＡとＵｐｐｅｒ
側のＢ領域のデータから生成されたＥＣＣ−Ｂとが格納
される。
書き込む場合、図４に示すように、Ｌｏｗｅｒ側のＡ領
域にｄａｔａＡが書き込まれ、Ｕｐｐｅｒ側のＢ領域に
はｄａｔａＡの複製データ（ｄａｔａＡ）が書き込まれ
る。また、そのページの冗長領域には、Ｌｏｗｅｒ側の
Ａ領域のデータから生成されたＥＣＣ−ＡとＵｐｐｅｒ
側のＢ領域のデータから生成されたＥＣＣ−Ｂとが格納
される。
【００２４】ＥＣＣ性能は、２５６ｂｙｔｅに対して２
ｂｉｔ Ｅｒｒｏｒ検出、１ｂｉｔ訂正である。２５６
ｂｙｔｅのデータ毎に３ｂｙｔｅのＥＣＣが生成され
る。したがって、ＥＣＣ−Ａ、ＥＣＣ−Ｂはそれぞれ３
バイトである。なお、このＥＣＣ方式は、図３（Ａ）の
ように１ページ分のデータを連続して書き込む場合にも
同様に適用される。
ｂｉｔ Ｅｒｒｏｒ検出、１ｂｉｔ訂正である。２５６
ｂｙｔｅのデータ毎に３ｂｙｔｅのＥＣＣが生成され
る。したがって、ＥＣＣ−Ａ、ＥＣＣ−Ｂはそれぞれ３
バイトである。なお、このＥＣＣ方式は、図３（Ａ）の
ように１ページ分のデータを連続して書き込む場合にも
同様に適用される。
【００２５】多数決方式（同じ値が多い方にする方式）
ではデータの複製が最低３つ必要となるが、本方式では
２つでよく、データ形式を簡単化することができる。ま
た、1回のリードで（複製されたものも同時に）データ
を取り出すことが出来る。
ではデータの複製が最低３つ必要となるが、本方式では
２つでよく、データ形式を簡単化することができる。ま
た、1回のリードで（複製されたものも同時に）データ
を取り出すことが出来る。
【００２６】（リード時のエラーチェック）リード時に
はＥＣＣエラーをチェックし、図５の方法で正しいデー
タ（複製されている２つのデータの内どちらを使用する
か）を得る。すなわち、 （１）Ｌｏｗｅｒ側が０ビットエラーの場合には、Ｕｐ
ｐｅｒ側のエラービット数によらずＬｏｗｅｒ側のデー
タを使用する。
はＥＣＣエラーをチェックし、図５の方法で正しいデー
タ（複製されている２つのデータの内どちらを使用する
か）を得る。すなわち、 （１）Ｌｏｗｅｒ側が０ビットエラーの場合には、Ｕｐ
ｐｅｒ側のエラービット数によらずＬｏｗｅｒ側のデー
タを使用する。
【００２７】（２）Ｌｏｗｅｒ側が１ビットエラーの場
合には、Ｕｐｐｅｒ側が０ビットエラーならばＵｐｐｅ
ｒ側を使用し、Ｕｐｐｅｒ側が１ビットエラーまたは２
ビットエラーならばＬｏｗｅｒ側を訂正して使用する。
合には、Ｕｐｐｅｒ側が０ビットエラーならばＵｐｐｅ
ｒ側を使用し、Ｕｐｐｅｒ側が１ビットエラーまたは２
ビットエラーならばＬｏｗｅｒ側を訂正して使用する。
【００２８】（３）Ｌｏｗｅｒ側が２ビットエラーの場
合には、Ｕｐｐｅｒ側が０ビットエラーならばＵｐｐｅ
ｒ側を使用し、Ｕｐｐｅｒ側が１ビットエラーならばＵ
ｐｐｅｒ側を訂正して使用し、そしてＵｐｐｅｒ側も２
ビットエラーならばデータ不良と判断する。
合には、Ｕｐｐｅｒ側が０ビットエラーならばＵｐｐｅ
ｒ側を使用し、Ｕｐｐｅｒ側が１ビットエラーならばＵ
ｐｐｅｒ側を訂正して使用し、そしてＵｐｐｅｒ側も２
ビットエラーならばデータ不良と判断する。
【００２９】（ＥＣＣ生成）前述したように、本実施形
態では、ＥＣＣコードはデータ２５６ｂｙｔｅ毎に生成
する。フラッシュメモリ１２にデータを保存する際、そ
のＥＣＣコードも一緒に保存する。リード時において
は、保存されているＥＣＣコードとリード時に生成した
ＥＣＣコードとを比較してデータにエラーがあるかどう
かを判断し、エラーがある場合は訂正を行う。
態では、ＥＣＣコードはデータ２５６ｂｙｔｅ毎に生成
する。フラッシュメモリ１２にデータを保存する際、そ
のＥＣＣコードも一緒に保存する。リード時において
は、保存されているＥＣＣコードとリード時に生成した
ＥＣＣコードとを比較してデータにエラーがあるかどう
かを判断し、エラーがある場合は訂正を行う。
【００３０】ＥＣＣコードは、ファームウェアに用意さ
れたマクロｍｏｖｒ（ＦｌａｓｈからＲｅａｄ）、ｍｏ
ｖｗ（Ｆｌａｓｈへのｗｒｉｔｅ）を使用して生成す
る。このマクロは、フラッシュメモリ１２とデータバッ
ファ１１３ａ間のＤＭＡ転送を行うものであり、内部フ
ラグであるＥＣＣイネーブルをＯＮすれば、ＥＣＣコー
ドを自動生成することができる。
れたマクロｍｏｖｒ（ＦｌａｓｈからＲｅａｄ）、ｍｏ
ｖｗ（Ｆｌａｓｈへのｗｒｉｔｅ）を使用して生成す
る。このマクロは、フラッシュメモリ１２とデータバッ
ファ１１３ａ間のＤＭＡ転送を行うものであり、内部フ
ラグであるＥＣＣイネーブルをＯＮすれば、ＥＣＣコー
ドを自動生成することができる。
【００３１】（Ｗｒｉｔｅ処理）データをフラッシュメ
モリ１２に書く場合、ＥＣＣイネーブルにし、ｍｏｖｗ
することによりＥＣＣコードを生成する。この生成され
たＥＣＣコードはＥＣＣコードレジスタに格納されてい
るので、それを次のように冗長部に格納する。
モリ１２に書く場合、ＥＣＣイネーブルにし、ｍｏｖｗ
することによりＥＣＣコードを生成する。この生成され
たＥＣＣコードはＥＣＣコードレジスタに格納されてい
るので、それを次のように冗長部に格納する。
【００３２】 冗長部[13] ←ECC0_0(8022h) Ｕｐｐｅｒ部ＥＣＣコード 冗長部[14] ←ECC0_1(8023h) 冗長部[15] ←ECC0_2(8024h) 冗長部[8] ←ECC1_0(8025h) Ｌｏｗｅｒ部ＥＣＣコード 冗長部[9] ←ECC1_1(8026h) 冗長部[10] ←ECC1_2(8027h) ここで、８０２２ｈ〜８０２７ｈはレジスタアドレスで
あり、また冗長部［ｎ］のｎの値は１６バイトの冗長領
域における格納先のバイト位置を示している。
あり、また冗長部［ｎ］のｎの値は１６バイトの冗長領
域における格納先のバイト位置を示している。
【００３３】（ＥＣＣエラーチェック）データをフラッ
シュメモリ１２から読む場合、内部的なフラグであるＥ
ＣＣイネーブルをＯＮにし、ｍｏｖｒを実行することに
より、図７に示す様に、Ｌｏｗｅｒ側およびＵｐｐｅｒ
側のリードデータそれぞれからＥＣＣコードを生成す
る。この生成したＥＣＣコードと冗長部に格納されてい
るＬｏｗｅｒ側およびＵｐｐｅｒ側それぞれに対応する
ＥＣＣコードとを比較することにより、エラーチェック
を行う。
シュメモリ１２から読む場合、内部的なフラグであるＥ
ＣＣイネーブルをＯＮにし、ｍｏｖｒを実行することに
より、図７に示す様に、Ｌｏｗｅｒ側およびＵｐｐｅｒ
側のリードデータそれぞれからＥＣＣコードを生成す
る。この生成したＥＣＣコードと冗長部に格納されてい
るＬｏｗｅｒ側およびＵｐｐｅｒ側それぞれに対応する
ＥＣＣコードとを比較することにより、エラーチェック
を行う。
【００３４】（リード時の一連の処理の流れ）次に、図
８および図９のフローチャートを参照して、リード時の
一連の処理の流れについて説明する。
８および図９のフローチャートを参照して、リード時の
一連の処理の流れについて説明する。
【００３５】ＭＰＵ１１１は、まず、ホストシステム２
０からリード要求に従ってページリードコマンド（ｃｍ
ｄ）およびページアドレス（ａｄｄｒｅｓｓ）を発行す
る（ステップＳ１０１，Ｓ１０２）。これにより、フラ
ッシュメモリ１２のデータレジスタに１ページ分のデー
タが一括して読み出される。
０からリード要求に従ってページリードコマンド（ｃｍ
ｄ）およびページアドレス（ａｄｄｒｅｓｓ）を発行す
る（ステップＳ１０１，Ｓ１０２）。これにより、フラ
ッシュメモリ１２のデータレジスタに１ページ分のデー
タが一括して読み出される。
【００３６】次に、ＭＰＵ１１１は、ＥＣＣイネーブル
フラグを一旦リセットした後に再度イネーブルにすると
共に、Ｌｏｗｅｒ側のデータを最初のＥＣＣ生成対象と
して選択させるための内部フラグ（ＥＣＣ ＳＥＬ０）
を設定して、ｍｏｖｒを実行する（ステップＳ１０３，
Ｓ１０４）。これにより、フラッシュメモリ１２のデー
タレジスタからＬｏｗｅｒ側のデータが読み出されてデ
ータバッファ１１３ａに転送されると共に、そのＬｏｗ
ｅｒ側のデータに対応するＥＣＣコードが生成されてＥ
ＣＣコードレジスタに書き込まれる。次いで、ＭＰＵ１
１１は、ＥＣＣイネーブルフラグを一旦リセットした後
に再度イネーブルにすると共に、Ｕｐｐｅｒ側のデータ
をＥＣＣ生成対象として選択させるための内部フラグ
（ＥＣＣＳＥＬ１）を設定して、ｍｏｖｒを実行する
（ステップＳ１０５，Ｓ１０６）。これにより、フラッ
シュメモリ１２のデータレジスタからＵｐｐｅｒ側のデ
ータが読み出されてデータバッファ１１３ａに転送され
ると共に、そのＵｐｐｅｒ側のデータに対応するＥＣＣ
コードが生成されてＥＣＣコードレジスタに書き込まれ
る。
フラグを一旦リセットした後に再度イネーブルにすると
共に、Ｌｏｗｅｒ側のデータを最初のＥＣＣ生成対象と
して選択させるための内部フラグ（ＥＣＣ ＳＥＬ０）
を設定して、ｍｏｖｒを実行する（ステップＳ１０３，
Ｓ１０４）。これにより、フラッシュメモリ１２のデー
タレジスタからＬｏｗｅｒ側のデータが読み出されてデ
ータバッファ１１３ａに転送されると共に、そのＬｏｗ
ｅｒ側のデータに対応するＥＣＣコードが生成されてＥ
ＣＣコードレジスタに書き込まれる。次いで、ＭＰＵ１
１１は、ＥＣＣイネーブルフラグを一旦リセットした後
に再度イネーブルにすると共に、Ｕｐｐｅｒ側のデータ
をＥＣＣ生成対象として選択させるための内部フラグ
（ＥＣＣＳＥＬ１）を設定して、ｍｏｖｒを実行する
（ステップＳ１０５，Ｓ１０６）。これにより、フラッ
シュメモリ１２のデータレジスタからＵｐｐｅｒ側のデ
ータが読み出されてデータバッファ１１３ａに転送され
ると共に、そのＵｐｐｅｒ側のデータに対応するＥＣＣ
コードが生成されてＥＣＣコードレジスタに書き込まれ
る。
【００３７】この後、冗長部のＥＣＣコードがフラッシ
ュメモリ１２のデータレジスタからデータバッファ１１
３ａに転送され、そしてそのＥＣＣコードと、ＥＣＣコ
ードレジスタにすでに格納されているＥＣＣコードとに
よってＥＣＣエラーチェック処理が実行される（ステッ
プＳ１０７、Ｓ１０８）。
ュメモリ１２のデータレジスタからデータバッファ１１
３ａに転送され、そしてそのＥＣＣコードと、ＥＣＣコ
ードレジスタにすでに格納されているＥＣＣコードとに
よってＥＣＣエラーチェック処理が実行される（ステッ
プＳ１０７、Ｓ１０８）。
【００３８】このＥＣＣエラーチェック処理は図９のフ
ローチャートに示す手順で実行される。
ローチャートに示す手順で実行される。
【００３９】まず、Ｌｏｗｅｒ側およびＵｐｐｅｒ側の
双方にエラーがないかどうかが判断され（ステップＳ２
０１）、Ｌｏｗｅｒ側およびＵｐｐｅｒ側が共に０ビッ
トエラーであれば（ステップＳ２０１のＹＥＳ）、Ｌｏ
ｗｅｒ側のデータが選択され、それがホストシステム２
０へ読み出すためのＲＡＭ１１３内の読み出し用バッフ
ァにコピーされる（ステップＳ２０２）。
双方にエラーがないかどうかが判断され（ステップＳ２
０１）、Ｌｏｗｅｒ側およびＵｐｐｅｒ側が共に０ビッ
トエラーであれば（ステップＳ２０１のＹＥＳ）、Ｌｏ
ｗｅｒ側のデータが選択され、それがホストシステム２
０へ読み出すためのＲＡＭ１１３内の読み出し用バッフ
ァにコピーされる（ステップＳ２０２）。
【００４０】Ｌｏｗｅｒ側およびＵｐｐｅｒ側の一方に
のみ１ビットエラーが発生している場合には、エラーが
発生してない方のデータが選択され、それが読み出し用
バッファにコピーされる（ステップＳ２０３〜Ｓ２０
６）。
のみ１ビットエラーが発生している場合には、エラーが
発生してない方のデータが選択され、それが読み出し用
バッファにコピーされる（ステップＳ２０３〜Ｓ２０
６）。
【００４１】Ｌｏｗｅｒ側およびＵｐｐｅｒ側の双方に
ビットエラーが発生している場合には、もしＬｏｗｅｒ
側のビットエラーが１ビットエラーであれば、Ｌｏｗｅ
ｒ側のデータの訂正が行われ、その訂正後のデータが読
み出し用バッファにコピーされる（ステップＳ２０７，
Ｓ２０８）。また、Ｌｏｗｅｒ側のビットエラーが２ビ
ットエラーで、Ｕｐｐｅｒ側が１ビットエラーであれ
ば、Ｕｐｐｅｒ側のデータの訂正が行われ、その訂正後
のデータが読み出し用バッファにコピーされる（ステッ
プＳ２０９，Ｓ２１０）。このようにして、図５で説明
したようなＥＣＣエラーチェックおよび訂正が実行され
る以上説明したように、本実施形態によれば、システム
データとその複製データの一方にエラー訂正不可能なビ
ット誤りが発生していても、他方のデータを用いて正し
いデータを読み出すことが可能となる。また、特にシス
テムデータとその複製データを同一ページに格納してい
るため、それらを１回のリード操作で読み出すことがで
きるので、動作性能の低下を防ぐことが可能となる。
ビットエラーが発生している場合には、もしＬｏｗｅｒ
側のビットエラーが１ビットエラーであれば、Ｌｏｗｅ
ｒ側のデータの訂正が行われ、その訂正後のデータが読
み出し用バッファにコピーされる（ステップＳ２０７，
Ｓ２０８）。また、Ｌｏｗｅｒ側のビットエラーが２ビ
ットエラーで、Ｕｐｐｅｒ側が１ビットエラーであれ
ば、Ｕｐｐｅｒ側のデータの訂正が行われ、その訂正後
のデータが読み出し用バッファにコピーされる（ステッ
プＳ２０９，Ｓ２１０）。このようにして、図５で説明
したようなＥＣＣエラーチェックおよび訂正が実行され
る以上説明したように、本実施形態によれば、システム
データとその複製データの一方にエラー訂正不可能なビ
ット誤りが発生していても、他方のデータを用いて正し
いデータを読み出すことが可能となる。また、特にシス
テムデータとその複製データを同一ページに格納してい
るため、それらを１回のリード操作で読み出すことがで
きるので、動作性能の低下を防ぐことが可能となる。
【００４２】なお、本実施形態では、ライト可能なメモ
リカードを例に説明したが、重要なデータについては予
め本実施形態の方式で同一ページに２重に書き込んでお
くことにより、読み出し専用のメモリカードにおいても
同様の効果を得ることができる。
リカードを例に説明したが、重要なデータについては予
め本実施形態の方式で同一ページに２重に書き込んでお
くことにより、読み出し専用のメモリカードにおいても
同様の効果を得ることができる。
【００４３】また、メモリカードに限らず、磁気ディス
ク装置や光ディスク装置などの記録媒体においてもデー
タリードは基本的にはセクタ単位で行われるので、その
セクタのデータ領域にシステムデータとその複製データ
を一緒に記録すると共に、そのセクタの冗長領域にシス
テムデータと複製データそれぞれに対応するＥＣＣコー
ドを記録することにより、本実施形態と同様の効果を得
ることができる。
ク装置や光ディスク装置などの記録媒体においてもデー
タリードは基本的にはセクタ単位で行われるので、その
セクタのデータ領域にシステムデータとその複製データ
を一緒に記録すると共に、そのセクタの冗長領域にシス
テムデータと複製データそれぞれに対応するＥＣＣコー
ドを記録することにより、本実施形態と同様の効果を得
ることができる。
【００４４】
【発明の効果】以上説明したように、本発明によれば、
システム性能を犠牲にすることなく、機密保護に必要な
システム情報などの重要な記録データに対する信頼性を
大幅に向上させることが可能となる。
システム性能を犠牲にすることなく、機密保護に必要な
システム情報などの重要な記録データに対する信頼性を
大幅に向上させることが可能となる。
【図１】本発明の一実施形態に係るメモリカードの構成
の一例を示すブロック図。
の一例を示すブロック図。
【図２】同実施形態のメモリカードで用いられる不揮発
性メモリの構成を示すブロック図。
性メモリの構成を示すブロック図。
【図３】同実施形態によるデータ書き込み形式の一例を
示す図。
示す図。
【図４】同実施形態におけるシステムデータとそのＥＣ
Ｃの書き込み方式を具体的に示す図。
Ｃの書き込み方式を具体的に示す図。
【図５】同実施形態においてリード時に行われるＥＣＣ
エラーチェックの方式を説明するための図。
エラーチェックの方式を説明するための図。
【図６】同実施形態におけるＥＣＣ生成動作を模式的に
示す図。
示す図。
【図７】同実施形態におけるＥＣＣエラーチェック動作
を模式的に示す図。
を模式的に示す図。
【図８】同実施形態におけるデータリード動作を説明す
るフローチャート。
るフローチャート。
【図９】同実施形態におけるＥＣＣエラーチェック動作
を説明するフローチャート。
を説明するフローチャート。
１０…メモリカード １１…コントローラＬＳＩ １２…フラッシュメモリ １３…コネクタ部 １１１…ＭＰＵ １１２…ホストインターフェース １１３…ＲＡＭ １１４…ＲＯＭ １１５…メモリコントローラ １１６…レジスタ群
Claims (6)
- 【請求項１】 所定のページ単位でデータのリード／ラ
イトを一括して行うことが可能な不揮発性メモリを有す
るデータ記憶装置において、 第１のデータと該第１のデータの複製である第２のデー
タを同一ページのデータ領域に書き込み、前記第１およ
び第２のデータが書き込まれるページの冗長領域に前記
第１および第２のデータそれぞれに対応する第１および
第２のエラー検出・訂正符号を書き込む手段を具備する
ことを特徴とするデータ記憶装置。 - 【請求項２】 ページ読み出し時に同時に読み出される
前記第１および第２のデータに基づいて前記第１および
第２のデータそれぞれに対応するエラー検出・訂正符号
を生成し、それら生成したエラー検出・訂正符号と前記
冗長領域の第１および第２のエラー検出・訂正符号とを
用いてエラー検出・訂正処理を行う手段をさらに具備す
ることを特徴とする請求項１記載のデータ記憶装置。 - 【請求項３】 記憶データとその機密保護に必要なシス
テム情報の記録に使用される記録媒体であって、 リード操作を一括して行うことが可能なページ内のデー
タ領域に前記システム情報と該システム情報の複製デー
タが格納されていると共に、前記システム情報と前記複
製データそれぞれに対応する第１および第２のエラー検
出・訂正符号が前記ページ内の冗長領域に格納されてい
ることを特徴とする記録媒体。 - 【請求項４】 請求項２記載の記録媒体を制御するため
の制御方法であって、ページ読み出し時に同時に読み出
される前記システム情報および前記複製データに基づい
て前記システム情報および前記複製データそれぞれに対
応するエラー検出・訂正符号を生成し、それら生成した
エラー検出・訂正符号と前記冗長領域の第１および第２
のエラー検出・訂正符号とを用いてエラー検出・訂正処
理を行うことを特徴とする記録媒体制御方法。 - 【請求項５】 所定のセクタ単位でデータのリード操作
を行うことが可能なデータ記憶装置において、 第１のデータと該第１のデータの複製である第２のデー
タが同一セクタのデータ領域に格納されていると共に、
前記第１および第２のデータかせ格納されているセクタ
の冗長領域には前記第１および第２のデータそれぞれに
対応する第１および第２のエラー検出・訂正符号が格納
されていることを特徴とするデータ記憶装置。 - 【請求項６】 所定のページ単位でデータのリード／ラ
イトを一括して行うことが可能な記録媒体を制御するた
め制御方法であって、 第１のデータと該第１のデータの複製である第２のデー
タを同一ページのデータ領域に書き込むとともに、前記
第１および第２のデータを書き込むページの冗長領域に
前記第１および第２のデータそれぞれに対応する第１お
よび第２のエラー検出・訂正符号を書き込むことを特徴
とする記録媒体制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000109542A JP2001297038A (ja) | 2000-04-11 | 2000-04-11 | データ記憶装置および記録媒体並びに記録媒体制御方法 |
| US09/828,233 US6769087B2 (en) | 2000-04-11 | 2001-04-09 | Data storage device and method for controlling the device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000109542A JP2001297038A (ja) | 2000-04-11 | 2000-04-11 | データ記憶装置および記録媒体並びに記録媒体制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001297038A true JP2001297038A (ja) | 2001-10-26 |
Family
ID=18622217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000109542A Pending JP2001297038A (ja) | 2000-04-11 | 2000-04-11 | データ記憶装置および記録媒体並びに記録媒体制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6769087B2 (ja) |
| JP (1) | JP2001297038A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006523868A (ja) * | 2003-04-17 | 2006-10-19 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | プログラム制御されるユニットおよび方法 |
| JP2013118030A (ja) * | 2011-12-02 | 2013-06-13 | Toshiba Corp | 暗号化演算装置を搭載する不揮発性半導体記憶装置 |
| WO2014061161A1 (ja) * | 2012-10-19 | 2014-04-24 | 富士通株式会社 | 記録再生装置、誤り訂正方法および制御装置 |
| US8819332B2 (en) | 2010-03-26 | 2014-08-26 | Panasonic Corporation | Nonvolatile storage device performing periodic error correction during successive page copy operations |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4407095B2 (ja) * | 2001-12-14 | 2010-02-03 | 株式会社日立製作所 | 記録方法及び記録装置 |
| US7082522B2 (en) * | 2002-07-09 | 2006-07-25 | Lsi Logic Corporation | Method and/or apparatus for implementing enhanced device identification |
| US20040083334A1 (en) * | 2002-10-28 | 2004-04-29 | Sandisk Corporation | Method and apparatus for managing the integrity of data in non-volatile memory system |
| TWI220225B (en) * | 2003-01-03 | 2004-08-11 | Mediatek Inc | Control chip for optical disk drive and method for updating the firmware in the control chip |
| JP2004326848A (ja) * | 2003-04-22 | 2004-11-18 | Shinano Kenshi Co Ltd | データ記録装置、記録媒体判別方法および記録媒体判別プログラム |
| US7389465B2 (en) * | 2004-01-30 | 2008-06-17 | Micron Technology, Inc. | Error detection and correction scheme for a memory device |
| CN100576360C (zh) * | 2004-05-06 | 2009-12-30 | 松下电器产业株式会社 | 半导体存储器装置 |
| US7739577B2 (en) * | 2004-06-03 | 2010-06-15 | Inphase Technologies | Data protection system |
| TWI259974B (en) * | 2004-09-16 | 2006-08-11 | Mediatek Inc | Optical disk drive capable of updating firmware and firmware updating method thereof |
| JP2006107049A (ja) * | 2004-10-04 | 2006-04-20 | Toshiba Corp | 半導体装置及びその半導体装置を備えたメモリカード |
| JP4695385B2 (ja) | 2004-11-30 | 2011-06-08 | 株式会社東芝 | メモリカードおよびカードコントローラ |
| US7523381B2 (en) * | 2005-09-01 | 2009-04-21 | Micron Technology, Inc. | Non-volatile memory with error detection |
| US8291295B2 (en) | 2005-09-26 | 2012-10-16 | Sandisk Il Ltd. | NAND flash memory controller exporting a NAND interface |
| US7631245B2 (en) | 2005-09-26 | 2009-12-08 | Sandisk Il Ltd. | NAND flash memory controller exporting a NAND interface |
| JP4846384B2 (ja) * | 2006-02-20 | 2011-12-28 | 株式会社東芝 | 半導体記憶装置 |
| US8245109B2 (en) * | 2006-03-31 | 2012-08-14 | Hewlett-Packard Development Company, L.P. | Error checking and correction (ECC) system and method |
| JP2007305267A (ja) * | 2006-05-15 | 2007-11-22 | Toshiba Corp | 半導体記憶装置 |
| US20080046641A1 (en) * | 2006-08-21 | 2008-02-21 | Sandisk Il Ltd. | NAND flash memory controller exporting a logical sector-based interface |
| US20080046630A1 (en) * | 2006-08-21 | 2008-02-21 | Sandisk Il Ltd. | NAND flash memory controller exporting a logical sector-based interface |
| KR100842680B1 (ko) * | 2007-01-08 | 2008-07-01 | 삼성전자주식회사 | 플래시 메모리 장치의 오류 정정 컨트롤러 및 그것을포함하는 메모리 시스템 |
| US7900118B2 (en) * | 2007-02-12 | 2011-03-01 | Phison Electronics Corp. | Flash memory system and method for controlling the same |
| KR100871700B1 (ko) * | 2007-02-13 | 2008-12-08 | 삼성전자주식회사 | 불휘발성 메모리 장치에서 전하 손실에 기인한 오류 데이터정정 방법 |
| EP2113152B1 (en) * | 2007-02-21 | 2015-04-08 | TP Vision Holding B.V. | A conditional access system |
| KR20080084470A (ko) * | 2007-03-16 | 2008-09-19 | 삼성전자주식회사 | 컨텐트의 보호 기능을 가진 휴대용 메모리 장치 및 그휴대용 메모리 장치 생성 방법 |
| KR100921748B1 (ko) | 2007-06-04 | 2009-10-15 | 삼성전자주식회사 | Ｅｃｃ 회로를 포함하는 메모리 시스템 및 그 구동 방법 |
| JP2008310896A (ja) * | 2007-06-15 | 2008-12-25 | Spansion Llc | 不揮発性記憶装置、不揮発性記憶システムおよび不揮発性記憶装置の制御方法 |
| JP4564520B2 (ja) * | 2007-08-31 | 2010-10-20 | 株式会社東芝 | 半導体記憶装置およびその制御方法 |
| US9594679B2 (en) * | 2008-05-01 | 2017-03-14 | Sandisk Il Ltd. | Flash cache flushing method and system |
| CN101751982B (zh) * | 2008-12-12 | 2014-08-13 | 苏州亮智科技有限公司 | 闪存存储装置中闪存控制器与闪存芯片之间的连接方法 |
| US8316201B2 (en) * | 2008-12-18 | 2012-11-20 | Sandisk Il Ltd. | Methods for executing a command to write data from a source location to a destination location in a memory device |
| US8924819B2 (en) * | 2009-01-23 | 2014-12-30 | Macronix International Co., Ltd. | Memory device and operation method thereof |
| US20110041005A1 (en) * | 2009-08-11 | 2011-02-17 | Selinger Robert D | Controller and Method for Providing Read Status and Spare Block Management Information in a Flash Memory System |
| US20110040924A1 (en) * | 2009-08-11 | 2011-02-17 | Selinger Robert D | Controller and Method for Detecting a Transmission Error Over a NAND Interface Using Error Detection Code |
| US20110041039A1 (en) * | 2009-08-11 | 2011-02-17 | Eliyahou Harari | Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device |
| US8595411B2 (en) | 2009-12-30 | 2013-11-26 | Sandisk Technologies Inc. | Method and controller for performing a sequence of commands |
| US8443263B2 (en) | 2009-12-30 | 2013-05-14 | Sandisk Technologies Inc. | Method and controller for performing a copy-back operation |
| CN102314949B (zh) * | 2010-07-05 | 2014-06-11 | 群联电子股份有限公司 | 数据读取方法、控制电路与存储器控制器 |
| US20130054870A1 (en) * | 2011-08-22 | 2013-02-28 | Byungcheol Cho | Network-capable raid controller for a semiconductor storage device |
| JP2013137708A (ja) * | 2011-12-28 | 2013-07-11 | Toshiba Corp | メモリコントローラ、データ記憶装置およびメモリ制御方法 |
| US9256526B2 (en) * | 2012-02-23 | 2016-02-09 | National Taiwan University | Flash memory storage system and access method |
| US8910017B2 (en) | 2012-07-02 | 2014-12-09 | Sandisk Technologies Inc. | Flash memory with random partition |
| JP6095289B2 (ja) * | 2012-07-25 | 2017-03-15 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法、及びプログラム |
| CN105808151B (zh) | 2014-12-29 | 2019-09-27 | 华为技术有限公司 | 固态硬盘存储设备和固态硬盘存储设备的数据存取方法 |
| JP6527054B2 (ja) | 2015-08-28 | 2019-06-05 | 東芝メモリ株式会社 | メモリシステム |
| CN108062260A (zh) * | 2018-01-12 | 2018-05-22 | 江苏华存电子科技有限公司 | 一种利用假数据的闪存数据保护方法 |
| US20220164107A1 (en) * | 2020-11-25 | 2022-05-26 | Micron Technology, Inc. | Using bad blocks for system data in memory |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4852100A (en) * | 1986-10-17 | 1989-07-25 | Amdahl Corporation | Error detection and correction scheme for main storage unit |
| US5606532A (en) | 1995-03-17 | 1997-02-25 | Atmel Corporation | EEPROM array with flash-like core |
| US5754567A (en) * | 1996-10-15 | 1998-05-19 | Micron Quantum Devices, Inc. | Write reduction in flash memory systems through ECC usage |
| JPH10207726A (ja) * | 1997-01-23 | 1998-08-07 | Oki Electric Ind Co Ltd | 半導体ディスク装置 |
| JP3718578B2 (ja) * | 1997-06-25 | 2005-11-24 | ソニー株式会社 | メモリ管理方法及びメモリ管理装置 |
| JP3175648B2 (ja) * | 1997-07-07 | 2001-06-11 | ソニー株式会社 | 記憶装置及びデータの書込み方法 |
| JPH11203191A (ja) * | 1997-11-13 | 1999-07-30 | Seiko Epson Corp | 不揮発性記憶装置、不揮発性記憶装置の制御方法、および、不揮発性記憶装置を制御するプログラムを記録した情報記録媒体 |
-
2000
- 2000-04-11 JP JP2000109542A patent/JP2001297038A/ja active Pending
-
2001
- 2001-04-09 US US09/828,233 patent/US6769087B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006523868A (ja) * | 2003-04-17 | 2006-10-19 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | プログラム制御されるユニットおよび方法 |
| US8819332B2 (en) | 2010-03-26 | 2014-08-26 | Panasonic Corporation | Nonvolatile storage device performing periodic error correction during successive page copy operations |
| JP2013118030A (ja) * | 2011-12-02 | 2013-06-13 | Toshiba Corp | 暗号化演算装置を搭載する不揮発性半導体記憶装置 |
| WO2014061161A1 (ja) * | 2012-10-19 | 2014-04-24 | 富士通株式会社 | 記録再生装置、誤り訂正方法および制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6769087B2 (en) | 2004-07-27 |
| US20010028523A1 (en) | 2001-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001297038A (ja) | データ記憶装置および記録媒体並びに記録媒体制御方法 | |
| US11200337B2 (en) | System and method for user data isolation | |
| US9229802B2 (en) | Non-systematic coded error correction | |
| TWI475385B (zh) | 程式化記憶胞與資料讀取方法、記憶體控制器與儲存裝置 | |
| JP7458763B2 (ja) | 階層セキュリティを備えたフラッシュ変換層 | |
| US8589669B2 (en) | Data protecting method, memory controller and memory storage device | |
| US20130117633A1 (en) | Recording apparatus, writing apparatus, and reading apparatus | |
| US20090164709A1 (en) | Secure storage devices and methods of managing secure storage devices | |
| JP2007527579A (ja) | セキュリティで保護されたコンパクト・フラッシュ | |
| US9558128B2 (en) | Selective management of security data | |
| US9136010B2 (en) | Method for generating physical identifier in storage device and machine-readable storage medium | |
| US20130080787A1 (en) | Memory storage apparatus, memory controller and password verification method | |
| JPH0727497B2 (ja) | メッセージの完全性をチェックする方法及び携帯装置 | |
| TW201217968A (en) | Data writing method, memory controller and memory storage apparatus | |
| JP4696052B2 (ja) | 記憶装置、記憶媒体、制御装置、メモリ、サーバ装置、サーバクライアントシステム | |
| JP4101975B2 (ja) | 可搬型記憶媒体を用いたデータ記録／再生装置 | |
| US9245152B2 (en) | Method for authenticating a storage device, machine-readable storage medium, and host device | |
| US20200242257A1 (en) | Non-volatile memory with precise write-once protection | |
| JP2010165206A (ja) | メモリコントローラおよび不揮発性記憶装置 | |
| US20070022222A1 (en) | Memory device and associated method | |
| US20080046760A1 (en) | Storage device for storing encrypted data and control method thereof | |
| JP2000250817A (ja) | 記憶システム、記憶装置及び記憶データ保護方法 | |
| JP3711631B2 (ja) | コンピュータシステムのディスクアレイ装置 | |
| KR20080088911A (ko) | 메모리의 배드정보를 암호화키로 사용하는 데이터저장카드, 연결장치 및 그 방법 | |
| CN112416240B (zh) | 数据写入方法、存储器控制电路单元及存储器存储装置 |