JPH11203191A - 不揮発性記憶装置、不揮発性記憶装置の制御方法、および、不揮発性記憶装置を制御するプログラムを記録した情報記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 論理セクタアドレスの指定によりデータの
読み出しや書き込みが可能な不揮発性記憶装置を提供す
る。 【解決手段】 揮発性記憶手段に記憶される第１のア
ドレス変換テーブル、不揮発性記憶手段に記憶される第
２のアドレス変換テーブルを備え、受信された要求に係
る論理セクタアドレスと揮発性記憶手段によって記憶さ
れた第１のアドレス変換テーブルとから、不揮発性記憶
手段に記憶される第２のアドレス変換テーブルの物理ロ
ケーションを取得し、第１のアドレス取得手段によって
取得された物理ロケーションに基づいて、不揮発性記憶
手段に記憶された第２のアドレス変換テーブルを得て、
受信手段によって受信された要求に係る論理セクタアド
レスと当該第２のアドレス変換テーブルとから、不揮発
性記憶手段に対しデータを書き込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は、不揮発性記憶装
置、不揮発性記憶装置の制御方法、および、不揮発性記
憶装置を制御するプログラムを記録した情報記録媒体に
関し、特に、論理セクタアドレスの指定によるデータの
書き込みや読み出しが可能であり、電源を投入してから
データの書き込みや読み出しができるまでの準備時間が
短い不揮発性記憶装置、当該不揮発性記憶装置の制御方
法、および、当該不揮発性記憶装置を制御するプログラ
ムを記録した情報記録媒体に関する。

【０００２】また、本願発明は、ハードディスクやフロ
ッピーディスクと同様の指定方法によりデータの記憶場
所を指定することができるＡＴＡ（AT Attachment ）カ
ードやＳＳＦＤＣ（Solid State Floppy Disk Card For
um）カードなどのメモリカード、これらのカードの制御
方法、および、これらのカードを制御するプログラムを
記録した情報記録媒体に関する。

【０００３】また、本願発明は、フラッシュＥＥＰＲＯ
Ｍ（Electrically Erasable Programmable Read Only M
emory ；電気的消去可能プログラム可能読み出し専用メ
モリ）、および、ＲＡＭ（Random Access Memory；ラン
ダムアクセスメモリ）を備え、データの読み出し、およ
び、書き込みの要求の際に指定される論理セクタアドレ
スをフラッシュＥＥＰＲＯＭ内の物理ページアドレスに
変換するための変換テーブルをフラッシュＥＥＰＲＯ
Ｍ、および、ＲＡＭに分割して記憶する不揮発性記憶装
置、当該不揮発性記憶装置の制御方法、および、当該不
揮発性記憶装置を制御するプログラムを記録した情報記
録媒体に関する。

【０００４】また、本願発明は、フラッシュＥＥＰＲＯ
Ｍに記憶されたアドレス変換テーブルはページ単位で更
新し、フラッシュＥＥＰＲＯＭに記憶されるデータ（ホ
ストコンピュータからの読み出しや書き込みがされるも
ののほか、アドレス変換テーブルのデータを含む）はブ
ロック単位で管理する不揮発性記憶装置、当該不揮発性
記憶装置の制御方法、および、当該不揮発性記憶装置を
制御するプログラムを記録した情報記録媒体に関する。

【０００５】

【従来の技術】不揮発性記憶装置として実現されるＡＴ
ＡカードやＳＳＦＤＣカードなどのメモリカードは、コ
ンピュータの外部記憶装置として普及しつつあり、ま
た、その規格の標準化が進められている。

【０００６】特に、ＰＣ（Personal Computer ）カード
標準、もしくは、ＰＣＭＣＩＡ（Personal Computer Me
mory Card International Association ）標準にしたが
ったメモリカードは、ホストコンピュータと接続した場
合は外部記憶装置として動作し、ホストコンピュータと
の接続を解除した場合は記憶したデータを保持したまま
単独で移動や運搬が可能であり、ホストコンピュータの
電源が投入されている場合であっても活線接続、およ
び、活線接続解除が可能である。このような利点を有す
るため、ＡＴＡカードなどのメモリカードは、たとえ
ば、ディジタルカメラなどによって撮影されたデータを
記録し、そのデータをホストコンピュータへ移送するた
めの手段として広く使用されている。

【０００７】ＡＴＡカードやＳＳＦＤＣカードなどのメ
モリカードに対して、これらが接続されたホストコンピ
ュータからデータの書き込み、および、読み出しの要求
をする場合には、そのデータの記録場所を指定する必要
がある。この記録場所を指定する際に、論理セクタアド
レスと呼ばれる整数を用いる。論理セクタアドレスは、
ハードディスクやフロッピーディスクに対する書き込み
や読み出しの際にも、記録場所を指定するために使用さ
れる。また、論理セクタアドレスのことを論理ブロック
アドレスと呼ぶこともある。

【０００８】たとえば、ハードディスクに対するアクセ
スは、ある程度のデータ、たとえば５１２バイトのデー
タをまとめて処理した方が高速な処理ができるため５１
２バイトを１セクタとして、セクタ単位で書き込みや読
み出しを行う。現実のハードディスクにおける記憶場所
の指定はシリンダ番号、ヘッド番号、クラスタ番号など
によって行われるが、読み出しや書き込みの処理を統一
化するため、仮想的に、ハードディスクの記憶領域を一
列に並べて先頭からセクタ単位で区切り、番号を振る。
この番号が論理セクタアドレスである。フロッピーディ
スクの場合も同様に論理セクタアドレスを定義すること
ができる。

【０００９】ホストコンピュータでは、ハードディスク
などにアクセスする場合に論理セクタアドレスを使用す
るが、このような記憶場所の指定方法をＡＴＡカードや
ＳＳＦＤＣカードなどのメモリカードでも使用できるよ
うにすると、アプリケーション開発やデータ管理の上で
便利である。このため、このようなメモリカードでは、
論理セクタアドレスを使用した記憶場所の指定ができる
ような制御を行う必要がある。

【００１０】また、上述のようなディジタルカメラにメ
モリカードを接続した場合においても、ディジタルカメ
ラがメモリカードに対してデータの書き込みや読み出し
を行う場合は、論理セクタアドレスを使用して記憶場所
を指定する。すなわち、ディジタルカメラが上述の「ホ
ストコンピュータ」として動作するのである。

【００１１】さて、このようなメモリカードは、内部に
不揮発性メモリ、特にフラッシュＥＥＰＲＯＭを備える
ことによって実現されている。フラッシュＥＥＰＲＯＭ
の記憶領域は、１つまたは複数のブロックに分割され、
各ブロックは１つまたは複数のページに分割され、各ペ
ージはハードディスクなどの書き込みや読み出しの単位
と同じ容量、たとえば５１２バイトを記憶することが可
能な記憶領域として構成されている。また、各ページ
に、さらに冗長領域として、たとえば１６バイトの記憶
領域を追加する形態も広くとられている。前者の場合は
１ページは５１２バイトであり、後者の場合は１ページ
は５２８バイトとなるが、いずれも、ホストコンピュー
タによる読み出しや書き込みの単位である５１２バイト
のデータを記憶できるという点で共通する。

【００１２】フラッシュＥＥＰＲＯＭ内の記憶領域の場
所は、チップ番号、そのチップにおけるブロック番号、
および、そのブロックにおけるページ番号を指定すれば
一義的に決めることができる。そこで仮想的に、フラッ
シュＥＥＰＲＯＭ内の記憶領域を一列に並べ、先頭から
順にページ単位で番号を振る。この番号を物理ページア
ドレスと呼ぶ。すなわち、物理ページアドレスによって
フラッシュＥＥＰＲＯＭ内の記憶領域の場所を指定する
ことができる。

【００１３】一方、フラッシュＥＥＰＲＯＭ内の記憶領
域を一列に並べ、先頭から順にブロック単位で番号を振
る。この番号を物理ブロックアドレスと呼ぶ。すなわ
ち、物理ブロックアドレスによってフラッシュＥＥＰＲ
ＯＭ内の記憶領域の場所を指定することもできる。

【００１４】本願では、これら物理ページアドレスや物
理ブロックアドレスによる記憶領域の場所の指定をまと
めて、「物理ロケーション」による記憶領域の場所の指
定、と呼ぶ。

【００１５】フラッシュＥＥＰＲＯＭは、電気的に消去
が可能な読み出し専用メモリである。すなわち、原則と
して、電気的に消去されたページに対して１度だけデー
タの書き込みができる。したがって、あるページに記憶
にされているデータを変更したい場合には、そのページ
をまず消去し、それから新たなデータを書き込む必要が
ある。さらに、フラッシュＥＥＰＲＯＭでは、素子数を
おさえ、処理の高速化を図るため、上記の消去の処理
は、ブロック単位で行われるという点に技術的な特徴が
ある。

【００１６】また、フラッシュＥＥＰＲＯＭによって
は、すでにデータが書き込まれているページに対する上
書き機能を備えたものもある。しかし、このような上書
き機能では、上書きの回数が制限されている場合がほと
んどである。また、上書き機能自体を備えないフラッシ
ュＥＥＰＲＯＭも多い。

【００１７】このようなメモリカードでは、ホストコン
ピュータから指定される論理セクタアドレスを物理ロケ
ーションに変換して、当該物理ロケーションに配置され
たページに対する書き込みや読み出しを行う。しかし、
上記のような書き込みの制限があるため、論理セクタア
ドレスと物理ページアドレスとの対応は頻繁に変更され
る可能性が高い。

【００１８】そこで、従来、このようなフラッシュＥＥ
ＰＲＯＭを備えるメモリカードは、フラッシュＥＥＰＲ
ＯＭのほかにＲＡＭを備えることとし、このＲＡＭに論
理セクタアドレスを物理ロケーションに変換するための
アドレス変換テーブルを記憶し、論理セクタアドレスと
物理ロケーションの対応が更新された場合には、ＲＡＭ
に記憶されたアドレス変換テーブルを更新する手法がと
られていた。たとえば、論理セクタアドレスをインデッ
クスとし、物理ロケーションを値とする配列によって、
アドレス変換テーブルを実現していた。

【００１９】また、ホストコンピュータが同じ論理セク
タアドレスにデータを複数回書き込むような要求を出し
た場合、古いデータを記憶するページと新しいデータを
記憶するページとがフラッシュＥＥＰＲＯＭ内に存在す
ることになる。古いデータを記憶するページは適宜消去
する必要があるため、消去されており書き込みはまださ
れていない状態、すでに書き込みがされており書き込ま
れたデータが有効である状態、すでに書き込みがされて
おり書き込まれたデータが無効である状態、などのペー
ジの状態を管理する必要がある。従来は、このような状
態を、各ページの冗長部などに記憶していた。

【００２０】また、メモリカードの電源がオフになる
と、ＲＡＭの内容は消去されてしまうため、電源の投入
時に、まずＲＡＭ内にアドレス変換テーブルを構築す
る。このため、各ページと論理セクタアドレスとの対応
をフラッシュＥＥＰＲＯＭに記憶しておく必要がある。
従来は、この対応関係を各ページの冗長部に記憶するな
どの手法がとられていた。

【００２１】さらに、上記のように、フラッシュＥＥＰ
ＲＯＭに対する書き込みはページ単位で行われ、消去は
複数のページを含むブロック単位で行われ、消去には長
時間を要するという技術的特徴があるが、従来の実装で
は、あるページに記憶された内容を更新する際に、当該
ページが含まれるブロック全体をＲＡＭ内にコピーして
避難し、当該ブロックを消去し、ＲＡＭ内にコピーされ
た内容の当該ページに該当する部分を更新し、一部更新
されたＲＡＭ内のデータを当該ブロックに書き戻す、な
どの手法がとられていた。

【００２２】

【発明が解決しようとする課題】さて、上述のようにデ
ィジタルカメラなどの外部記憶装置としてメモリカード
を使用する場合には、細粒度で撮影した写真をできるだ
け多数記録したい。また、データの保存や運搬の便を考
えれば、記憶容量は大きければ大きいほどよい。さら
に、今日のようなアプリケーションの巨大化、マルチメ
ディアの普及に伴うデータの巨大化の下では、メモリカ
ードの記憶容量をさらに大きくしたいという要望はきわ
めて大きい。

【００２３】しかしながら、従来の手法では、メモリカ
ードの記憶容量を大きくすると、これに合わせてアドレ
ス変換テーブルも大きくなり、アドレス変換テーブルを
記憶するためのＲＡＭの記憶容量も大きくする必要があ
る。したがって、従来の手法では、コストの上昇や消費
電力の増加につながるという問題を生ずる。

【００２４】また、ＰＣカード標準などではメモリカー
ドの大きさも規定されており、チップを配置できる面積
には制限があるため、ＲＡＭの記憶容量にも制限が課せ
られる。したがって、従来の手法では、大容量のメモリ
カードに対応することができないという問題を生ずる。

【００２５】また、従来の手法では、管理セクタアドレ
スと物理ロケーションとの対応関係が各ページに分散し
て配置されているため、ＲＡＭ内にアドレス変換テーブ
ルを構築するために、多数のページからの読み出し作業
が必要になる。このため、アドレス変換テーブルの構築
に多大な時間を要するようになる。したがって、従来の
手法では、メモリカードをホストコンピュータに接続し
てから、実際にホストコンピュータがデータをメモリカ
ードに書き込んだりメモリカードから読み出したりでき
るようになるまでの時間が長くなってしまうという問題
を生ずる。

【００２６】さらに、従来の手法では、ブロックの一部
であるページを更新する場合にも、当該ブロック全体を
消去する必要があり、ブロックの消去には長時間を要す
るため、メモリカードに対する書き込みに長時間を要す
るという問題を生ずる。また、ブロック内のデータをＲ
ＡＭ内に避難している際に、電源が切れた場合などに、
当該ブロックのデータが失なわれ、復旧することができ
なくなってしまう、という問題を生ずる。

【００２７】本願発明は、以上のような問題を解決する
ためになされたもので、論理セクタアドレスの指定によ
るデータの書き込みや読み出しが可能であり、電源を投
入してからデータの書き込みや読み出しができるまでの
準備時間が短い不揮発性記憶装置、当該不揮発性記憶装
置の制御方法、および、当該不揮発性記憶装置を制御す
るプログラムを記録した情報記録媒体を提供することを
課題とする。

【００２８】また、本願発明は、ハードディスクやフロ
ッピーディスクと同様の指定方法によりデータの記憶場
所を指定することができるＡＴＡ（AT Attachment ）カ
ードやＳＳＦＤＣ（Solid State Floppy Disk Card For
um）カードなどのメモリカード、これらのカードの制御
方法、および、これらのカードを制御するプログラムを
記録した情報記録媒体を提供することを課題とする。

【００２９】また、本願発明は、フラッシュＥＥＰＲＯ
Ｍ、および、ＲＡＭを備え、データの読み出し、およ
び、書き込みの要求の際に指定される論理セクタアドレ
スをフラッシュＥＥＰＲＯＭ内の物理ページアドレスに
変換するための変換テーブルをフラッシュＥＥＰＲＯ
Ｍ、および、ＲＡＭに分割して記憶する不揮発性記憶装
置、当該不揮発性記憶装置の制御方法、および、当該不
揮発性記憶装置を制御するプログラムを記録した情報記
録媒体を提供することを課題とする。

【００３０】また、本願発明は、フラッシュＥＥＰＲＯ
Ｍに記憶されるデータの信頼性を向上させ、データの一
部が壊れている場合であってもこれを訂正できる不揮発
性記憶装置、当該不揮発性記憶装置の制御方法、およ
び、当該不揮発性記憶装置を制御するプログラムを記録
した情報記録媒体を提供することを課題とする。

【００３１】また、本願発明は、フラッシュＥＥＰＲＯ
Ｍに記憶されたアドレス変換テーブルはページ単位で更
新し、フラッシュＥＥＰＲＯＭに記憶されるデータ（ホ
ストコンピュータからの読み出しや書き込みがされるも
ののほか、アドレス変換テーブルのデータを含む）はブ
ロック単位で管理する不揮発性記憶装置、当該不揮発性
記憶装置の制御方法、および、当該不揮発性記憶装置を
制御するプログラムを記録した情報記録媒体に関する。

【００３２】

【課題を解決するための手段】以上の課題を達成するた
めの発明は下記の発明である。

【００３３】第１の発明は、ホストコンピュータが送信
する論理セクタアドレスに対するデータの書き込み、ま
たは、論理セクタアドレスからの読み出しの要求を受信
する受信手段と、第１のアドレス変換テーブルを記憶す
る揮発性記憶手段と、第２のアドレス変換テーブル、お
よび、データを記憶する不揮発性記憶手段と、受信手段
によって受信された要求に係る論理セクタアドレスと揮
発性記憶手段によって記憶された第１のアドレス変換テ
ーブルとから、不揮発性記憶手段に記憶される第２のア
ドレス変換テーブルの物理ロケーションを取得する第１
のアドレス取得手段と、第１のアドレス取得手段によっ
て取得された物理ロケーションに基づいて、不揮発性記
憶手段に記憶された第２のアドレス変換テーブルを得
て、受信手段によって受信された要求に係る論理セクタ
アドレスと当該第２のアドレス変換テーブルとから、不
揮発性記憶手段に対するデータの書き込み、または、デ
ータの読み込みを行う物理ロケーションを取得する第２
のアドレス取得手段と、第２のアドレス取得手段によっ
て取得された不揮発性記憶手段の物理ロケーションに対
して受信手段によって受信された要求のデータを書き込
み、または、不揮発性記憶手段から受信手段によって受
信された要求のデータを読み出すデータアクセス手段
と、を備えたことを特徴とする不揮発性記憶装置であ
る。

【００３４】第１の発明では、受信手段は、ホストコン
ピュータが送信する論理セクタアドレスに対するデータ
の書き込み、または、論理セクタアドレスからの読み出
しの要求を受信し、揮発性記憶手段は、第１のアドレス
変換テーブルを記憶し、不揮発性記憶手段は、第２のア
ドレス変換テーブル、および、データを記憶し、第１の
アドレス取得手段は、受信手段によって受信された要求
に係る論理セクタアドレスと揮発性記憶手段によって記
憶された第１のアドレス変換テーブルとから、不揮発性
記憶手段に記憶される第２のアドレス変換テーブルの物
理ロケーションを取得し、第２のアドレス取得手段は、
第１のアドレス取得手段によって取得された物理ロケー
ションに基づいて、不揮発性記憶手段に記憶された第２
のアドレス変換テーブルを得て、受信手段によって受信
された要求に係る論理セクタアドレスと当該第２のアド
レス変換テーブルとから、不揮発性記憶手段に対するデ
ータの書き込み、または、データの読み込みを行う物理
ロケーションを取得し、データアクセス手段は、第２の
アドレス取得手段によって取得された不揮発性記憶手段
の物理ロケーションに対して受信手段によって受信され
た要求のデータを書き込み、または、不揮発性記憶手段
から受信手段によって受信された要求のデータを読み出
す。

【００３５】第１の発明によれば、論理セクタアドレス
の指定によりデータの読み出しや書き込みが可能な不揮
発性記憶装置を提供することができる。

【００３６】また、本発明によれば、ハードディスクや
フロッピーディスクと同様の指定方法によりデータの記
憶場所を指定することができるＡＴＡカードやＳＳＦＤ
Ｃカードなどのメモリカードを提供することができる。

【００３７】さらに、本発明によれば、フラッシュＥＥ
ＰＲＯＭ、および、ＲＡＭを備え、データの読み出し、
および、書き込みの要求の際に指定される論理セクタア
ドレスをフラッシュＥＥＰＲＯＭ内の物理ページアドレ
スに変換するための変換テーブルをフラッシュＥＥＰＲ
ＯＭ、および、ＲＡＭに分割して記憶する不揮発性記憶
装置を提供することができる。

【００３８】第２の発明は、第１の発明において、さら
に、不揮発性記憶手段に記憶された第２のアドレス変換
テーブルから論理セクタアドレスと物理ロケーションの
対応関係を調べて第１のアドレス変換テーブルを構築
し、揮発性記憶手段に 当該第１のアドレス変換テーブ
ルを記憶させるアドレス変換テーブル構築手段と、を備
えたことを特徴とする不揮発性記憶装置である。

【００３９】第２の発明では、第１の発明に加え、さら
に、アドレス変換テーブル構築手段は、不揮発性記憶手
段に記憶された第２のアドレス変換テーブルから論理セ
クタアドレスと物理ロケーションの対応関係を調べて第
１のアドレス変換テーブルを構築し、揮発性記憶手段に
当該第１のアドレス変換テーブルを記憶させる。

【００４０】第２の発明によれば、電源を投入してから
データの書き込みや読み出しができるまでの準備時間が
短い不揮発性記憶装置を提供することができる。

【００４１】第３の発明は、第１の発明において、さら
に、データアクセス手段が不揮発性記憶手段に受信手段
によって受信された要求のデータを書き込む場合、当該
データのエラー訂正チェックデータを不揮発性記憶手段
に記憶させ、受信手段によって受信された要求のデータ
を読み出す場合、不揮発性記憶手段に記憶された当該デ
ータのエラー訂正チェックデータに基づいて当該読み出
したデータのエラー訂正を行うエラー訂正手段と、を備
えたことを特徴とする記載の不揮発性記憶装置である。

【００４２】第３の発明では、第１の発明に加えて、さ
らに、エラー訂正手段は、データアクセス手段が不揮発
性記憶手段に受信手段によって受信された要求のデータ
を書き込む場合、当該データのエラー訂正チェックデー
タを不揮発性記憶手段に記憶させ、受信手段によって受
信された要求のデータを読み出す場合、不揮発性記憶手
段に記憶された当該データのエラー訂正チェックデータ
に基づいて当該読み出したデータのエラー訂正を行う。

【００４３】第３の発明によれば、フラッシュＥＥＰＲ
ＯＭに記憶されるデータの信頼性を向上させ、データの
一部が壊れている場合であってもこれを訂正できる不揮
発性記憶装置を提供することができる。

【００４４】第４の発明は、第１の発明において、さら
に、第２のアドレス取得手段によって取得された物理ロ
ケーションに換えてデータの書き込みができる不揮発性
記憶手段の記憶領域の物理ロケーションを参照するよう
に、不揮発性記憶手段に記憶された第２のアドレス変換
テーブルを更新するアドレス変換テーブル更新手段と、
を備えたことを特徴とする不揮発性記憶装置である。

【００４５】第４の発明では、第１の発明に加えて、さ
らに、アドレス変換テーブル更新手段は第２のアドレス
取得手段によって取得された物理ロケーションに換えて
データの書き込みができる不揮発性記憶手段の記憶領域
の物理ロケーションを参照するように、不揮発性記憶手
段に記憶された第２のアドレス変換テーブルを更新す
る。

【００４６】第４の発明によれば、不揮発性記憶装置が
有する不揮発性記憶手段に対するデータの書き込みは、
原則としてデータが消去された後１回に限られるという
制限がある場合であっても、効率よく不揮発性記憶手段
の管理を行うことができる不揮発性記憶装置を提供する
ことができる。

【００４７】第５の発明は、第４の発明において、アド
レス変換テーブル更新手段は、不揮発性記憶手段のペー
ジを単位として第２のアドレス変換テーブルを更新する
ことを特徴とする不揮発性記憶装置である。

【００４８】第５の発明により、本発明の好適実施形態
の一つを提供することができる。

【００４９】第６の発明は、第１の発明において、第２
のアドレス変換テーブルに記憶される不揮発性記憶手段
の物理ロケーションは、複数のページを含むブロックを
単位として指定されることを特徴とする不揮発性記憶装
置である。

【００５０】第６の発明により、本発明の好適実施形態
の一つを提供することができる。

【００５１】第７の発明は、ホストコンピュータが送信
する論理セクタアドレスに対するデータの書き込み、ま
たは、論理セクタアドレスからの読み出しの要求を受信
する受信ステップと、受信された要求に係る論理セクタ
アドレスと揮発性記憶手段によって記憶された第１のア
ドレス変換テーブルとから、不揮発性記憶手段に記憶さ
れる第２のアドレス変換テーブルの物理ロケーションを
取得する第１のアドレス取得ステップと、第１のアドレ
ス取得ステップによって取得された物理ロケーションに
基づいて、不揮発性記憶手段に記憶された第２のアドレ
ス変換テーブルを得て、受信手段によって受信された要
求に係る論理セクタアドレスと当該第２のアドレス変換
テーブルとから、不揮発性記憶手段に対するデータの書
き込み、または、データの読み込みを行う物理ロケーシ
ョンを取得する第２のアドレス取得ステップと、第２の
アドレス取得ステップによって取得された不揮発性記憶
手段の物理ロケーションに対して受信手段によって受信
された要求のデータを書き込み、または、不揮発性記憶
手段から受信手段によって受信された要求のデータを読
み出すデータアクセスステップと、を備えたことを特徴
とする不揮発性記憶装置の制御方法である。

【００５２】第７の発明によれば、論理セクタアドレス
の指定によりデータの読み出しや書き込みが可能な不揮
発性記憶装置の制御方法を提供することができる。

【００５３】また、本発明によれば、ハードディスクや
フロッピーディスクと同様の指定方法によりデータの記
憶場所を指定することができるＡＴＡカードやＳＳＦＤ
Ｃカードなどのメモリカードの制御方法を提供すること
ができる。

【００５４】さらに、本発明によれば、フラッシュＥＥ
ＰＲＯＭ、および、ＲＡＭを備え、データの読み出し、
および、書き込みの要求の際に指定される論理セクタア
ドレスをフラッシュＥＥＰＲＯＭ内の物理ページアドレ
スに変換するための変換テーブルをフラッシュＥＥＰＲ
ＯＭ、および、ＲＡＭに分割して記憶する不揮発性記憶
装置の制御方法を提供することができる。

【００５５】第８の発明は、第７の発明において、さら
に、不揮発性記憶手段に記憶された第２のアドレス変換
テーブルから論理セクタアドレスと物理ロケーションの
対応関係を調べて第１のアドレス変換テーブルを構築
し、揮発性記憶手段に 当該第１のアドレス変換テーブ
ルを記憶させるアドレス変換テーブル構築ステップと、
を備えたことを特徴とする請求項７に記載の不揮発性記
憶装置の制御方法である。

【００５６】第８の発明によれば、電源を投入してから
データの書き込みや読み出しができるまでの準備時間が
短い不揮発性記憶装置の制御方法を提供することができ
る。

【００５７】第９の発明は、第７の発明において、さら
に、データアクセスステップが不揮発性記憶手段に受信
された要求のデータを書き込む場合、当該データのエラ
ー訂正チェックデータを不揮発性記憶手段に記憶させ、
受信された要求のデータを読み出す場合、不揮発性記憶
手段に記憶された当該データのエラー訂正チェックデー
タに基づいて当該読み出したデータのエラー訂正を行う
エラー訂正ステップと、を備えたことを特徴とする記載
の不揮発性記憶装置の制御方法である。

【００５８】第９の発明によれば、フラッシュＥＥＰＲ
ＯＭに記憶されるデータの信頼性を向上させ、データの
一部が壊れている場合であってもこれを訂正できる不揮
発性記憶装置の制御方法を提供することができる。

【００５９】第１０の発明は、第７の発明において、さ
らに、第２のアドレス取得ステップによって取得された
物理ロケーションに換えてデータの書き込みができる不
揮発性記憶手段の記憶領域の物理ロケーションを参照す
るように、不揮発性記憶手段に記憶された第２のアドレ
ス変換テーブルを更新するアドレス変換テーブル更新ス
テップと、を備えたことを特徴とする不揮発性記憶装置
の制御方法である。

【００６０】第１０の発明によれば、不揮発性記憶装置
が有する不揮発性記憶手段に対するデータの書き込み
は、原則としてデータが消去された後１回に限られると
いう制限がある場合であっても、効率よく不揮発性記憶
手段の管理を行うことができる不揮発性記憶装置の制御
方法を提供することができる。

【００６１】第１１の発明は、第１０の発明において、
アドレス変換テーブル更新ステップは、不揮発性記憶手
段のページを単位として第２のアドレス変換テーブルを
更新することを特徴とする不揮発性記憶装置の制御方法
である。

【００６２】第１１の発明によれば、本願発明の好適実
施形態の一つを提供することができる。

【００６３】第１２の発明は、第７の発明において、第
２のアドレス変換テーブルに記憶される不揮発性記憶手
段の物理ロケーションは、複数のページを含むブロック
を単位として指定されることを特徴とする不揮発性記憶
装置の制御方法である。

【００６４】第１２の発明によれば、本願発明の好適実
施形態の一つを提供することができる。

【００６５】第１３の発明は、ホストコンピュータが送
信する論理セクタアドレスに対するデータの書き込み、
または、論理セクタアドレスからの読み出しの要求を受
信する受信ステップと、受信された要求に係る論理セク
タアドレスと揮発性記憶手段によって記憶された第１の
アドレス変換テーブルとから、不揮発性記憶手段に記憶
される第２のアドレス変換テーブルの物理ロケーション
を取得する第１のアドレス取得ステップと、第１のアド
レス取得ステップによって取得された物理ロケーション
に基づいて、不揮発性記憶手段に記憶された第２のアド
レス変換テーブルを得て、受信手段によって受信された
要求に係る論理セクタアドレスと当該第２のアドレス変
換テーブルとから、不揮発性記憶手段に対するデータの
書き込み、または、データの読み込みを行う物理ロケー
ションを取得する第２のアドレス取得ステップと、第２
のアドレス取得ステップによって取得された不揮発性記
憶手段の物理ロケーションに対して受信手段によって受
信された要求のデータを書き込み、または、不揮発性記
憶手段から受信手段によって受信された要求のデータを
読み出すデータアクセスステップと、を備えたことを特
徴とする不揮発性記憶装置を制御するプログラムを記録
した情報記録媒体である。

【００６６】第１４の発明は、第１３の発明において、
さらに、不揮発性記憶手段に記憶された第２のアドレス
変換テーブルから論理セクタアドレスと物理ロケーショ
ンの対応関係を調べて第１のアドレス変換テーブルを構
築し、揮発性記憶手段に 当該第１のアドレス変換テー
ブルを記憶させるアドレス変換テーブル構築ステップ
と、を備えたことを特徴とする不揮発性記憶装置を制御
するプログラムを記録した情報記録媒体である。

【００６７】第１５の発明は、第１３の発明において、
さらに、データアクセスステップが不揮発性記憶手段に
受信された要求のデータを書き込む場合、当該データの
エラー訂正チェックデータを不揮発性記憶手段に記憶さ
せ、受信された要求のデータを読み出す場合、不揮発性
記憶手段に記憶された当該データのエラー訂正チェック
データに基づいて当該読み出したデータのエラー訂正を
行うエラー訂正ステップと、を備えたことを特徴とする
記載の不揮発性記憶装置を制御するプログラムを記録し
た情報記録媒体である。

【００６８】第１６の発明は、さらに、第２のアドレス
取得ステップによって取得された物理ロケーションに換
えてデータの書き込みができる不揮発性記憶手段の記憶
領域の物理ロケーションを参照するように、不揮発性記
憶手段に記憶された第２のアドレス変換テーブルを更新
するアドレス変換テーブル更新ステップと、を備えたこ
とを特徴とする不揮発性記憶装置を制御するプログラム
を記録した情報記録媒体である。

【００６９】第１７の発明は、第１６の発明において、
アドレス変換テーブル更新ステップは、不揮発性記憶手
段のページを単位として第２のアドレス変換テーブルを
更新することを特徴とする不揮発性記憶装置を制御する
プログラムを記録した情報記録媒体である。

【００７０】第１８の発明は、第１３の発明において、
第２のアドレス変換テーブルに記憶される不揮発性記憶
手段の物理ロケーションは、複数のページを含むブロッ
クを単位として指定されることを特徴とする不揮発性記
憶装置を制御するプログラムを記録した情報記録媒体で
ある。

【００７１】第１３から第１８の発明によれば、これら
のプログラムを記録した情報記録媒体により、これをソ
フトウェア商品として不揮発性記憶装置と独立して容易
に配布したり販売したりすることができるようになる。
本願発明の情報記録媒体に記録されたプログラムを不揮
発性記憶装置で実行すれば、上記の発明に係る不揮発性
記憶装置、および、上記の発明に係る不揮発性記憶装置
の制御方法が実現でき、上記の発明と同様の効果を奏す
る。

【００７２】第１９の発明は、ホストコンピュータが送
信する論理セクタアドレスに対するデータの書き込み、
または、論理セクタアドレスからの読み出しの要求を受
信する受信手段と、第１のアドレス変換テーブル、およ
び、第２のアドレス変換テーブルを記憶する揮発性記憶
手段と、第３のアドレス変換テーブル、および、データ
を記憶する不揮発性記憶手段と、受信手段によって受信
された要求に係る論理セクタアドレスと揮発性記憶手段
によって記憶された第１のアドレス変換テーブルとか
ら、揮発性記憶手段に記憶される第２のアドレス変換テ
ーブルの物理ロケーションを取得する第１のアドレス取
得手段と、第１のアドレス取得手段によって取得された
物理ロケーションに基づいて、揮発性記憶手段に記憶さ
れた第２のアドレス変換テーブルを得て、受信手段によ
って受信された要求に係る論理セクタアドレスと当該第
２のアドレス変換テーブルとから、不揮発性記憶手段に
記憶される第３のアドレス変換テーブルの物理ロケーシ
ョンを取得する第２のアドレス取得手段と、第２のアド
レス取得手段によって取得された物理ロケーションに基
づいて、不揮発性記憶手段に記憶された第３のアドレス
変換テーブルを得て、受信手段によって受信された要求
に係る論理セクタアドレスと当該第３のアドレス変換テ
ーブルとから、不揮発性記憶手段に対するデータの書き
込み、または、データの読み込みを行う物理ロケーショ
ンを取得する第３のアドレス取得手段と、第３のアドレ
ス取得手段によって取得された不揮発性記憶手段の物理
ロケーションに対して受信手段によって受信された要求
のデータを書き込み、または、不揮発性記憶手段から受
信手段によって受信された要求のデータを読み出すデー
タアクセス手段と、を備えたことを特徴とする不揮発性
記憶装置である。

【００７３】第１９の発明では、受信手段は、ホストコ
ンピュータが送信する論理セクタアドレスに対するデー
タの書き込み、または、論理セクタアドレスからの読み
出しの要求を受信し、揮発性記憶手段は、第１のアドレ
ス変換テーブル、および、第２のアドレス変換テーブル
を記憶し、不揮発性記憶手段は、第３のアドレス変換テ
ーブル、および、データを記憶し、第１のアドレス取得
手段は、受信手段によって受信された要求に係る論理セ
クタアドレスと揮発性記憶手段によって記憶された第１
のアドレス変換テーブルとから、揮発性記憶手段に記憶
される第２のアドレス変換テーブルの物理ロケーション
を取得し、第２のアドレス取得手段は、第１のアドレス
取得手段によって取得された物理ロケーションに基づい
て、揮発性記憶手段に記憶された第２のアドレス変換テ
ーブルを得て、受信手段によって受信された要求に係る
論理セクタアドレスと当該第２のアドレス変換テーブル
とから、不揮発性記憶手段に記憶される第３のアドレス
変換テーブルの物理ロケーションを取得し、第３のアド
レス取得手段は、第２のアドレス取得手段によって取得
された物理ロケーションに基づいて、不揮発性記憶手段
に記憶された第３のアドレス変換テーブルを得て、受信
手段によって受信された要求に係る論理セクタアドレス
と当該第３のアドレス変換テーブルとから、不揮発性記
憶手段に対するデータの書き込み、または、データの読
み込みを行う物理ロケーションを取得し、データアクセ
ス手段は、第３のアドレス取得手段によって取得された
不揮発性記憶手段の物理ロケーションに対して受信手段
によって受信された要求のデータを書き込み、または、
不揮発性記憶手段から受信手段によって受信された要求
のデータを読み出す。

【００７４】第１９の発明によれば、揮発性記憶手段に
記憶されるアドレス変換テーブルを多段階にすることに
より、不揮発性記憶手段に記憶されるデータの管理をよ
りきめ細かく行うことができる不揮発性記憶装置を提供
することができる。

【００７５】第２０の発明は、ホストコンピュータが送
信する論理セクタアドレスに対するデータの書き込み、
または、論理セクタアドレスからの読み出しの要求を受
信する受信ステップと、受信された要求に係る論理セク
タアドレスと揮発性記憶手段によって記憶された第１の
アドレス変換テーブルとから、揮発性記憶手段に記憶さ
れる第２のアドレス変換テーブルの物理ロケーションを
取得する第１のアドレス取得ステップと、第１のアドレ
ス取得ステップによって取得された物理ロケーションに
基づいて、揮発性記憶手段に記憶された第２のアドレス
変換テーブルを得て、受信された要求に係る論理セクタ
アドレスと当該第２のアドレス変換テーブルとから、不
揮発性記憶手段に記憶される第３のアドレス変換テーブ
ルの物理ロケーションを取得する第２のアドレス取得ス
テップと、第２のアドレス取得ステップによって取得さ
れた物理ロケーションに基づいて、不揮発性記憶手段に
記憶された第３のアドレス変換テーブルを得て、受信さ
れた要求に係る論理セクタアドレスと当該第３のアドレ
ス変換テーブルとから、不揮発性記憶手段に対するデー
タの書き込み、または、データの読み込みを行う物理ロ
ケーションを取得する第３のアドレス取得ステップと、
第３のアドレス取得ステップによって取得された不揮発
性記憶手段の物理ロケーションに対して受信された要求
のデータを書き込み、または、不揮発性記憶手段から受
信手段によって受信された要求のデータを読み出すデー
タアクセスステップと、を備えたことを特徴とする不揮
発性記憶装置の制御方法である。

【００７６】第２０の発明によれば、揮発性記憶手段に
記憶されるアドレス変換テーブルを多段階にすることに
より、不揮発性記憶手段に記憶されるデータの管理をよ
りきめ細かく行うことができる不揮発性記憶装置の制御
方法を提供することができる。

【００７７】第２１の発明は、ホストコンピュータが送
信する論理セクタアドレスに対するデータの書き込み、
または、論理セクタアドレスからの読み出しの要求を受
信する受信ステップと、受信された要求に係る論理セク
タアドレスと揮発性記憶手段によって記憶された第１の
アドレス変換テーブルとから、揮発性記憶手段に記憶さ
れる第２のアドレス変換テーブルの物理ロケーションを
取得する第１のアドレス取得ステップと、第１のアドレ
ス取得ステップによって取得された物理ロケーションに
基づいて、揮発性記憶手段に記憶された第２のアドレス
変換テーブルを得て、受信された要求に係る論理セクタ
アドレスと当該第２のアドレス変換テーブルとから、不
揮発性記憶手段に記憶される第３のアドレス変換テーブ
ルの物理ロケーションを取得する第２のアドレス取得ス
テップと、第２のアドレス取得ステップによって取得さ
れた物理ロケーションに基づいて、不揮発性記憶手段に
記憶された第３のアドレス変換テーブルを得て、受信さ
れた要求に係る論理セクタアドレスと当該第３のアドレ
ス変換テーブルとから、不揮発性記憶手段に対するデー
タの書き込み、または、データの読み込みを行う物理ロ
ケーションを取得する第３のアドレス取得ステップと、
第３のアドレス取得ステップによって取得された不揮発
性記憶手段の物理ロケーションに対して受信された要求
のデータを書き込み、または、不揮発性記憶手段から受
信手段によって受信された要求のデータを読み出すデー
タアクセスステップと、を備えたことを特徴とする不揮
発性記憶装置を制御するプログラムを記録した情報記録
媒体である。

【００７８】第２１の発明によれば、このプログラムを
記録した情報記録媒体により、これをソフトウェア商品
として不揮発性記憶装置と独立して容易に配布したり販
売したりすることができるようになる。本願発明の情報
記録媒体に記録されたプログラムを不揮発性記憶装置で
実行すれば、上記の発明に係る不揮発性記憶装置、およ
び、上記の発明に係る不揮発性記憶装置の制御方法が実
現でき、上記の発明と同様の効果を奏する。

【００７９】

【発明の実施の形態】以下に本願発明の一実施形態を説
明する。なお、本実施形態は、本願発明の説明のための
ものであり、本願発明の範囲を制限するものではない。
したがって、当業者であれば、各要素をこれと均等なも
のに置換した実施形態を採用することが可能であり、こ
れらの実施形態も本願発明の範囲に含まれる。

【００８０】図１は、本願発明に係る不揮発性記憶装置
（メモリカード）の基本的な構成を示すブロック構成図
である。メモリカード１０１は、インターフェース１０
２、ＣＰＵ １０３、フラッシュＥＥＰＲＯＭ １０
４、ＲＡＭ １０５を備え、これらはバス１０６を介し
て接続されている。

【００８１】インターフェース１０２はホストコンピュ
ータが送信するデータの書き込みおよび読み出しの要求
を受信し、これらの要求に対する応答をホストコンピュ
ータへ送信する。さらに、ホストコンピュータからイン
ターフェース１０２を介して電源を供給することも可能
である。また、メモリカード１０１がＡＴＡカードであ
る場合には、インターフェース１０２は、ＰＣカード
（ＰＣＭＣＩＡ）標準にしたがった形状および構成とす
る。

【００８２】メモリカード１０１がホストコンピュータ
へ接続され、電源の供給が開始されると、ＣＰＵ １０
３はフラッシュＥＥＰＲＯＭ １０４に記憶された第２
アドレス変換テーブルに基づいて、第１アドレス変換テ
ーブルを構築し、ＲＡＭ １０５内にこの第１アドレス
変換テーブルを記憶させる。

【００８３】また、ホストコンピュータとの間でデータ
の書き込みや読み出しの処理が行われる場合に、ＲＡＭ
１０５を用いて転送されるデータをバッファリングし
て、データ転送の高速化を図ることができる。

【００８４】また、ＣＰＵ １０３は、フラッシュＥＥ
ＰＲＯＭ １０４の各ページに実際に書き込まれるデー
タのイメージ、たとえば５２８バイトのイメージをＲＡ
Ｍ１０５内に作成してから、これをまとめてフラッシュ
ＥＥＰＲＯＭ １０４の所望のページに書き込む。この
際に、ＣＰＵ １０３が有するＤＭＡ（Direct Memory
Access；直接メモリアクセス）転送装置（図示せず）に
よってバス１０６を介した高速なデータ転送を実現する
ことができる。

【００８５】なお、データ転送のバッファリングに使用
するＲＡＭを別途用意してバス１０６に接続して、第１
アドレス変換テーブルを記憶するＲＡＭ １０５とは異
なるチップとすることも可能である。

【００８６】フラッシュＥＥＰＲＯＭ １０４の各ペー
ジは、主としてホストコンピュータが書き込んだデータ
を記憶するページと、第２アドレス変換テーブルを記憶
するページと、に分類することができる。

【００８７】また、ＣＰＵ １０３は、プログラムＲＯ
Ｍ（図示せず）を備える。このプログラムＲＯＭにメモ
リカードを制御するプログラムが記録され、電源が投入
されたときにＣＰＵ １０３はプログラムＲＯＭに記録
されたプログラムをロードして、それ以降はこのメモリ
カード制御プログラムを実行し続ける。プログラムＲＯ
ＭをＥＥＰＲＯＭとすれば、別途配布されたメモリカー
ド制御プログラムを新たに記憶させることによって、新
たなメモリカード制御プログラムに更新することができ
る。

【００８８】また、ＣＰＵ １０３は、レジスタや、キ
ャッシュ、メモリなどのＲＡＭ（図示せず）を内部に備
え、一時的な記憶領域として使用することができる。こ
れらの記憶領域に対する読み出しや書き込み作業はバス
１０６を介する必要がないため、さらに高速な処理が実
行できる。

【００８９】以下では、本願発明の第１の実施形態とし
て、フラッシュＥＥＰＲＯＭに記憶されるデータとフラ
ッシュＥＥＰＲＯＭに記憶される第２アドレス変換テー
ブルとのいずれもが、ページ単位で管理される実施形態
を説明する。

【００９０】まず、本願発明のメモリカード１０１に対
してホストコンピュータから論理セクタアドレスのデー
タを読み出す旨の要求が来た場合の処理を、図２に示し
たアドレス変換テーブルの説明図、および、図３に示し
たフローチャートを参照して説明する。

【００９１】第１アドレス変換テーブル２０１はＲＡＭ
１０５に記憶され、第２アドレス変換テーブル２０２
はフラッシュＥＥＰＲＯＭ １０４に記憶される。な
お、第２アドレス変換テーブル２０２の大きさは、１ペ
ージに記憶できる大きさとする。以下、第２アドレス変
換テーブル２０２が記憶されているページを管理ページ
と呼ぶ。

【００９２】第１アドレス変換テーブル２０１と第２ア
ドレス変換テーブル２０２は、アドレス変換を配列で行
う。図２に示すアドレス変換テーブルでは、第１アドレ
ス変換テーブル２０１の配列のインデックスとして論理
セクタアドレス２０３の上位側ビット２０４を、第２ア
ドレス変換テーブル２０２の配列のインデックスとして
論理セクタアドレス２０３の下位側ビット２０５を、そ
れぞれ使用する。

【００９３】第１アドレス変換テーブル２０１の配列の
各要素である第２アドレス変換テーブル物理アドレスエ
リア２０６は、第２アドレス変換テーブル２０２の物理
ページアドレスを記憶する。

【００９４】第２アドレス変換テーブル２０２の配列の
各要素である物理ページアドレスエリア２０７は、デー
タの読み出しや書き込みの対象となりうるページの物理
ページアドレスを記憶する。以下、データの読み出しや
書き込みの対象となりうるページをデータページと呼
ぶ。

【００９５】さらに、管理ページには、物理ページ状態
エリア２０８と代替テーブル物理ページアドレスエリア
２０９がある。物理ページ状態エリア２０８は、その管
理ページが有する第２アドレス変換テーブル２０２の配
列の物理ページアドレスエリア２０７によって参照され
ているデータページが有効か否かを示す。

【００９６】代替テーブル物理ページアドレスエリア２
０９は、その管理ページが無効な場合、すなわち、物理
ページ状態エリア２０８に記憶された値が、その管理ペ
ージが有する第２アドレス変換テーブル２０２の配列の
物理ページアドレスエリア２０７によって参照されてい
るデータページが有効でない旨を示している場合、当該
管理ページのかわりに使用すべき管理ページの物理ペー
ジアドレスを記憶する。

【００９７】以下、図３のフローチャートにしたがって
説明する。ホストから送信された論理セクタアドレスｓ
に記憶されたデータを読み出す旨の要求を受信したら、
本処理を開始する（ステップＳ３０１）。

【００９８】まず、論理セクタアドレスｓの上位側ビッ
トを計算する。結果の値がｉであるとすると、ＲＡＭ
１０５に記憶された第１アドレス変換テーブルの配列の
ｉ番目の要素ａ[ｉ]を取得する（ステップＳ３０２）。
この値をｘとする。これは第２アドレス変換テーブルが
記憶される管理ページの物理ページアドレスである。

【００９９】次に、フラッシュＥＥＰＲＯＭ １０４か
ら物理ページアドレスｘに配置された管理ページを参照
し、この管理ページの物理ページ状態エリア２０８を調
べる（ステップＳ３０３）。

【０１００】物理ページ状態エリア２０８を調べた結
果、この管理ページによって管理されているデータペー
ジが有効でない場合（ステップＳ３０３；Ｎｏ）は、物
理ページアドレスｘとして代替テーブル物理ページアド
レスエリア２０９に記憶された値を新たに採用して（ス
テップＳ３０４）、ステップＳ３０３へ戻る。

【０１０１】この管理ページによって管理されているデ
ータページが有効である場合（ステップＳ３０３；Ｙｅ
ｓ）は、論理セクタアドレスｓの下位側ビットを計算す
る。結果の値がｊであるとすると、この管理ページに記
憶された第２アドレス変換テーブルの配列のｊ番目の要
素ｂ[ｊ]を取得する（ステップＳ３０５）。この値をｙ
とする。これは、読み出しの対象となるデータページの
物理ページアドレスである。

【０１０２】最後にフラッシュＥＥＰＲＯＭ １０４の
物理ページアドレスがｙのデータページに記憶されたデ
ータをＲＡＭ １０５内のバッファに転送し、さらに要
求に対する応答としてこのデータをインターフェース１
０２を介してホストコンピュータへ送信して（ステップ
Ｓ３０６）、本処理を終了する。

【０１０３】このように、読み出し要求においては、ア
ドレス変換テーブルやページの更新は一切行う必要がな
い。

【０１０４】なお、上記実施形態では、第１アドレス変
換テーブル２０１の配列のインデックスとして論理セク
タアドレス２０３の上位側ビット２０４を、第２アドレ
ス変換テーブル２０２の配列のインデックスとして論理
セクタアドレス２０３の下位側ビット２０５を、それぞ
れ使用したが、これと逆の対応とした実施形態をとるこ
とも可能である。また、論理セクタアドレスの一部のビ
ットを無視するような実施形態をとることも可能であ
る。

【０１０５】以下に、本願発明のメモリカード１０１に
対してホストコンピュータから論理セクタアドレスｓに
データを書き込む旨の要求が来た場合の処理を、図４に
示したフローチャートを参照して、説明する。

【０１０６】ホストコンピュータから送信された論理セ
クタアドレスｓにデータを書き込む旨の要求を受信した
ら、本処理を開始する（ステップＳ４０１）。

【０１０７】まず、ホストコンピュータから送信された
書き込み用データをＲＡＭ １０５内のバッファに転送
する（ステップＳ４０２）。

【０１０８】次に、データ読み込み要求の処理における
ステップＳ３０３〜ステップＳ３０４と同様の処理を行
い、書き込みの対象となるデータページを管理している
管理ページの物理ページアドレスｘと、当該データペー
ジの物理ページアドレスｙを得る（ステップＳ４０
３）。

【０１０９】次に、フラッシュＥＥＰＲＯＭ １０４の
物理ページアドレスｙに配置されたデータページに対す
る書き込みがすでに行われているか否かを調べる（ステ
ップＳ４０４）。

【０１１０】データページに対する書き込みが行われて
いるか否かの判別は、当該データページの冗長部の特定
の場所、たとえば特定の場所の１バイトである管理デー
タエリアに記憶されている値を利用する。フラッシュＥ
ＥＰＲＯＭでは、消去処理は実行されたが未だ書き込み
が実行されていない場合に記憶された値を読み出そうと
すると、すべてのビットが１であるような（実施形態に
よっては、すべてのビットが０であるような）値が取得
される。

【０１１１】したがって、先のステップＳ４１０におい
てデータページに対する書き込みを実行する際に、常
に、管理データエリアに２５５（二進数で１１１１１１
１１、十六進数で０ｘＦＦ）以外の値を記憶させること
とすればよい。こうすれば、管理データエリアの値が０
ｘＦＦの場合はそのページに対する書き込みは未だ行わ
れていないと判断し、管理データエリアの値が０ｘＦＦ
以外の場合はそのページに対する書き込みがすでに行わ
れていると判断することができる。

【０１１２】管理データエリアに０ｘＦＦ以外の値が記
憶されている場合（ステップＳ４０４；Ｎｏ）は、その
データページはすでに書き込みが行われていることを意
味する。この場合は、未だ書き込みが行われていないペ
ージを、フラッシュＥＥＰＲＯＭ １０４の中から探す
（ステップＳ４０５）。

【０１１３】未だ書き込みが行われていないページが見
つからない場合（ステップＳ４０５；Ｎｏ）は、不要に
なった古いデータを記憶しているデータページや管理ペ
ージを消去するため、ガーベージコレクション（Garbag
e Collection）処理を行って、不要なページの消去処理
を行い書き込みが行われていないページを取得する（ス
テップＳ４０６）。

【０１１４】書き込みが行われていないページが見つか
った場合（ステップＳ４０５；Ｙｅｓ）は、新たなペー
ジとして２ページを取得する（ステップＳ４０７）。一
方は、新たな管理ページとして使用し、他方は、書き込
み要求がされたデータを書き込むデータページとして使
用する。前者の物理ページアドレスをｐ、後者の物理ペ
ージアドレスをｑとする。これらの値を用いて新たな管
理ページに値を記憶させる。

【０１１５】図５は、管理ページ、および、データペー
ジの更新の様子を示す説明図である。図５（ａ）は、物
理ページアドレスｘに配置された管理ページ５０１の様
子を示す。管理ページ５０１の第２アドレス変換テーブ
ル５０２の配列は、物理ページアドレスｙを記憶する要
素５０３を有し、物理ページアドレスｙに配置されたデ
ータページ５０４はすでに書き込みがされているため、
管理データエリア５０５には０ｘＦＦ以外の値（図中で
は０ｘ１０。これは「書き込み済み」を意味する）が記
憶されている。また、管理ページ５０１の物理ページ状
態エリア５０６には「有効」を示す値が記憶されてい
る。

【０１１６】図５（ｂ）では、物理ページアドレスｘに
配置された管理ページ５０１の物理ページ状態エリア５
０６には「無効」を示す値が、代替テーブル物理ページ
アドレスエリア５０７には新たに取得された管理ページ
の物理ページアドレスｐが、それぞれ記憶される。物理
ページ状態エリア５０６、および、代替テーブル物理ペ
ージアドレスエリア５０７の値の更新には、フラッシュ
ＥＥＰＲＯＭの上書き機能を使用する。本願発明では、
これらのエリアに対する上書きは、高々１回しか使用さ
れないので、広く普及しているフラッシュＥＥＰＲＯＭ
の上書き機能の制限を満たすことができる。

【０１１７】物理ページアドレスｐに配置された管理ペ
ージ５１１に記憶される第２アドレス変換テーブル５１
２の配列の各要素の値は、基本的には、管理ページ５０
１に記憶される第２アドレス変換テーブル５０２の配列
の各要素の同じ値である。ただし、第２アドレス変換テ
ーブル５０２の配列の要素のうち、ｙを記憶していた要
素５０３に相当する要素５１３の値がｑである点が異な
る。また、管理ページ５１１の物理ページ状態エリア５
０６は「有効」を示す値を記憶している。

【０１１８】物理ページアドレスｑに配置されるデータ
ページ５１４には、書き込み要求によりＲＡＭ １０４
に転送されたデータが書き込まれる。また、このデータ
ページ５１４の管理データエリア５１５には、「書き込
み済み」を意味する値０ｘ１０が記憶されている。

【０１１９】また、図５（ｂ）では、物理ページアドレ
スｙに配置される「古い」データを記憶するデータペー
ジ５０４の管理データエリア５０５に記憶される値が、
フラッシュＥＥＰＲＯＭの上書き機能によって０ｘ２０
に更新されている。これは、前述のガーベージコレクシ
ョン処理（ステップＳ４０６）によって将来消去が可能
であるページであることを示す。

【０１２０】このように図５（ａ）に示す状態から図５
（ｂ）に示す状態への更新および設定の処理を実行する
（ステップＳ４０８）。

【０１２１】ついで、ＲＡＭ １０５に記憶された第１
アドレス変換テーブルを更新する。すなわち、物理ペー
ジアドレスｘを値として記憶している配列の要素の値を
物理ページアドレスｐに更新する（ステップＳ４０
９）。この処理によって、第１アドレス変換テーブル２
０１は常に最新の「有効」な管理ページの物理ページア
ドレスを記憶することになる。

【０１２２】なお、書き込み処理および読み出し処理で
は、それぞれ最初に、物理ページ状態エリア２０８によ
って管理ページのが無効であることが示されている間は
代替ページ物理ページアドレスエリア２０９をたどるこ
とによって最新の「有効」な管理ページに到達する処理
（ステップＳ３０３〜ステップＳ３０４、および、ステ
ップＳ４０３と同様）を行うので、この処理は任意的で
あり、この時点では行わずにガーベージコレクション処
理において行うこととしてもよい。

【０１２３】物理ページアドレスｙとして新たに取得し
たデータページの物理ページアドレスｑを使用して（ス
テップＳ４１０）ステップＳ４１１へ移行する。

【０１２４】一方、管理データエリアに０ｘＦＦが記憶
されている場合（ステップＳ４０４；Ｙｅｓ）は、その
データページは消去された後、未だ書き込みが行われて
いないことを意味する。したがって、当該データページ
に対して書き込みを行うことができる。

【０１２５】フラッシュＥＥＰＲＯＭ１０４の物理ペー
ジアドレスｙに配置されたデータページに、ＲＡＭ １
０５内のバッファに記録されたデータを書き込んで（ス
テップＳ４１２）、本処理を終了する。

【０１２６】なお、ホストコンピュータからの書き込み
要求が複数セクタに渡る場合がある。この場合、書き込
み要求には、書き込み開始位置を示す論理セクタアドレ
ス、および、書き込みを行うセクタ数が指定される。

【０１２７】この場合、図４のフローチャートに示され
る制御に従って１セクタずつ書き込みの処理を行い、ひ
いてはアドレス変換テーブルの更新を行うことも可能で
ある。しかし、この場合は、第２アドレス変換テーブル
用に多数のページを消費し、その多くが直ちに無効な第
２アドレス変換テーブルとなってしまい、使用効率が悪
い。

【０１２８】この問題を解決するには、アドレス変換テ
ーブルの更新は、指定された複数のセクタについてまと
めて行うこととすればよい。

【０１２９】また、上記実施例では管理データエリアに
記憶される値に０ｘ１０（書き込み済みのページ）およ
び０ｘ２０（消去可のページ）を使用しているが、これ
らは０ｘＦＦ以外の値に適宜変更が可能である。

【０１３０】以下に、本願発明のメモリカード１０１に
電源が投入された際の準備処理、すなわち、第１アドレ
ス変換テーブル２０１の構築処理を図６に示すフローチ
ャートを参照して説明する。

【０１３１】上述したように、本願発明においては、管
理に用いられるデータもホストコンピュータによって記
憶されるデータもいずれも不揮発性メモリに記憶され
る。したがって、管理ページかデータページかを区別す
るための機構が必要になる。

【０１３２】このための機構が、リンクページである。
リンクページは、フラッシュＥＥＰＲＯＭ １０４の固
定された物理ページアドレスに配置された１つまたは複
数のページである。

【０１３３】リンクページには、論理セクタアドレス２
０３の上位側ビット２０４をインデックスとし、第２ア
ドレス変換テーブルを有する管理ページの物理ページア
ドレスを各要素の値とする配列を記憶する。すなわち、
リンクページに記憶される配列は、ＲＡＭ １０５に記
憶される第１アドレス変換テーブル２０１と同様の値を
記憶する。

【０１３４】リンクページに記憶される配列の各要素の
値は、第１アドレス変換テーブル２０１の配列の要素の
値を更新するのと同時に、フラッシュメモリの上書き機
能を用いて更新することができる。また、上書きの回数
制限によってこれ以上上書きができなくなった場合に
は、当該リンクページが「有効」でなくなった旨と、新
たなリンクページの物理ページアドレスを冗長部に記憶
し、新たなリンクページに第１アドレス変換テーブル２
０１と同じ値を記憶させることができる。

【０１３５】「有効」か否かは、データページの冗長部
の管理データエリア５０５と同じ場所に記録する。ま
た、新たなリンクページの物理ページアドレスが記憶さ
れる場所を代替リンクページ物理ページアドレスエリア
と呼ぶ。代替リンクページ物理ページアドレスエリア
は、代替テーブル物理ページアドレスエリア２０９同
様、ページの冗長部でもそうでない部分でも、いずれに
も配置することができる。特に、両者をページ内の同じ
場所に配置することができる。

【０１３６】このほか、ガーベージコレクション処理の
際に、最初の物理ページアドレスを消去することができ
れば、最新の第１アドレス変換テーブル２０１を書き込
んでコピーするなどの手法をとることも可能である。

【０１３７】それでは、図６に示すフローチャートを参
照して、ＲＡＭ １０５に第１アドレス変換テーブル２
０１を構築する処理について説明する。電源が投入され
たときに、本処理を開始する（ステップＳ６０１）。

【０１３８】まず、リンクページの物理ページアドレス
ｍとして０を採用する（ステップＳ６０２）。次に、物
理ページアドレスｍに配置されたページの冗長部の管理
データエリア５０５の値を調べる（ステップＳ６０
３）。

【０１３９】管理データエリア５０５の値によって、物
理ページアドレスｍに配置されたページが「有効」でな
いと判断された場合（ステップＳ６０３；Ｎｏ）は、物
理ページアドレスｍに配置されたページの代替リンクペ
ージ物理ページアドレスエリアに記憶された物理ページ
アドレスを新たなｍとして採用し（ステップＳ６０
４）、ステップＳ６０３に戻る。

【０１４０】物理ページアドレスｍに配置されたページ
が「有効」であると判断された場合（ステップＳ６０
３；Ｙｅｓ）は、当該ページをリンクページと判断し、
そのリンクページの配列の各要素について以下の処理を
繰り返す。

【０１４１】すなわち、最後の要素まで処理したかを調
べ（ステップＳ６０５）、最後の要素に達した場合（ス
テップＳ６０５；Ｙｅｓ）は本処理を終了する。

【０１４２】最後の要素の達していない場合（ステップ
Ｓ６０５；Ｎｏ）は、その要素が記憶する物理ページア
ドレスを取得し、当該物理ページアドレスに配置された
管理ページについてステップＳ３０３〜ステップＳ３０
４やステップＳ４０３と同様の処理を行って、最新の管
理ページの物理ページアドレスを得て、ＲＡＭ １０５
にその物理ページアドレスを記憶して第１アドレス変換
テーブル２０３の配列を順次設定し（ステップＳ６０
６）、ステップＳ６０５に戻る。

【０１４３】このように、ＲＡＭ １０５には、電源投
入時に第１アドレス変換テーブル２０１が構築される
が、本願発明では、アドレス変換テーブルを複数の階層
に分割しているため、ＲＡＭ １０５に構築される第１
アドレス変換テーブル２０１のサイズは小さくてすむ。
このため、ＲＡＭ １０５の容量をおさえることができ
るとともに、電源投入から実際にメモリカードに対する
読み出しや書き込みができるようになるまでの時間を短
縮することができる。

【０１４４】以下に、アドレス変換テーブルのほかの実
施形態を、図７に示したアドレス変換テーブルの説明図
を参照して、説明する。

【０１４５】上記の実施形態の説明においては、第２ア
ドレス変換テーブルの配列に物理ページアドレスそのも
のを記憶しているが、図７に示したアドレス変換テーブ
ルは、これ以外の値を記憶した実施形態のものである。
すなわち、物理ページアドレスを１６などの２のべき乗
の数値で除算した数値を記憶させる手法である。この数
値を物理ページグループアドレスと呼ぶ。この手法で
は、上述の除算で用いる除数のページ数からなる複数の
ページ（以下、「ページグループ」という）単位で管理
を行う。

【０１４６】論理セクタアドレス７０１に対応するデー
タページ７０２を得る手順は以下のようになる。まず、
論理セクタアドレス７０１のビット７０３とＲＡＭ １
０５に記憶された第１アドレス変換テーブル７０４から
第２アドレス変換テーブル７０５が含まれるページグル
ープ７０６の物理ページグループアドレスを取得する。

【０１４７】次に、このページグループ７０６と論理セ
クタアドレス７０１のビット７０７とから第２アドレス
変換テーブル７０５を含む管理ページ７０８を選択す
る。さらに、この第２アドレス変換テーブル７０５と論
理セクタアドレスのビット７０９とから所望のページ７
０２が含まれるページグループ７１１の物理ページグル
ープアドレスを取得する。最後にこのページグループ７
１１と論理セクタアドレス７０１のビット７１２とか
ら、所望のページ７０２の物理ページアドレスを取得す
る。

【０１４８】この手法では、管理の単位がより大きくな
るだけで、構成、作用、効果とも上記の実施例のそれと
共通する。ただし、ページグループの大きさをブロック
の大きさと一致させると、たとえば１ページが５１２バ
イトの場合に１ページグループを１６ページとすると、
フラッシュＥＥＰＲＯＭの消去の単位がページグループ
となる。したがって、ガーベージコレクションなどの処
理において、より容易に不要なページを消去して書き込
みが可能な状態にできるようになる。

【０１４９】また、管理の単位がより大きくなっている
ため、複数ページに渡るデータの書き込みや読み出しが
頻繁に要求されるような場合には、まとめてデータの書
き込みや読み出しを行うことができるため、処理の高速
化を図ることができる。

【０１５０】また、管理の単位がより大きくなっている
ため、データの書き込みが特定のページの集中する度合
が減少し、ページの使用頻度が分散するので、メモリカ
ードの寿命を延ばすことができる。

【０１５１】このようなページグループ単位での管理
は、リンクページについても同様に適用することができ
る。

【０１５２】以下には、エラー訂正チェックデータを使
用してメモリカードに記憶されるデータの信頼性を向上
するための手法を説明する。

【０１５３】エラー訂正チェック（ＥＣＣ；Error Corr
ection Check）データは、各ページに書き込まれるデー
タに基づいて計算される。ハミング距離などに基づいて
データを復元する手法については、公知の手法を利用す
ることができる。たとえば、各ページの冗長部を除いた
サイズを５１２バイトの場合に、エラー訂正チェックデ
ータを３バイトとすることができる。このようなエラー
訂正チェックデータの計算方法については、たとえば
「情報と符号の理論」（宮川ほか、岩波書店、１９８３
年）に開示されているような、公知の手法を用いること
ができる。

【０１５４】本願発明においては、データを書き込む要
求の処理を行う際に、上記ステップＳ４１０の前、後、
もしくはこのステップＳ４１０において、エラー訂正チ
ェックデータを計算し、これをフラッシュＥＥＰＲＯＭ
１０４に記憶する。

【０１５５】エラー訂正チェックデータは、データが書
き込まれる物理ページアドレスｙのページの冗長部に記
憶することができる。この手法では、ＲＡＭ １０５に
物理ページアドレスｙのページのデータ部および冗長部
のすべてのイメージを作成してから書き込むことができ
るため、エラー訂正チェックデータをホストコンピュー
タからの要求に基づいてページに書き込まれるデータと
同時に書き込むことができる。

【０１５６】このほか、物理ページアドレスｘもしくは
ｐに配置される管理ページが管理するデータページの数
と同じ配列を当該管理ページに用意して、その配列の各
データページに対応したインデックスの要素を上記エラ
ー訂正チェックデータとして記憶させることができる。
この手法では、管理ページが物理ページアドレスｘにあ
る場合には、フラッシュＥＥＰＲＯＭの上書き機能を利
用して管理ページに当該エラー訂正チェックデータを書
き込む。一方、管理ページが物理ページアドレスｐにあ
る場合には、管理ページのイメージをＲＡＭ １０５に
作成する際に、当該エラー訂正チェックデータも含めて
イメージを作成すれば、管理ページに対する第２アドレ
ス変換テーブルの書き込みと同時に当該エラー訂正チェ
ックデータを書き込むことができる。

【０１５７】さらに、管理ページに記憶された第２アド
レス変換テーブルなどのデータについても、エラー訂正
チェックデータを計算して、上記データページと同様
に、当該管理ページ内などに記憶することができる。

【０１５８】一方、ホストコンピュータからの要求に基
づいてデータを読み出す際には、上記ステップＳ３０４
において、要求されたデータをＲＡＭ １０５に転送す
るほか、当該データに対応するエラー訂正チェックデー
タも読み出して、ＲＡＭ １０５に転送されたデータと
読み出されたエラー訂正チェックデータとから、エラー
訂正処理を行う。この計算は、上記の通り、公知の手法
を用いることができる。

【０１５９】このエラー訂正処理を行った後で、インタ
ーフェース１０２を介して、エラー訂正処理を行ったＲ
ＡＭ １０５上のデータを転送する。

【０１６０】このように、本手法を用いれば、フラッシ
ュＥＥＰＲＯＭ １０４の管理ページおよびデータペー
ジに記憶されるデータの信頼性を向上することができ、
これらのデータが壊れた場合でも、これを訂正できる可
能性を高くすることができる。

【０１６１】以下では、図８を参照して第２アドレス変
換テーブルのほかの実施形態について説明する。

【０１６２】上述したように、フラッシュＥＥＰＲＯＭ
においては、書き込みはページ単位で、消去は複数のペ
ージからなるブロック単位で行われる。これに合わせ
て、第２アドレス変換テーブルを構成する手法について
説明する。

【０１６３】まず、第２アドレス変換テーブルをまった
く新たに取得する場合には、新しいブロックを１つ取得
する。１ブロックが１６ページの場合には、このブロッ
クを使用して第２アドレス変換テーブルを１６回まで更
新することができる。現在どの第２アドレス変換テーブ
ルが有効であるかは、上述の実施例と同様の手法による
ことができる。

【０１６４】また、第２アドレス変換テーブルを更新す
る場合には、第２アドレス変換テーブルが参照するペー
ジに対する書き込みが発生した場合である。上述した実
施形態では、各ページが有効であるか否かの情報を当該
ページの冗長部の管理データエリア５０５に格納してい
る。しかし、この情報を管理ページ側に記憶すると、起
動時にどのデータページが有効かを調べるために、各デ
ータページにアクセスしないですむため、起動時間の高
速化を図ることができる。

【０１６５】図８の管理ページ８０１は、第２アドレス
変換テーブル８０２を記憶し、参照するページの物理ペ
ージアドレスを記憶する配列ａ ８０３と、参照するペ
ージの状態を記憶する配列ｂ ８０４を備えている。配
列を参照するインデックスをｉとすると、物理ページア
ドレスａ[ｉ]に配置されたデータページに対する書き込
みが済んでいるか否かの情報がｂ[ｉ]に記憶された値に
よって判定できる。

【０１６６】また、管理ページ８０１が参照するいずれ
かのデータページに対する更新が起こった場合には、新
たに管理ページを取得して、ｉ番目の要素以外はそのま
ま配列ａ ８０３と配列ｂ ８０４をコピーする。ｉ番
目の要素については、以下のように場合分けすることが
できる。

【０１６７】（１）ｂ[ｉ]が「書き込み可能」であった
場合は、新しい管理ページに対してａ[ｉ]はそのままコ
ピーし、ｂ[ｉ]として「書き込み済み」を記憶する。

【０１６８】（２）ｂ[ｉ]が「書き込み済み」であった
場合は、新しい管理ページに対してａ[ｉ]として新たな
データページの物理ページアドレスを記憶し、ｂ[ｉ]と
して「書き込み済み」を記憶する。

【０１６９】図８を参照しての説明では、第２アドレス
変換テーブルはページ単位での参照を行っているが、こ
れをブロック単位での参照とすることも可能である。す
なわち、管理ページと同様に、１ブロックには複数のデ
ータページを配置することができる。そこで、第２アド
レス変換テーブルは、参照するページを含むブロックの
ブロック番号を記憶するようにしてもよい。第２アドレ
ス変換テーブルが記憶するブロック番号のブロック内
で、どのデータページが最新のもので、どのデータペー
ジが現在有効であるか、については、上述の実施例と同
様の手法によることができる。

【０１７０】このような実施形態によれば、同じブロッ
クに記憶されるデータページが、同一の論理セクタアド
レスに対応するものとすることができる。したがって、
同一の論理セクタアドレスに対する書き込みがたとえば
１６回行われると、それぞれの書き込みの際のデータが
１つブロックに書き込まれることになり、さらに１回書
き込みを行えば、新たなブロックの最初のページに書き
込みが行われる。一方、古いブロック（１６回書き込み
がされたブロック）に記憶されたデータはすべて不要な
ものなので、このページの内容を消去してほかのデータ
を記憶するために使用することができる。フラッシュＥ
ＥＰＲＯＭでは、消去はブロック単位で行われるため、
この実施形態は記憶領域の管理の上で大変に有利であ
る。これは、管理ページが含まれるブロックにおいても
同様である。

【０１７１】以下に、リンクページのほかの実施形態に
ついて説明する。上述の実施形態では、リンクページに
第１アドレス変換テーブルと同じ値を記憶させている
が、これとは異なる以下の実施態様をとることができ
る。すなわち、管理ページに「次の管理ページの物理ペ
ージアドレス」を記憶する領域を設け、すべての管理ペ
ージをリスト状に連結しておく。リンクページは、この
連結された管理ページのリストの先頭の物理ページアド
レスだけを記憶する。この実施形態では、リンクページ
は、ガーベージコレクションにより管理ページの順序が
変更された場合にのみ更新すればよい。したがって、更
新の回数を大幅に減らすことができる。

【０１７２】リンクページから最新の「先頭の管理ペー
ジの物理ページアドレス」を取得したら、リストを順次
たどっていけば、すべての有効な管理ページをたどるこ
とができる。

【０１７３】なお、図８の実施形態のように、管理ペー
ジをブロック内に複数配置した場合には、管理ページの
リスト状の連結は、ページ単位ではなくブロック単位で
行った方が記憶容量の面で有利である。この場合は、管
理ページを含むブロック（管理ブロック）に「次の管理
ブロックのブロック番号」を記憶する領域を設ければよ
い。

【０１７４】なお、ＲＡＭ １０５内にフラッシュＥＥ
ＰＲＯＭ １０４の未使用ページを高速に検索するため
のビットマップテーブルを記憶させることが可能であ
る。ＣＰＵ １０３は、ホストコンピュータからの書き
込み要求を受信した場合にビットマップを使用して未使
用のページを検索する。

【０１７５】さらに、バス１０６を介してデータ圧縮伸
長回路（図示せず）、および、スライディングディクシ
ョナリ（sliding dictionary）用ＲＡＭ（図示せず）を
接続し、フラッシュＥＥＰＲＯＭ １０４の各ページに
記憶されるデータをＬＺ法などにより圧縮して、より多
くのデータを記憶できるようにし、メモリカード１０１
の見かけの記憶容量を大きくすることが可能である。ま
た、スライディングディクショナリは、ＲＡＭ １０５
に記憶させることも可能である。

【０１７６】このほか、ホストコンピュータがデータの
読み出しや書き込みをすべき場所として、論理セクタア
ドレスを直接指定しない実施形態に本願発明を適用する
ことも可能である。この場合は、シリンダ番号、クラス
タ番号、ヘッダ番号などが指定されるので、これから論
理セクタアドレスを計算する読み出しや書き込みの処理
の事前に行えばよい。

【０１７７】また、本願発明においては、メモリカード
を使用する前に管理ページにデータページの物理ページ
アドレスを適宜記憶させる必要がある。この処理、工場
出荷時に設定することもできるし、このためのフォーマ
ット処理を行うプログラムをＣＰＵ １０２に実行させ
ることも可能である。

【０１７８】以下では、本願発明の第２の実施形態とし
て、第２アドレス変換テーブル自体はページ単位で更新
し、第２アドレス変換テーブルは、物理ロケーションと
して物理ブロックアドレスを記憶する実施形態を説明す
る。第２の実施形態では、記憶されたデータ（ホストコ
ンピュータが要求する読み出しや書き込みの対象となる
データのほか、第２アドレス変換テーブル自体のデータ
を含む）管理をブロック単位で行うため、第２の実施形
態に比較して、さらにアクセス速度を向上させることが
できる。

【０１７９】第２の実施形態では、フラッシュＥＥＰＲ
ＯＭの記憶領域の諸元は以下の値を採用することができ
る。

【０１８０】・１ページ＝５１２バイト（このほか冗長
部あり） ・１ブロック＝１６ページ 一方、ホストコンピュータの書き込みや読み出しの諸元
は、以下の値を採用することができる。

【０１８１】・１セクタ＝５１２バイト そこで、第２の実施形態では、１ブロックに対して１６
セクタ分のデータを記憶する手法を採用する。すなわ
ち、ホストコンピュータの指定するセクタを１６個ずつ
グループにしてまとめる。これをセクタグループと呼
ぶ。

【０１８２】セクタグループには、連続するセクタ番号
によって指定される複数のセクタを含めることができ
る。この場合、セクタグループ０にはセクタ番号０から
１５のセクタが、セクタグループ１にはセクタ番号１６
から３１のセクタが、…セクタグループ１０２３にはセ
クタ番号１６３６８から１６３８３のセクタが、それぞ
れ含まれる。このセクタグループとして０から１０２３
までの１０２４個を採用した場合、ホストコンピュータ
からは、全体として５１２×１６×１０２４＝８３８８
６０８バイト（８メガバイト）の記憶容量の不揮発性記
憶装置として見えることになる。

【０１８３】一方、フラッシュＥＥＰＲＯＭ １０４に
記憶される第２アドレス変換テーブル内では、セクタグ
ループをさらに１２８個ずつまとめて管理する。１２８
個としたのは、これらの管理情報が１ページに入り切る
からである。このセクタグループ１２８個をまとめて、
セクタグループ群という。上記諸元では、セクタグルー
プ群の数は、１０２４／１２８＝８個となる。

【０１８４】上記と同様に、セクタグループ群０には、
セクタグループ０から１２７が、セクタグループ群１に
は、セクタグループ１２８から２５５が、…セクタグル
ープ群７には、セクタグループ８９６から１０２３が、
それぞれ含まれる。

【０１８５】第２の実施形態では、第２アドレス変換テ
ーブルが最適化（ガーベージコレクション）されている
場合、第２アドレス変換テーブル全体を１ブロック内に
記憶することができるが、第２アドレス変換テーブルの
大きさは１ブロックを超えてもよい。また、更新ととも
に古くなったセクタグループ群の情報を記憶するページ
が増えるため、第２アドレス変換テーブルの大きさは増
えていき、ある時点における第２アドレス変換テーブル
が複数ブロックにまたがることがありうる。

【０１８６】なお、セクタグループ群管理ページを複数
集めて複数ブロック内に記憶し、当該ブロックのそれぞ
れの中の残りの領域をセクタグループ群管理ページの更
新用の領域として確保することができる。この実施形態
では、更新用領域をすべて使い尽した場合、新たな空き
ブロックを確保して、新たなブロックへのリンク情報
（そのブロックの物理ブロックアドレス、すなわち、ブ
ロック番号）を元の（領域を使い尽した）ブロック内に
記憶する。

【０１８７】なお、これらの諸元は用途に応じて適宜変
更することが可能であり、変更した実施形態も本願発明
の範囲に含まれる。

【０１８８】以下では、図９を参照して、第２の実施形
態のメモリカードにおける記憶管理の概要を説明する。
図９は、第２の実施形態のメモリカードにおける記憶管
理の概要を示す説明図である。

【０１８９】ホストコンピュータから送信される書き込
みや読み出しのアクセス要求は、論理セクタ番号を指定
して行われる。この論理セクタ番号をａとする。

【０１９０】指定された論理セクタ番号ａに基づいてＲ
ＡＭ １０５内に記憶された第１アドレス変換テーブル
９０１を参照する。ＲＡＭ １０５内には、第２アドレ
ス変換テーブル９０２の物理ページアドレスが配列とし
て記憶されている。この配列をＸとする。配列のインデ
ックスとして論理セクタ番号ａを直接使用することもで
きる。この場合、Ｘ[ａ]なる計算によって第２アドレス
変換テーブル９０２の物理ページアドレスが得られる。

【０１９１】一方、論理セクタ番号ａで指定されるセク
タが含まれるセクタグループ群のセクタグループ群番号
を使用すると、配列全体の大きさを小さくすることがで
きるため、ＲＡＭ １０５の記憶容量を小さくすること
ができ、コストの削減を図ることができる。

【０１９２】この場合、論理セクタ番号ａで指定される
セクタが含まれるセクタグループ群のセクタグループ群
番号ｂは、以下の計算により求めることができる。ただ
し、／は整数の割り算、＞＞は算術右シフトである。

【０１９３】 ｂ＝ａ／（１６×１２８）＝ａ／２０４８＝ａ＞＞１１ セクタグループ群番号ｂをインデックスとして、ＲＡＭ
１０５に記憶される第１アドレス変換テーブル９０１
の配列Ｘから物理ページアドレスｃ＝Ｘ[ｂ]を得る。

【０１９４】物理ページアドレスｃで指定されるページ
は、フラッシュＥＥＰＲＯＭ １０４内のページであ
り、第２アドレス変換テーブル９０２の一部をなす。こ
の物理ページアドレスで指定されるページをセクタグル
ープ群管理ページと呼ぶ。

【０１９５】セクタグループ群管理ページ９０３が記憶
する情報には、以下のものが含まれる。

【０１９６】・当該セクタグループ群管理ページが管理
セクタグループ群の番号 ・セクタグループを管理する配列Ｙ ・当該ページが含まれるブロックの最後に配置されてい
る場合であって、当該ブロック以外のブロックに第２ア
ドレス変換テーブル９０２が拡張された場合に、当該拡
張された第２アドレス変換テーブル９０２が含まれるブ
ロックから元のブロックを参照できるように、元のブロ
ックの物理ブロックアドレス（ブロック番号）を記憶す
るリンク情報 セクタグループ群管理ページ９０３では、１２８個のセ
クタグループを配列Ｙとして管理する。配列Ｙの各要素
が記憶する情報には、以下の情報が含まれる。

【０１９７】・物理ブロックアドレスｂｌｋ ・当該ブロックの現在の状態ｓｔａｔ 論理セクタ番号ａで表されるセクタが含まれるセクタグ
ループは、セクタグループ群管理ページｃ内の配列の要
素Ｙ[ｄ]において管理される。ｄは以下の計算によって
求められ、％は整数の割り算の余りを求める計算、&は
整数のビットアンドである。

【０１９８】ｄ＝（ａ％（１６×１２８））／１６＝
（ａ&２０４７）／１６ 以下では、配列の要素Ｙ[ｄ]に含まれる情報のうち、物
理ブロックアドレスをＹ[ｄ].ｂｌｋと表記し、当該ブ
ロックの現在の状態をＹ[ｄ].ｓｔａｔと表記する。

【０１９９】論理セクタアドレスａが指定されると、当
該セクタの情報が記憶されるべきページが含まれるブロ
ックの物理ブロックアドレス（ブロック番号）は、ｅ＝
ｙ[ｄ].ｂｌｋを計算することによって得られる。

【０２００】ブロック番号ｅによって指定されるブロッ
ク９０４には、論理セクタ番号ａによって指定されるセ
クタの情報を記憶するページ９０５が含まれる。ブロッ
ク９０４には、ページが１６個含まれるが、論理セクタ
番号ａによって指定されるセクタの情報を記憶するペー
ジ９０５は、これらのページのうち、ｆ番目のページで
ある。ｆは以下の計算によって求められる。

【０２０１】ｆ＝ａ％１６＝ａ&１５ このようにして、論理セクタアドレスに対応する物理ロ
ケーションが、物理ブロックアドレス（ブロック番号）
ｅと、その中でのページ番号ｆによって得られる。

【０２０２】以下では、図１０を参照して、第２の実施
形態のメモリカードに対するデータの読み出しの手法を
説明する。図１０は、第２の実施形態のメモリカードに
対するデータの読み出しの手法を示すフローチャートで
ある。

【０２０３】読み出し処理は、ホストコンピュータが論
理セクタアドレスａを指定した読み出し要求を出し、こ
れを受信することによって開始される（ステップＳ１０
０１）。

【０２０４】まず、論理セクタアドレスａと第１アドレ
ス変換テーブル９０１の配列Ｘから計算ｃ＝Ｘ[ａ／２
０４８]により、第２アドレス変換テーブル９０２内の
物理ページアドレスｃを得る（ステップＳ１００２）。

【０２０５】次に、物理ページアドレスｃに含まれる第
２アドレス変換テーブル９０２の配列Ｙから計算ｄ＝
（ａ％２０４８）／１６により、論理セクタアドレスａ
に対応するページが含まれるブロックの情報Ｙ[ｄ]を得
る（ステップＳ１００３）。

【０２０６】ここで、ブロックの状態情報Ｙ[ｄ].ｓｔ
ａｔが「使用中」であるか否かを調べる（ステップＳ１
００４）。状態には「使用可」「使用中」などが含まれ
るが、読み出しでは「使用中」となっているはずであ
り、「使用中」となっていない場合（ステップＳ１００
４；Ｎｏ）は、エラー処理を行って（ステップＳ１００
５）、本処理を終了する。エラー処理としては、ホスト
コンピュータへ当該状況を報告する処理や、「使用中」
でないにもかかわらず後述するステップＳ１００６へ進
む処理などが考えられる。

【０２０７】一方、「使用中」となっている場合（ステ
ップＳ１００４；Ｙｅｓ）は、計算ｅ＝Ｙ[ｄ].ｂｌｋ
により当該セクタに対応するページが含まれるブロック
の物理ブロックアドレス（ブロック番号）ｅを得る（ス
テップＳ１００６）。

【０２０８】さらに、計算ｆ＝ａ％１６により、ブロッ
クｅ内でのページ番号ｆを得る（ステップＳ１００
７）。

【０２０９】最後にブロック番号ｅ、当該ブロック内で
のページ番号ｆで指定されるページのデータを読み出し
て、ホストコンピュータへ転送し（ステップＳ１００
８）、本処理を終了する。

【０２１０】第１の実施携帯の読み出し処理ではステッ
プＳ３０３とＳ３０４の繰り返し処理が行われるが、第
２の実施例の読み出し処理では、このような繰り返し処
理が不要であるためより高速な読み出し処理が実現でき
る。

【０２１１】なお、このように、繰り返し処理を不要と
するために、以下に説明するように、書き込み処理にお
いて工夫をする必要がある。

【０２１２】以下では、図１１、図１２を参照して、第
２の実施形態のメモリカードに対するデータの書き込み
の手法を説明する。図１１は、第２の実施形態のメモリ
カードに対するデータの書き込みの手法を示すフローチ
ャートであり、図１２は、メモリカードに対するデータ
の書き込みの手法を示す説明図である。

【０２１３】書き込み処理は、ホストコンピュータが論
理セクタアドレスａを指定した書き込み要求を出し、こ
れを受信することによって開始される（ステップＳ１１
０１）。

【０２１４】まず、論理セクタアドレスａと第１アドレ
ス変換テーブル９０１の配列Ｘから計算ｃ＝Ｘ[ａ／２
０４８]により、第２アドレス変換テーブル９０２内の
物理ページアドレスｃを得る（ステップＳ１１０２）。

【０２１５】次に、物理ページアドレスｃに含まれる第
２アドレス変換テーブル９０２の配列Ｙから計算ｄ＝
（ａ％２０４８）／１６により、論理セクタアドレスａ
に対応するページが含まれるブロックの情報Ｙ[ｄ]を得
る（ステップＳ１１０３）。

【０２１６】ここで、ブロックの状態情報Ｙ[ｄ].ｓｔ
ａｔが「使用可」であるか否かを調べる（ステップＳ１
１０４）。「使用可」である場合（ステップＳ１１０
４；Ｙｅｓ）は、書き込みの対象となるセクタａが含ま
れるセクタグループに対する書き込みが初めて行われた
ことを意味する。

【０２１７】そこで、計算ｅ＝Ｙ[ｄ].ｂｌｋにより当
該セクタに対応するページが含まれるブロックの物理ブ
ロックアドレス（ブロック番号）ｅを得る（ステップＳ
１１０５）。

【０２１８】さらに、計算ｆ＝ａ％１６により、ブロッ
クｅ内でのページ番号ｆを得る（ステップＳ１１０
６）。

【０２１９】最後にブロック番号ｅ、当該ブロック内で
のページ番号ｆで指定されるページにホストコンピュー
タから指定されたデータを書き込むとともに、Ｙ[ｄ].
ｓｔａｔを「使用中」に更新して（ステップＳ１１０
７）、本処理を終了する。

【０２２０】一方、ブロックの状態情報Ｙ[ｄ].ｓｔａ
ｔが「使用可」でなかった場合（ステップＳ１１０４；
Ｎｏ）は、ブロックの状態情報が「使用可」であるよう
な要素を含む配列Ｙを記憶するセクタグループ群管理ペ
ージを探す（ステップＳ１１０８）。当該セクタグルー
プ群管理ページの物理ページアドレスをｐとする。以下
の説明では、セクタグループ群管理ページｃ内の配列
は、ｃ.Ｙのように表記することにする。

【０２２１】セクタグループ群管理ページｐの配列Ｙ
は、「使用可」であるようなブロックを管理する。すな
わち、ｐ.Ｙ[ｑ].ｓｔａｔが「使用可」であるような整
数ｑが存在する。

【０２２２】なお、ステップＳ１１０８の空きブロック
を探す処理では、第１の実施例におけるビットマップテ
ーブルによる高速検索を行うこともできる。

【０２２３】次に、第２アドレス変換テーブル９０２を
記憶するブロックの更新領域に空きページが２ページあ
るか否かを調べる（ステップＳ１１０９）。この２ペー
ジには、ページｃとページｐを更新した結果を保存する
ことになる。

【０２２４】第２アドレス変換テーブル９０２を記憶す
るブロックの更新領域に空きページが２ページある場合
（ステップＳ１１０９；Ｙｅｓ）は、ステップＳ１１１
０に進む。得られた空きページの物理ページアドレスを
ｍとｎ＝ｍ＋１として、以下、説明する。

【０２２５】さらに、ページｃ、ｐ、ｍ、ｎについてセ
クタグループ群管理ページの更新処理を行う（ステップ
Ｓ１１１０）。この処理について、図１２を参照して説
明する。

【０２２６】図１２（ａ）は、本ステップＳ１１１０を
実行する前のページｃ、ｐに記憶された情報の様子を示
す説明図である。

【０２２７】ページｃ １２０１において、ｃ.Ｙ[ｄ]
は、当該セクタａの元のデータが記憶されているブロッ
ク１２１１を指している。すなわち、ブロック１２１１
のブロック番号ｓは、ｓ＝ｃ.Ｙ[ｄ].ｂｌｋである。ま
た、ｃ.Ｙ[ｄ].ｓｔａｔは「使用中」である。

【０２２８】ページｐ １２０２において、ｐ.Ｙ[ｑ]
は、空きブロック１２１２を指している。空きブロック
１２１２のブロック番号ｔは、ｔ＝ｐ.Ｙ[ｑ].ｂｌｋで
ある。

【０２２９】ページｍ １２０３と、ページｎ １２０
４は、消去されたままの、何も記憶されていない状態に
なっているので省略する。また、ｐ.Ｙ[ｑ].ｓｔａｔは
「使用可」である。

【０２３０】図１２（ｂ）は、本ステップＳ１１１０を
実行する前のページｍ、ｎに記憶された情報の様子を示
す説明図である。ページｃ、ｐに記憶される情報は、図
１２（ａ）に示すものと同じであるので、省略する。

【０２３１】ページｍ １２０３は、ｍ.Ｙ[ｄ].ｂｌｋ
に記憶される値がｔであり、ｍ.Ｙ[ｄ].ｓｔａｔに記憶
される値が「使用中」であることを除き、ページｃ １
２０１に記憶される値と同様の値を記憶する。なお、こ
の時点でｍ.Ｙ[ｄ].ｓｔａｔの値を「使用中」にしてい
るため、この後に実行するステップＳ１１０７において
Ｙ[ｄ].ｓｔａｔの値を更新する必要はない。

【０２３２】一方、ページｎ １２０４は、ｎ.Ｙ[ｑ].
ｂｌｋに記憶される値がｓであり、ｎ.Ｙ[ｑ].ｓｔａｔ
に記憶される値が「消去可」であることを除き、ページ
ｐ１２０２に記憶される値と同様の値を記憶する。

【０２３３】すなわち、使用中のブロックｓ １２１１
と、使用可の空きブロックｔ １２１２との間で、物理
ブロックアドレスの「交換」が行なわれる。

【０２３４】さらに、本ステップＳ１１１０において、
古いブロックｓ １２１１の内容はそのままとするが、
当該古いブロックｓ １２１１のうち、（ｆ＝ａ％１
６）番目のページ以外のページの内容を新しいブロック
ｔ １２１２にコピーする。ｆ番目のページに対する書
き込みは以降の処理ステップＳ１１０７で行われる。

【０２３５】なお、この説明では、新しいブロックｔ
１２１２に対する書き込みは、ステップＳ１１１０とス
テップＳ１１０７において、分割して行われるが、ステ
ップＳ１１１０でブロック全体をまとめてコピー実行
し、ステップＳ１１０７におけるページ書き込みは実行
しない実施形態をとることもできる。

【０２３６】さらに、本ステップＳ１１１０において、
各ページｃ、ｐ、ｍ、ｎに適切なセクタグループ群番号
を記憶する。

【０２３７】最後に、本ステップＳ１１１０において、
第１アドレス変換テーブルの更新を行う。まず、ＲＡＭ
１０５内に記憶された第１アドレス変換テーブルの配
列の要素の値Ｘ[ａ／２０４８]を新たに取得されたペー
ジｍ １２０３のページ番号ｍに更新する。さらに、配
列の要素の値がｐとなっているもの、すなわち、等式Ｘ
[ｉ]＝ｐが成立するような要素が一つあるが、この要素
の値を新たに取得されたページｎ １２０４のページ番
号ｎに更新する。

【０２３８】ステップＳ１１１０のセクタグループ群管
理ページの更新処理を行ったら、物理ページアドレスｃ
の新たな値としてｍを採用して（ステップＳ１１１
１）、ステップＳ１１０５へ進む。ｄとしては、ステッ
プＳ１１０３で計算されるものと同じ値（ｄ＝（ａ％２
０４８）／１６）を使用する。なお、上記更新処理ステ
ップＳ１１１０において適切な値が記憶されるため、ス
テップＳ１１０３からステップＳ１１０４におけるＹ
[ｄ].ｓｔａｔのチェックは不要である。

【０２３９】第２アドレス変換テーブル９０２を記憶す
るブロックの更新領域に空きページが２ページない場合
（ステップＳ１１０９；Ｎｏ）には、新たな空きブロッ
クを探し、新たなブロックの最後のページに配置された
リンク情報領域に元のブロックの物理ブロックアドレス
（ブロック番号）を記憶し、当該ブロックの最初の２ペ
ージを得られた空きページとし、当該ページの物理ペー
ジアドレスｍとｎ＝ｍ＋１を取得して（ステップＳ１１
１２）、ステップＳ１１１０へ進む。

【０２４０】なお、ステップＳ１１１２において、ブロ
ックの状態情報が「使用可」であるような要素を含む配
列を記憶するセクタグループ群管理ページが一切見つか
らなかった場合は、使用済みブロックを含む管理ページ
を参照し、使用済みブロックを消去することにより、新
たな空きページｍ、ｎを取得する。ステップＳ１１１０
に進む。

【０２４１】なお、ｃとｐが等しい場合については、フ
ローチャート内に図示しないが、同じセクタグループ群
管理ページｃ内において上記のようなブロック番号の交
換処理を行えばよい。この場合、更新領域から取得する
新たなセクタグループ群管理ページは１つでよい。

【０２４２】また、ステップＳ１１０９における空きペ
ージを２ページ分取得する処理は、ページｃとページ
ｍ、および、ページｑとページｎ、が、それぞれ同じブ
ロック内、もしくは、そのブロックからリンクされたブ
ロック内に配置されるような形式で行うこともできる。
この場合、必ずしもｎ＝ｍ＋１とはならない。このよう
な実施形態は、セクタグループ群管理ページの数が多い
場合であって、１ブロックには入り切らない場合に採用
することができる。

【０２４３】セクタグループ群管理ページの数が多い場
合には、複数のセクタグループ群管理ページをまとめ
て、セクタグループ群管理ページ群とする。セクタグル
ープ群管理ページ群は１ブロック内に記憶されるが、当
該ブロック内に更新用の空き領域が複数ページ存在する
ようにする。

【０２４４】セクタグループ群管理ページ群が含まれる
ブロックは、更新用の空き領域がなくなると、適宜リン
クされる。このようなリンクされたブロックをまとめ
て、セクタグループ群管理ブロック群と呼ぶ。

【０２４５】新たなブロックがセクタグループ群管理ブ
ロック群にリンクされた場合、当該新たなブロックのブ
ロック番号を、フラッシュＥＥＰＲＯＭ内の固定領域に
確保されたリンクブロックに記憶する。

【０２４６】セクタグループ群管理ページの数が少ない
場合には、セクタグループ群管理ブロック群は１つなの
で、リンクブロックに記憶される最後に取得されたブロ
ックのブロック番号は１つである。この値は、リンクブ
ロックの先頭から順次記憶していく。

【０２４７】一方、セクタグループ群管理ページの数が
多い場合には、セクタグループ群管理ブロック群は複数
なので、リンクブロックに記憶される最後に取得された
ブロックのブロック番号を、ブロック群ごとに、リンク
ブロックの先頭から順次記憶していく。

【０２４８】セクタグループ群管理ブロック群は、当該
ブロックの最後のページ内のリンク情報によってリンク
されるが、このリンクは、新たに取得されたブロック
が、古いブロックを参照する形で行われる。したがっ
て、リンクブロック内に最後に取得されたブロックのブ
ロック番号を記憶しておけば、リンク情報をたどること
によって、新しいブロックから古いブロックへ、順次、
必要な管理情報を記憶するセクタグループ群管理ブロッ
クのすべてにアクセスすることができる。

【０２４９】また、ビットマップテーブルを使用する実
施形態においては、必要なビットマップテーブルの更新
の処理をステップＳ１１０７において行う。

【０２５０】また、ステップＳ１１１２における空きブ
ロックの取得においては、ステップＳ１１０８からステ
ップＳ１１１１で行われるセクタグループ群管理ページ
の更新処理と同様の処理を行うことができる。このよう
に、データを記憶するブロックの管理と、セクタグルー
プ群管理ページを記憶するブロックの管理とが、同じよ
うに行われる。これが本願発明の特徴の一つである。

【０２５１】以下では、図１３を参照して、第２の実施
形態のメモリカードに対する第１アドレス変換テーブル
９０１の構築の手法を説明する。以下では、セクタグル
ープ群管理ブロック群が１つの場合について説明する
が、複数の場合には、以下の説明で示す手法を各群につ
いて繰り返せばよい。

【０２５２】構築処理は、メモリカードに電源が投入さ
れた際に開始される（ステップＳ１３０１）。

【０２５３】まず、フラッシュＥＥＰＲＯＭ内の固定領
域に確保されたリンクブロックから、セクタグループ群
管理ブロックとして最後に確保されたブロックのブロッ
ク番号を取得する（ステップＳ１３０２）。

【０２５４】次に、取得されたブロック番号で指定され
るブロック内のセクタグループ群管理ページのすべてに
ついて処理を行ったか調べ（ステップＳ１３０３）、行
っていない場合（ステップＳ１３０３；Ｎｏ）は以下の
処理を行い、処理すべきセクタグループ群管理ページが
ない場合には、ステップＳ１３０７へ進む。

【０２５５】当該セクタグループ群管理ページが管理す
るセクタグループ群番号を取得し、ＲＡＭ内の第１アド
レス変換テーブル９０１の配列のうち当該セクタグルー
プ群番号をインデックスとする領域に、すでに物理ペー
ジアドレスが記憶されているか調べる（ステップＳ１３
０４）。すでに物理ページアドレスが記憶されている場
合（ステップＳ１３０４；Ｙｅｓ）には、当該セクタグ
ループ群管理ページは古い情報を記憶しているため、処
理の対象を次のセクタグループ群管理ページに移行して
（ステップＳ１３０５）、ステップＳ１３０３に戻る。

【０２５６】一方、まだ物理ページアドレスが記憶され
ていない場合（ステップＳ１３０４；Ｎｏ）には、当該
セクタグループ群管理ページに最新の情報が記憶されて
いるため、ＲＡＭ内の第１アドレス変換テーブル９０１
の配列のうち当該セクタグループ群番号をインデックス
とする領域に、当該セクタグループ群管理ページの物理
ページアドレスを記憶し（ステップＳ１３０６）、ステ
ップＳ１３０５に進む。

【０２５７】処理すべきセクタグループ群管理ページが
ない場合（ステップＳ１３０３；Ｎｏ）は、現在処理し
ているセクタグループ群管理ブロックが管理するセクタ
グループについて、ＲＡＭ内の第１アドレス変換テーブ
ル９０１の配列に、必要なセクタグループ群管理ページ
の物理ページアドレスがすべて記憶されたか調べる（ス
テップＳ１３０７）。

【０２５８】すべて記憶されている場合（ステップＳ１
３０７；Ｙｅｓ）は、本処理を終了する。

【０２５９】一方、配列内にまだ記憶されていない要素
がある場合には、現在処理しているブロックのリンク情
報を参照し、現在処理しているブロックよりも一段階古
いブロックを処理対象に変更して（ステップＳ１３０
８）ステップＳ１３０３に戻る。

【０２６０】なお、第２の実施形態においても、上記第
１の実施形態と同様にエラーチェック処理を行うことが
可能である。

【０２６１】このほか、揮発性記憶手段であるＲＡＭに
記憶されるアドレス変換テーブルを多段階、たとえば２
段階にする実施形態も考えられる。すなわち、まず、Ｒ
ＡＭに記憶される第１アドレス変換テーブルと論理セク
タアドレスの一部とからＲＡＭに記憶される第２アドレ
ス変換テーブルの物理ロケーションを得る。次に、当該
ＲＡＭに記憶される第２アドレス変換テーブルと論理セ
クタアドレスの一部とからフラッシュＥＥＰＲＯＭに記
憶される第３アドレス変換テーブルの物理ロケーション
を得る。さらに、当該フラッシュＥＥＰＲＯＭに記憶さ
れる第３アドレス変換テーブルと論理セクタアドレスの
一部とからアクセスしたいデータを記憶するフラッシュ
ＥＥＰＲＯＭ内の物理ロケーションを得る。最後に、当
該フラッシュＥＥＰＲＯＭ内の物理ロケーションに対し
てアクセスを実行する、という実施形態である。

【０２６２】この実施形態は、前述の実施形態とは、Ｒ
ＡＭ内に記憶されるアドレス変換テーブルの段階が増え
ている点が異なるが、それ以外は前述の実施形態と同様
である。また、ＲＡＭ内に記憶されるアドレス変換テー
ブルを多段階にする点についても、前述の実施形態と同
様に、情報を木構造で記憶する手法をとることができ
る。

【０２６３】

【発明の効果】第１に、論理セクタアドレスの指定によ
りデータの読み出しや書き込みが可能な不揮発性記憶装
置、および、その制御方法を提供することができる。

【０２６４】第２に、ハードディスクやフロッピーディ
スクと同様の指定方法によりデータの記憶場所を指定す
ることができるＡＴＡカードやＳＳＦＤＣカードなどの
メモリカード、および、その制御方法を提供することが
できる。

【０２６５】第３に、フラッシュＥＥＰＲＯＭ、およ
び、ＲＡＭを備え、データの読み出し、および、書き込
みの要求の際に指定される論理セクタアドレスをフラッ
シュＥＥＰＲＯＭ内の物理ページアドレスに変換するた
めの変換テーブルをフラッシュＥＥＰＲＯＭ、および、
ＲＡＭに分割して記憶する不揮発性記憶装置、および、
その制御方法を提供することができる。

【０２６６】第４に、電源を投入してからデータの書き
込みや読み出しができるまでの準備時間が短い不揮発性
記憶装置、および、その制御方法を提供することができ
る。

【０２６７】第５に、不揮発性記憶装置が有する不揮発
性記憶手段に対するデータの書き込みは、原則としてデ
ータが消去された後１回に限られるという制限がある場
合であっても、効率よく不揮発性記憶手段の管理を行う
ことができる不揮発性記憶装置、および、その制御方法
を提供することができる。

【０２６８】第６に、フラッシュＥＥＰＲＯＭに記憶さ
れるデータの信頼性を向上させ、データの一部が壊れて
いる場合であってもこれを訂正できる不揮発性記憶装
置、および、その制御方法を提供することができる。

【０２６９】第７に、ブロック単位で記憶されるデータ
を更新することにより、より高速なアクセスが可能な不
揮発性記憶装置、および、その制御方法を提供すること
ができる。

【０２７０】第８に、これら制御を実現するプログラム
を記録した情報記録媒体により、これをソフトウェア商
品として不揮発性記憶装置と独立して容易に配布したり
販売したりすることができるようになる。本願発明の情
報記録媒体に記録されたプログラムを不揮発性記憶装置
で実行すれば、上記の発明に係る不揮発性記憶装置、お
よび、上記の発明に係る不揮発性記憶装置の制御方法が
実現でき、同様に、上記効果を奏する。

【図面の簡単な説明】

【図１】本願発明の不揮発性記憶装置（メモリカード）
の基本構成を示すブロック構成図である。

【図２】本願発明のアドレス変換テーブルの実施形態の
例を示す説明図である。

【図３】本願発明において、ホストコンピュータからデ
ータを読み出す旨の要求を受信した場合の処理を示すフ
ローチャートである。

【図４】本願発明において、ホストコンピュータからデ
ータを書き込む旨の要求を受信した場合の処理を示すフ
ローチャートである。

【図５】本願発明において、新たなページを取得して管
理ページおよびデータページの関係を更新する場合の各
ページの関係を示す説明図である。

【図６】本願発明において、メモリカードの電源投入の
際にＲＡＭに第１アドレス変換テーブルを構築する処理
を示すフローチャートである。

【図７】本願発明のアドレス変換テーブルのほかの実施
形態の例を示す説明図である。

【図８】本願発明のアドレス変換テーブルのほかの実施
形態の例を示す説明図である。

【図９】第２の実施形態のメモリカードにおける記憶管
理の概要を示す説明図である。

【図１０】第２の実施形態のメモリカードに対するデー
タの読み出しの手法を示すフローチャートである。

【図１１】第２の実施形態のメモリカードに対するデー
タの書き込みの手法を示すフローチャートである。

【図１２】メモリカードに対するデータの書き込みの手
法を示す説明図である。

【図１３】第２の実施形態のメモリカードに対する第１
アドレス変換テーブルの構築の手法を示す説明図であ
る。

【符号の説明】

１０１ メモリカード １０２ インターフェース １０３ ＣＰＵ １０４ フラッシュＥＥＰＲＯＭ １０５ ＲＡＭ １０６ バス ２０１ 第１アドレス変換テーブル ２０２ 第２アドレス変換テーブル ２０３ 論理セクタアドレス ２０４ 論理セクタアドレスの上位側ビット ２０５ 論理セクタアドレスの下位側ビット ２０６ 第２アドレス変換テーブル物理アドレスエリ
ア ２０７ 物理ページアドレスエリア ２０８ 物理ページ状態エリア ２０９ 代替テーブル物理ページアドレスエリア ５０１ 管理ページ ５０２ 第２アドレス変換テーブル ５０３ 第２アドレス変換テーブルの配列の要素 ５０４ データページの物理ページアドレス ５０５ 管理データエリア ５０６ 物理ページ状態エリア ５１１ 管理ページ ５１２ 第２アドレス変換テーブル ５１３ 第２アドレス変換テーブルの配列の要素 ５１４ データページの物理ページアドレス ５１５ 管理データエリア ５１６ 物理ページ状態エリア ７０１ 論理セクタアドレス ７０２ 所望のデータページ ７０３ 論理セクタアドレスのビット ７０４ 第１アドレス変換テーブル ７０５ 第２アドレス変換テーブル ７０６ ページグループ ７０７ 論理セクタアドレスのビット ７０８ 管理ページ ７０９ 論理セクタアドレスのビット ７１１ ページグループ ７１２ 論理セクタアドレスのビット ８０１ 管理ページ ８０２ 第２アドレス変換テーブル ８０３ 物理ページアドレスの配列 ８０４ ページ状態の配列 ９０１ 第１アドレス変換テーブル ９０２ 第２アドレス変換テーブル ９０３ セクタグループ群管理ページ ９０４ 書き込みを行うページが含まれるブロック ９０５ 書き込みを行うページ １２０１ セクタグループを管理するページｃ １２０２ 空ブロックを管理するページｐ １２０３ 新規に取得したページｍ １２０４ 新規に取得したページｎ １２１１ 古い使用済みのブロックｓ １２１２ 新しい使用可のブロックｔ

Claims (21)

【特許請求の範囲】
1. 【請求項１】 ホストコンピュータが送信する論理セク
   タアドレスに対するデータの書き込み、または、論理セ
   クタアドレスからの読み出しの要求を受信する受信手段
   と、 第１のアドレス変換テーブルを記憶する揮発性記憶手段
   と、 第２のアドレス変換テーブル、および、データを記憶す
   る不揮発性記憶手段と、 前記受信手段によって受信された要求に係る論理セクタ
   アドレスと前記揮発性記憶手段によって記憶された第１
   のアドレス変換テーブルとから、前記不揮発性記憶手段
   に記憶される第２のアドレス変換テーブルの物理ロケー
   ションを取得する第１のアドレス取得手段と、 前記第１のアドレス取得手段によって取得された物理ロ
   ケーションに基づいて、前記不揮発性記憶手段に記憶さ
   れた第２のアドレス変換テーブルを得て、前記受信手段
   によって受信された要求に係る論理セクタアドレスと当
   該第２のアドレス変換テーブルとから、前記不揮発性記
   憶手段に対するデータの書き込み、または、データの読
   み込みを行う物理ロケーションを取得する第２のアドレ
   ス取得手段と、 前記第２のアドレス取得手段によって取得された前記不
   揮発性記憶手段の物理ロケーションに対して前記受信手
   段によって受信された要求のデータを書き込み、また
   は、前記不揮発性記憶手段から前記受信手段によって受
   信された要求のデータを読み出すデータアクセス手段
   と、を備えたことを特徴とする不揮発性記憶装置。
2. 【請求項２】 さらに、前記不揮発性記憶手段に記憶さ
   れた第２のアドレス変換テーブルから論理セクタアドレ
   スと物理ロケーションの対応関係を調べて第１のアドレ
   ス変換テーブルを構築し、前記揮発性記憶手段に 当該
   第１のアドレス変換テーブルを記憶させるアドレス変換
   テーブル構築手段と、 を備えたことを特徴とする請求項１に記載の不揮発性記
   憶装置。
3. 【請求項３】 さらに、前記データアクセス手段が前記
   不揮発性記憶手段に前記受信手段によって受信された要
   求のデータを書き込む場合、当該データのエラー訂正チ
   ェックデータを前記不揮発性記憶手段に記憶させ、 前記受信手段によって受信された要求のデータを読み出
   す場合、前記不揮発性記憶手段に記憶された当該データ
   のエラー訂正チェックデータに基づいて当該読み出した
   データのエラー訂正を行うエラー訂正手段と、 を備えたことを特徴とする請求項１に記載の不揮発性記
   憶装置。
4. 【請求項４】 さらに、前記第２のアドレス取得手段に
   よって取得された物理ロケーションに換えてデータの書
   き込みができる前記不揮発性記憶手段の記憶領域の物理
   ロケーションを参照するように、前記不揮発性記憶手段
   に記憶された第２のアドレス変換テーブルを更新するア
   ドレス変換テーブル更新手段と、を備えたことを特徴と
   する請求項１に記載の不揮発性記憶装置。
5. 【請求項５】 前記アドレス変換テーブル更新手段は、
   不揮発性記憶手段のページを単位として第２のアドレス
   変換テーブルを更新することを特徴とする請求項４に記
   載の不揮発性記憶装置。
6. 【請求項６】 前記第２のアドレス変換テーブルに記憶
   される不揮発性記憶手段の物理ロケーションは、複数の
   ページを含むブロックを単位として指定されることを特
   徴とする請求項１に記載の不揮発性記憶装置。
7. 【請求項７】 ホストコンピュータが送信する論理セク
   タアドレスに対するデータの書き込み、または、論理セ
   クタアドレスからの読み出しの要求を受信する受信ステ
   ップと、 前記受信された要求に係る論理セクタアドレスと揮発性
   記憶手段によって記憶された第１のアドレス変換テーブ
   ルとから、不揮発性記憶手段に記憶される第２のアドレ
   ス変換テーブルの物理ロケーションを取得する第１のア
   ドレス取得ステップと、 前記第１のアドレス取得ステップによって取得された物
   理ロケーションに基づいて、前記不揮発性記憶手段に記
   憶された第２のアドレス変換テーブルを得て、前記受信
   手段によって受信された要求に係る論理セクタアドレス
   と当該第２のアドレス変換テーブルとから、前記不揮発
   性記憶手段に対するデータの書き込み、または、データ
   の読み込みを行う物理ロケーションを取得する第２のア
   ドレス取得ステップと、 前記第２のアドレス取得ステップによって取得された前
   記不揮発性記憶手段の物理ロケーションに対して前記受
   信手段によって受信された要求のデータを書き込み、ま
   たは、前記不揮発性記憶手段から前記受信手段によって
   受信された要求のデータを読み出すデータアクセスステ
   ップと、を備えたことを特徴とする不揮発性記憶装置の
   制御方法。
8. 【請求項８】 さらに、前記不揮発性記憶手段に記憶さ
   れた第２のアドレス変換テーブルから論理セクタアドレ
   スと物理ロケーションの対応関係を調べて第１のアドレ
   ス変換テーブルを構築し、前記揮発性記憶手段に 当該
   第１のアドレス変換テーブルを記憶させるアドレス変換
   テーブル構築ステップと、を備えたことを特徴とする請
   求項７に記載の不揮発性記憶装置の制御方法。
9. 【請求項９】 さらに、前記データアクセスステップが
   前記不揮発性記憶手段に前記受信された要求のデータを
   書き込む場合、当該データのエラー訂正チェックデータ
   を前記不揮発性記憶手段に記憶させ、前記受信された要
   求のデータを読み出す場合、前記不揮発性記憶手段に記
   憶された当該データのエラー訂正チェックデータに基づ
   いて当該読み出したデータのエラー訂正を行うエラー訂
   正ステップと、 を備えたことを特徴とする請求項７に記載の不揮発性記
   憶装置の制御方法。
10. 【請求項１０】 さらに、前記第２のアドレス取得ステ
    ップによって取得された物理ロケーションに換えてデー
    タの書き込みができる前記不揮発性記憶手段の記憶領域
    の物理ロケーションを参照するように、前記不揮発性記
    憶手段に記憶された第２のアドレス変換テーブルを更新
    するアドレス変換テーブル更新ステップと、を備えたこ
    とを特徴とする請求項７に記載の不揮発性記憶装置の制
    御方法。
11. 【請求項１１】 前記アドレス変換テーブル更新ステッ
    プは、不揮発性記憶手段のページを単位として第２のア
    ドレス変換テーブルを更新することを特徴とする請求項
    １０に記載の不揮発性記憶装置の制御方法。
12. 【請求項１２】 前記第２のアドレス変換テーブルに記
    憶される不揮発性記憶手段の物理ロケーションは、複数
    のページを含むブロックを単位として指定されることを
    特徴とする請求項７に記載の不揮発性記憶装置の制御方
    法。
13. 【請求項１３】 ホストコンピュータが送信する論理セ
    クタアドレスに対するデータの書き込み、または、論理
    セクタアドレスからの読み出しの要求を受信する受信ス
    テップと、 前記受信された要求に係る論理セクタアドレスと揮発性
    記憶手段によって記憶された第１のアドレス変換テーブ
    ルとから、不揮発性記憶手段に記憶される第２のアドレ
    ス変換テーブルの物理ロケーションを取得する第１のア
    ドレス取得ステップと、 前記第１のアドレス取得ステップによって取得された物
    理ロケーションに基づいて、前記不揮発性記憶手段に記
    憶された第２のアドレス変換テーブルを得て、前記受信
    手段によって受信された要求に係る論理セクタアドレス
    と当該第２のアドレス変換テーブルとから、前記不揮発
    性記憶手段に対するデータの書き込み、または、データ
    の読み込みを行う物理ロケーションを取得する第２のア
    ドレス取得ステップと、 前記第２のアドレス取得ステップによって取得された前
    記不揮発性記憶手段の物理ロケーションに対して前記受
    信手段によって受信された要求のデータを書き込み、ま
    たは、前記不揮発性記憶手段から前記受信手段によって
    受信された要求のデータを読み出すデータアクセスステ
    ップと、を備えたことを特徴とする不揮発性記憶装置を
    制御するプログラムを記録した情報記録媒体。
14. 【請求項１４】 さらに、前記不揮発性記憶手段に記憶
    された第２のアドレス変換テーブルから論理セクタアド
    レスと物理ロケーションの対応関係を調べて第１のアド
    レス変換テーブルを構築し、前記揮発性記憶手段に 当
    該第１のアドレス変換テーブルを記憶させるアドレス変
    換テーブル構築ステップと、を備えたことを特徴とする
    請求項１３に記載の不揮発性記憶装置を制御するプログ
    ラムを記録した情報記録媒体。
15. 【請求項１５】 さらに、前記データアクセスステップ
    が前記不揮発性記憶手段に前記受信された要求のデータ
    を書き込む場合、当該データのエラー訂正チェックデー
    タを前記不揮発性記憶手段に記憶させ、 前記受信された要求のデータを読み出す場合、前記不揮
    発性記憶手段に記憶された当該データのエラー訂正チェ
    ックデータに基づいて当該読み出したデータのエラー訂
    正を行うエラー訂正ステップと、 を備えたことを特徴とする請求項１３に記載の不揮発性
    記憶装置を制御するプログラムを記録した情報記録媒
    体。
16. 【請求項１６】 さらに、前記第２のアドレス取得ステ
    ップによって取得された物理ロケーションに換えてデー
    タの書き込みができる前記不揮発性記憶手段の記憶領域
    の物理ロケーションを参照するように、前記不揮発性記
    憶手段に記憶された第２のアドレス変換テーブルを更新
    するアドレス変換テーブル更新ステップと、を備えたこ
    とを特徴とする請求項１３に記載の不揮発性記憶装置を
    制御するプログラムを記録した情報記録媒体。
17. 【請求項１７】 前記アドレス変換テーブル更新ステッ
    プは、不揮発性記憶手段のページを単位として第２のア
    ドレス変換テーブルを更新することを特徴とする請求項
    １６に記載の不揮発性記憶装置を制御するプログラムを
    記録した情報記録媒体。
18. 【請求項１８】 前記第２のアドレス変換テーブルに記
    憶される不揮発性記憶手段の物理ロケーションは、複数
    のページを含むブロックを単位として指定されることを
    特徴とする請求項１３に記載の不揮発性記憶装置を制御
    するプログラムを記録した情報記録媒体。
19. 【請求項１９】 ホストコンピュータが送信する論理セ
    クタアドレスに対するデータの書き込み、または、論理
    セクタアドレスからの読み出しの要求を受信する受信手
    段と、 第１のアドレス変換テーブル、および、第２のアドレス
    変換テーブルを記憶する揮発性記憶手段と、 第３のアドレス変換テーブル、および、データを記憶す
    る不揮発性記憶手段と、 前記受信手段によって受信された要求に係る論理セクタ
    アドレスと前記揮発性記憶手段によって記憶された第１
    のアドレス変換テーブルとから、前記揮発性記憶手段に
    記憶される第２のアドレス変換テーブルの物理ロケーシ
    ョンを取得する第１のアドレス取得手段と、 前記第１のアドレス取得手段によって取得された物理ロ
    ケーションに基づいて、前記揮発性記憶手段に記憶され
    た第２のアドレス変換テーブルを得て、前記受信手段に
    よって受信された要求に係る論理セクタアドレスと当該
    第２のアドレス変換テーブルとから、前記不揮発性記憶
    手段に記憶される第３のアドレス変換テーブルの物理ロ
    ケーションを取得する第２のアドレス取得手段と、 前記第２のアドレス取得手段によって取得された物理ロ
    ケーションに基づいて、前記不揮発性記憶手段に記憶さ
    れた第３のアドレス変換テーブルを得て、前記受信手段
    によって受信された要求に係る論理セクタアドレスと当
    該第３のアドレス変換テーブルとから、前記不揮発性記
    憶手段に対するデータの書き込み、または、データの読
    み込みを行う物理ロケーションを取得する第３のアドレ
    ス取得手段と、 前記第３のアドレス取得手段によって取得された前記不
    揮発性記憶手段の物理ロケーションに対して前記受信手
    段によって受信された要求のデータを書き込み、また
    は、前記不揮発性記憶手段から前記受信手段によって受
    信された要求のデータを読み出すデータアクセス手段
    と、を備えたことを特徴とする不揮発性記憶装置。
20. 【請求項２０】 ホストコンピュータが送信する論理セ
    クタアドレスに対するデータの書き込み、または、論理
    セクタアドレスからの読み出しの要求を受信する受信ス
    テップと、 前記受信された要求に係る論理セクタアドレスと揮発性
    記憶手段によって記憶された第１のアドレス変換テーブ
    ルとから、揮発性記憶手段に記憶される第２のアドレス
    変換テーブルの物理ロケーションを取得する第１のアド
    レス取得ステップと、 前記第１のアドレス取得ステップによって取得された物
    理ロケーションに基づいて、前記揮発性記憶手段に記憶
    された第２のアドレス変換テーブルを得て、前記受信さ
    れた要求に係る論理セクタアドレスと当該第２のアドレ
    ス変換テーブルとから、不揮発性記憶手段に記憶される
    第３のアドレス変換テーブルの物理ロケーションを取得
    する第２のアドレス取得ステップと、 前記第２のアドレス取得ステップによって取得された物
    理ロケーションに基づいて、前記不揮発性記憶手段に記
    憶された第３のアドレス変換テーブルを得て、前記受信
    された要求に係る論理セクタアドレスと当該第３のアド
    レス変換テーブルとから、前記不揮発性記憶手段に対す
    るデータの書き込み、または、データの読み込みを行う
    物理ロケーションを取得する第３のアドレス取得ステッ
    プと、 前記第３のアドレス取得ステップによって取得された前
    記不揮発性記憶手段の物理ロケーションに対して前記受
    信された要求のデータを書き込み、または、前記不揮発
    性記憶手段から前記受信手段によって受信された要求の
    データを読み出すデータアクセスステップと、を備えた
    ことを特徴とする不揮発性記憶装置の制御方法。
21. 【請求項２１】 ホストコンピュータが送信する論理セ
    クタアドレスに対するデータの書き込み、または、論理
    セクタアドレスからの読み出しの要求を受信する受信ス
    テップと、 前記受信された要求に係る論理セクタアドレスと揮発性
    記憶手段によって記憶された第１のアドレス変換テーブ
    ルとから、揮発性記憶手段に記憶される第２のアドレス
    変換テーブルの物理ロケーションを取得する第１のアド
    レス取得ステップと、 前記第１のアドレス取得ステップによって取得された物
    理ロケーションに基づいて、前記揮発性記憶手段に記憶
    された第２のアドレス変換テーブルを得て、前記受信さ
    れた要求に係る論理セクタアドレスと当該第２のアドレ
    ス変換テーブルとから、不揮発性記憶手段に記憶される
    第３のアドレス変換テーブルの物理ロケーションを取得
    する第２のアドレス取得ステップと、 前記第２のアドレス取得ステップによって取得された物
    理ロケーションに基づいて、前記不揮発性記憶手段に記
    憶された第３のアドレス変換テーブルを得て、前記受信
    された要求に係る論理セクタアドレスと当該第３のアド
    レス変換テーブルとから、前記不揮発性記憶手段に対す
    るデータの書き込み、または、データの読み込みを行う
    物理ロケーションを取得する第３のアドレス取得ステッ
    プと、 前記第３のアドレス取得ステップによって取得された前
    記不揮発性記憶手段の物理ロケーションに対して前記受
    信された要求のデータを書き込み、または、前記不揮発
    性記憶手段から前記受信手段によって受信された要求の
    データを読み出すデータアクセスステップと、を備えた
    ことを特徴とする不揮発性記憶装置を制御するプログラ
    ムを記録した情報記録媒体。