JPH08510072A - フラッシュファイルシステム - Google Patents

Abstract

(57)【要約】 フラッシュメモリ（１２）、フラッシュコントローラ（１４）とランダムアクセスメモリ（１６）とを含む仮想マッピングシステムを設けることにより、データを書込まれていない物理アドレス場所に連続して書込むことが可能になる。仮想メモリマップ（１４、１６）はメモリ内のデータの場所を追跡するためにフラッシュメモリ物理場所アドレスを関連づける。

Description

【発明の詳細な説明】 フラッシュファイルシステム発明の背景 発明の分野 本発明は、フラッシュメモリに情報をストアし、これを取出すための改良され たシステムに関し、より特定的にはフラッシュメモリに書込まれるデータを編成 し、管理するシステムに関する。 先行技術の説明 当業者には認められるように、フラッシュタイプのフローティングゲートトラ ンジスタを含む電気的消去可能なプログラマブル読出専用メモリ（ＥＥＰＲＯＭ ）が当該分野で説明されており、現在市場で入手可能である。これらのいわゆる フラッシュメモリは、その機能および性能の点でＥＰＲＯＭメモリと類似した不 揮発性メモリであり、メモリのブロックを消去する回路内プログラマブル動作を 可能にするというさらなる機能を有する。フラッシュメモリでは、以前に書込ま れているメモリの領域を、その領域を前もってブロック消去することなく書替え ることは慣用ではない。本発明はフラッシュメモリに関して説明されるが、当業 者には、その教示がフラッシュメモリと同じ書込、読出および書込前ブロック消 去特性を有するデータ記憶装置にも適用できることが理解されるであろう。 典型的なコンピュータシステムでは、オペレーティングシステムプログラムが 、そのシステムの一部であるデータ 記憶装置のデータ管理を担っている。オペレーティングシステムプログラムとの 互換性を達成するために必要かつ通常は十分であるデータ記憶装置の属性は、こ れがデータ記憶媒体の如何なる位置からもデータを読出すことができ、これにデ ータを書込むことができることである。したがって、データが以前に書込まれて いるフラッシュメモリの領域には、この領域をまず消去するまではデータが書込 まれ得ないため、フラッシュメモリは典型的な既存のオペレーティングシステム プログラムと互換性がない。 オペレーティングシステムプログラムを変形することなく既存のコンピュータ オペレーティングプログラムによってフラッシュメモリを管理することを可能に するソフトウェア製品が先行技術において提案されている。しかしながら、これ らの先行技術のプログラムは、フラッシュメモリを「書込１回読出数回」の装置 として動作させる。この先行技術のソフトウェア製品は、以前に書込まれている メモリ場所を再利用できない。最終的にすべての場所が書込まれれば、特定のユ ーザの介入なくさらにメモリを用いることができない。発明の概要 本発明のある目的は、コンピュータオペレーティングシステムにとってフラッ シュメモリが如何なるフラッシュメモリ場所からもデータを読出すことができ、 これにデータを書込むことができるデータ記憶装置に見えるようにフラ ッシュメモリへのアクセスを制御し、管理するための方法（すなわちソフトウェ ア、ハードウェアのファームウェア）の提供である。フラッシュメモリがランダ ムアクセスメモリをエミュレートすることを可能にし、既存のコンピュータオペ レーティングシステムが、エミュレーション方法に依存することなく、標準的な ランダムアクセスメモリによって与えられるのと同じ態様で他のすべての必要な サポートを与えることを可能にする方法を提供する。 簡単に言えば、本発明は、書込まれていない物理アドレス場所にデータが連続 的に書込まれることを可能にするフラッシュメモリ、仮想マッピングシステムの 提供を企図するものである。仮想メモリマップは、メモリ内のデータの場所を追 跡するためにフラッシュメモリ物理場所アドレスを関連づける。 フラッシュメモリの物理場所は、バイトのアレイとして編成される。アレイ内 の各バイトには、それによってバイトが物理的にアクセス可能となるアドレス番 号が割当てられ、これを以下、物理アドレス空間と称する。アレイ内の各バイト は、仮想アドレス空間と称する第２のアドレスを有する。仮想マップと称する表 が仮想アドレスを物理アドレスに変換する。ここで、仮想アドレス空間は必ずし も物理アドレス空間と同じサイズではないことに注目されたい。 連続した固定長の物理バイト群は、ブロックからアドレスする。たとえば、ブ ロックサイズが５１２バイトとする と、物理アドレスが２５６２１１であるバイトは、ブロック５００内のバイト番 号２１１である（２５６２１１：５１２＝５００＋２１１）。適切な先行技術の フラッシュメモリ技術を用いて物理的に消去され得る１つ以上の物理的に連続し たフラッシュメモリの領域（ゾーンと称する）はユニットを含み、各ユニットは 整数個のブロックを含む。 仮想メモリマップとは、第１のエントリが仮想ブロック０に属し、第２のエン トリが仮想ブロック１に属するといった具合の表である。表において各仮想ブロ ックアドレスと関連して、対応する物理アドレスが存在する。フラッシュメモリ からの読出動作の際に、コンピュータ生成アドレスが、仮想ブロックアドレスお よびブロック内のバイト場所としてデコードされる。仮想メモリマップは、仮想 ブロックアドレスを物理ブロックアドレスに変換するのに用いられる。バイト位 置は仮想アドレス空間および物理アドレス空間において同じである。 書込動作の際に、コンピュータ生成アドレスが、やはり仮想ブロックアドレス およびブロック内のバイト場所として解釈される。仮想メモリマップはこれを物 理メモリブロックアドレスに変換する。物理アドレスに対応するフラッシュメモ リブロックが現在書込まれていれば、一般にはこの物理アドレスに書込むのは不 可能である。したがって、書込まれていないブロックの場所が突き止められ、こ れに書込まれる。仮想メモリマップは、書込まれていない物理 ブロックアドレスが元の仮想アドレスにマッピングされるように変えられ、その ブロックを含むユニットを消去するゾーン消去動作が行なわれるまでは元の物理 アドレスは利用不可能なものとして示され、利用不可能なままである。書込動作 はブロック全体が書替られることを仮定していることが認められるであろう。こ れが、コンピュータシステムが通常記憶媒体内のデータにアクセスする態様であ る。 しかしながら、一般には如何なる所望の数のバイトも新しい記憶場所に書込まれ 得ることが認められるであろう。 本発明の好ましい実施例では、各ユニットに、そのユニットがフラッシュメモ リ内の新しい物理アドレス場所に書替えられる際にも変わらないで維持される論 理ユニットアドレスが割当てられる。仮想マップは、物理ユニットアドレスでは なく論理ユニットアドレスへの参照を含み、そのためユニット転送中のデータの 動きが仮想マップに影響を及ぼさない。 各ユニットは、ユニット内のすべてのブロックの利用マップ、すなわち、もし マッピングされるのであればブロックの仮想アドレス、および空いているブロッ クを示し、かつ利用不可能なブロックを示す特殊文字を含む。 以前に書込まれているフラッシュメモリの利用不可能なブロックは、利用不可 能なブロックを含むメモリユニットをフラッシュメモリ内の確保されている書込 まれていない空間に転送することによって再利用される。利用可能なブ ロックのみが転送動作において書込まれ、そのため書替えられる際に、利用不可 能なブロックがあった場所は確保された空間には書替えられず、したがって利用 可能である。書替えられた後、元のメモリユニット空間はユニットとしてフラッ シュ消去され、したがってそこに後続の転送を行なうことができる書込まれてい ない確保された空間となる。 さらに、本発明の好ましい実施例では、フラッシュメモリに仮想マップがまず ストアされ、ランダムアクセスメモリには小さな二次的な仮想マップしかない。 フラッシュメモリ内の仮想マップはブロック単位でストアされ、ページに編成さ れ、そのサイズはブロック内のバイト数とそのバイト数が表わす物理ブロックア ドレスの数との積に等しい。二次的ランダムアクセスメモリはページアドレスを 含む。所与の仮想アドレスについてデータを読出す際に、アドレスをページサイ ズで割ることによってページ番号が決定される。その結果は、正しい一次仮想マ ップブロックを見い出すために二次仮想マップに示される。その余りは、フラッ シュメモリ内にストアされた仮想マップに関する必要な物理アドレスを計算する のに用いられる。フラッシュメモリ内の仮想マップを変更するために、変更され たマップが空いたブロックに書込まれ、一次マップ場所の変更を反映するように ランダムアクセスメモリ内の二次マップが変更される。とって代わられたブロッ クは削除と示される。図面の簡単な説明 上述のおよび他の目的、局面および利点は、図面を参照して、以下の本発明の 好ましい実施例の詳細な説明よりさらに理解されるであろう。 図１は、本発明の教示に従うシステムの一実施例のシステムの機能的構成要素 を示すブロック図である。 図２は、本発明の教示に従うフラッシュメモリ編成の１レベルの図的表現であ る。 図３は、ユニットが如何にフォーマット化されるかを示す図的表現である。 図４は、コンピュータ生成アドレスが物理アドレスに如何にマッピングされる かを示す図的表現である。 図５は、読出動作を示すフロー図である。 図６は、書込動作を示すフロー図である。 図７は、転送動作の前および後のユニットの状態を示す図的表現である。 図８は、転送動作のフロー図である。 図９は、仮想−物理マップの大部分がフラッシュメモリ内にストアされる動作 を示すフロー図である。好ましい実施例の詳細な説明 ここで図面の図１を参照して、典型的なシステムでは、プロセッサ１０がその オペレーティングシステムソフトウェアとともに、ランダムアクセスメモリ内の 特定のアドレス場所からデータを読出し、これにデータを書込む一連の読出およ び書込コマンドを発行する。当業者には認められ るように、ディスクメモリ等のランダムアクセス記憶装置では、データは如何な るアドレス場所にも書込まれ、またはこれから読出すことが可能である。図１の システムでは、プロセッサ１０は特定のアドレス場所においてブロック単位でフ ラッシュメモリ１２にデータを書込み、かつこれからデータを読出す。フラッシ ュメモリ１２のゾーンは消去され得るが、現在書込まれているアドレス場所はゾ ーン全体が消去されるまで書替えられない。本発明の教示に従えば、フラッシュ メモリコントローラ１４は完全に書替可能な仮想アドレス空間を与え、そのため フラッシュメモリ１２はディスクメモリ等のランダムアクセスメモリをエミュレ ートし、プロセッサオペレーティングシステムソフトウェアは標準的なランダム アクセスメモリに提供するのと同じ態様で、かつフラッシュメモリ１２およびそ のコントローラ１４に依存しない態様で、他のすべての必要な動作サポート（た とえばファイスシステム）を与える。典型的なシステムはまた、従来のランダム アクセスメモリ１６を含む。コントローラ１４の機能はソフトウェア、ハードウ ェアのファームウェアで行なわれてもよく、図面に示されるように物理的に別個 のユニットとしては必ずしも存在しないことが理解されるであろう。 ここで図２を参照して、フラッシュメモリの編成の一部が示される。フラッシ ュメモリは、ここではゾーンＡ、ゾーンＢ等で示されるいくつかのゾーンを有す る。各ゾーン は、従来の周知のフラッシュメモリ技術を用いてブロック消去され得るいくつか の連続した物理メモリ場所を含む。ゾーンはユニットとして編成され、ここでは そのうちの４つだけが図示されており、図面でユニット♯１、ユニット♯６、ユ ニットＮ−１、および転送ユニットとして示される。各ユニットは少なくとも１ つのゾーンを含み、複数の連続したゾーンを含む。ここでは、各ユニットが２つ のゾーン（すなわち、ユニット♯１−ゾーンＡおよびゾーンＢ、ユニット♯２− ゾーンＣおよびゾーンＤ、転送ユニット−ゾーンｘ２および２ｘ）を含むものと して示される。 各ユニットは整数個のアドレス可能なブロックを含み、各ブロックは連続した 固定長のバイト群を含む。常に、メモリ１２には書込まれていないユニット（す なわち転送ユニット）が存在し、そのため消去されるべきユニット内の活性ブロ ックは、そのユニットを消去する前にこの書込まれていないユニットに書込むこ とができる。 次に図３を参照して、各ユニットは、ブロック番号およびブロック内のオフセ ットとしてアドレス指定することができる連続するバイトアドレスを含む、整数 の数の連続するデータブロック２１を含む。ユニットの各ブロックは、ブロック 番号およびブロックでのオフセットによってアドレス指定することができるユニ ットを有する。各ユニットは、ユニットヘッダ２３と、ユニットの各ブロックの 割当状態のマップ２５とを有する。ユニットヘッダ２３は、フ ォーマット識別子と、ユニットの論理ユニット番号とを含む。ユニット転送の間 データが物理的に移動しなければならないため、好ましくは、フラッシュメモリ １２のユニットの物理場所が変わってもユニット番号は変化しないままである。 さらに、ヘッダは、システム全体の情報も含み得る。ブロック割当マップ２５は 、各ブロックのために、ユニットにおけるそのブロックの状態およびオフセット を示すワードを有する。状態の表示は、「ブロックは空いており書込可能である 」、「ブロックは削除され書込不可能である」、「ブロックが割当てられユーザ データを含む」、およびブロックの仮想アドレス（バックポインタ）である。 上述のように、好ましくは、各ユニットには、メモリにおけるユニットの物理 位置が変わっても変わらない論理ユニット番号が割当られる。図４に示されるよ うに、コンピュータ１０によって発生されたアドレス２９は、ブロック番号およ びブロックオフセットを含む。これらのアドレスはフラッシュコントローラ１４ によって仮想アドレスとして解釈され、仮想マップを用いて仮想アドレス空間と 物理アドレス空間とを一致させるようにされる。仮想マップはブロックが書替ら れると変化し、したがって、仮想アドレス空間は動的なものである。なお、いか なる所与の時間にも、仮想アドレス空間における１つまたは複数のブロックが物 理アドレス空間にマッピングされていなくてもよく、さらに、物理アドレス空間 におけるブロックが書込まてい なくてもよくしたがって自由に書込まれ得ることにも注目されたい。 書込まれていないユニット空間へのユニット転送の間データが物理的に動くた め、ユニットには、メモリにおけるユニットの物理場所が変わっても変わらない 論理ユニット番号が割当られる。２レベルのアドレス変換の第１の段階において 、仮想マップ３１はブロック番号を論理ユニットアドレスにマッピングする。物 理アドレスが物理ユニット番号に関するアドレスであるのと同様に、論理ユニッ トアドレスは論理ユニット番号に関するアドレスである。論理ユニット番号は、 論理アドレスの高次２進数字であり、ビットシフト動作によって論理アドレスか ら引出され得る。マップ３１から得られた論理アドレス３３は、ユニット内のブ ロックのオフセットとともに論理ユニット番号を含む。 論理ユニット表３５は、論理ユニット番号を論理ユニットに関する物理ユニッ ト番号に変換する。この２段階のアドレス変換手順により、ユニットが新しい物 理位置に移動したときにマップのブロックアドレスを変える必要がなくなる。 読出動作において、仮想アドレス２９は、たとえば、最初にアドレスブロック において論理ユニット番号およびユニット内のブロックオフセットにマッピング されるブロックアドレスを含む。マップ３５は、ユニット番号３３を、ユニット に関する物理アドレス３７、およびユニット内の ブロックのアドレス３７のオフセットにマッピングし、アドレス指定されたデー タブロックがこの物理的な場所から読出される。ここで、データは、典型的に行 なわれるように、ブロックごとに読取られかつ書込まれると仮定する。もちろん 、データは、必要であれば、同じ原理を用いてバイトごとに書込まれかつ読出さ れてもよい。図５は、この読出動作を説明するためのフロー図である。上述のよ うに、２段階のアドレス変換の第１の段階で、仮想アドレス２９は論理アドレス にマッピングされる（ブロック４０）。第２の段階で、ブロック４１において、 論理アドレスはフラッシュメモリの物理アドレスにマッピングされる。ブロック ４２においてこの物理アドレスのデータが読出され、これによってこの動作が終 了する。 書込動作では、仮想アドレス２９はここでも最初に論理ユニット番号およびユ ニット内のブロックオフセットにマッピングされる。コントローラ１４のアルゴ リズムによって、このユニットに関するブロック割当マップ２５が調べられる。 このアドレスに対応するブロックが既に書込まれていれば、対応する物理アドレ スでは書込コマンドが実行できない。空きブロックが位置決めされるまで、制御 アルゴリズムによって各ユニットに関するブロック割当マップ２５が走査される 。最初のユニットアドレスでのブロックマップ２５におけるブロックの状態は割 当マップにおいてブロックの削除に変えられ、空きブロックの状態は書込に 変えられる。今最初の仮想アドレスが書込動作が行なわれる予定の新しい論理ア ドレスを指すように、仮想マップ３１が更新される。この論理アドレスは、上述 のような態様で物理アドレスにマッピングされ、ブロックがこのアドレスに書込 まれる。図６は、この書込動作を説明するためのフロー図である。書込動作では 、ブロック４５で仮想アドレス２９が論理ユニットアドレスにマッピングされ、 ブロック４６でユニットに関するユニット割当てが調べられる。判定ブロック４ ７でユニットアドレスが空いていれば、ブロック４８でユニットアドレスは物理 アドレスにマッピングされ、ブロック４９でこの物理アドレスにデータが書込ま れ、動作が終了する。論理アドレスが空いていなければ（ブロック４７）、ブロ ック５０で、ユニット表が走査され、ユニット割当表において空きアドレスを位 置決めする。ブロック５１でこの新しい論理アドレスは物理アドレスにマッピン グされ、ブロック５２でこの物理アドレスにデータが書込まれる。ユニット割当 表は、最初のブロックが削除され書込不可能であり、新しいブロックが割当てら れユーザデータを含むことを示すように更新される（ブロック５３）。その後、 ブロック５４およびブロック５５で、仮想／論理アドレスマップは、最初の仮想 アドレスに対応するデータの新しい物理アドレスを指すように更新される。 読出動作および書込動作を制限なく継続させることができるようにするために 、物理メモリ空間は周期的に再利用 される。上述のように、メモリの少なくとも１つのユニットが、その全体が空き ブロックからなりかつ転送ユニットとして働くように、常に確保される。 次に図７を参照して、活性ユニットが選択され（ここでは、ユニット♯Ｍ）、 現在マッピングされているすべての活性ブロックが読出されその後転送ユニット に書込まれる。選択されたユニット♯Ｍはその後ブロック消去され、転送ユニッ トとなり、活性ブロックが書込まれている転送ユニットはこの例ではユニット♯ Ｍとなる。図７は、転送動作の前後のユニットの状態を示している。図８は、こ の転送動作のフロー図である。転送動作において、ブロック６０で転送のための ユニットが選択され、ブロック６１で、選択されたユニットの活性データブロッ クが読出される。その後、ブロック６２で、これらの活性データブロックは、そ れらの活性データブロックが最初のユニットで配置されていた場所に対応する、 転送ユニットの場所に書込まれる。その後、ブロック６３で、選択された最初の ユニットがフラッシュ消去され、ブロック６４で、選択されたユニットが転送ユ ニットとなり転送ユニットに選択されたユニットのユニット番号が割当てられる ように、論理／物理アドレスマップが変えられる。 以上のように説明したシステムには、その内容が自由に更新される仮想マップ が必要であり、そのようなマップは従来のランダムアクセスメモリにストアされ 得る。しかし、 たとえば、ブロックサイズが５１２バイトであると仮定すると、仮想マップが各 ブロックのためにエントリを含み、各エントリがたとえば４バイト長（すなわち 、４ギガバイトのメモリまでアドレス指定できる長さ）であってもよいため、８ ０Ｍバイトのフラッシュメモリでは、マップ表をストアするために６４０Ｋバイ トのメモリが必要であろう。仮想マップをストアするのに必要なランダムアクセ スメモリの量を制限するために、本発明の好ましい実施例では、マップデータの 主要部分がフラッシュメモリ１２自体にストアされ、仮想アドレスをコンピュー タから一次仮想マップにマッピングする二次仮想マップがメモリ１６のようなラ ンダムアクセスメモリにストアされる。ここで、重要なポイントは、二次仮想マ ップの構成によって、仮想マップの読出および書込のための手順が、上述のよう な通常のデータの読出および書込のための手順と同一にされることである。上述 の説明におけるユーザデータおよびランダムアクセスメモリにストアされた仮想 マップ（すなわち、二次仮想マップ）と同じ態様で扱われる仮想マップ自体は、 上述の説明における仮想マップと同等のものである。 本実施例では、仮想マップはフラッシュメモリ１２の負の仮想アドレスにあり 、通常の空間は仮想アドレス０で始まる。仮想マップは、フラッシュメモリにあ る仮想マップを通常のユーザデータと同様に読出しかつ書込むことができるよう にするように、仮想マップ自体によって用いられ る負のアドレスをマッピングし、それ自体をマッピングする仮想マップの一部分 （すなわち、二次仮想マップ）だけがランダムアクセスメモリにある。 簡略化された例では、６０００バイトの仮想マップが１２個の仮想マップブロ ックにストアされ、その各々のブロックが５１２バイトであると仮定する。アド レスが４バイトであると仮定すると、各ブロックは１２８個の物理アドレスをス トアすることができる。したがって、各ブロックは、仮想フラッシュメモリの６ ４Ｋバイトのアドレスを含む。仮想フラッシュメモリのアドレスからなる各ブロ ックはページとして考えられ、ランダムアクセスメモリは、アドレスブロックに マッピングされるページアドレス（この例では、４８バイトだけ）をストアする 。所与の仮想アドレスからデータを読出す際に、アドレスはページサイズ（６４ Ｋバイト）で除算され、アドレスがストアされる一次仮想マップのページブロッ クにマッピングする二次仮想メモリのページ番号が得られる。仮想メモリページ ブロックを用いて、特定のフラッシュメモリの物理アドレスにマッピングする手 順を、上述の態様で行なうことができる。たとえば、仮想アドレスをページサイ ズで除算した後、その剰余を仮想メモリブロックサイズ（たとえば、５１２）で 除算してフラッシュメモリから読出されるアドレスのアレイに対するインデック スを得ることができる。 所与の仮想アドレスにデータを書込む際に、コンピュー タによって発生されたアドレスもページサイズで除算され、フラッシュメモリの 二次仮想マップに対するインデックスが得られる。二次仮想マップは、一次仮想 マップブロックが読出される一次仮想マップにマッピングし、これは、読出され る、アドレス指定された物理ブロックにマッピングするのに用いられる。このブ ロックは書替えすることができないため、書込みされていないブロックが識別さ れ、そこに、削除として示される最初のデータブロックが上述の態様で書込まれ る。フラッシュメモリにある仮想マップを更新するために、本質的に同じ手順が その後に行なわれる。アドレスデータの新しい物理場所を反映するように変形さ れた形の仮想マップブロックは、フラッシュメモリの書込みされていないブロッ クに書込まれ、古いブロックは削除として示される。ランダムアクセスメモリの 二次仮想メモリは、必要に応じて、一次仮想メモリブロックの場所の変化を反映 するように変えられる。 図９は、この動作のフロー図である。このプロセスの第１のステップは、ブロ ック７０で仮想アドレスをページ番号に変換し、ブロック７１で、ページ番号を 用いてフラッシュメモリ１２にストアされた仮想マップの関連するページブロッ クのアドレスをＲＡＭ１６において位置決めすることである。このアドレスでの 仮想マップのページブロックは、フラッシュメモリから読出され（ブロック７２ ）、上述の態様で用いられて、データ読出動作またはデータ書 込動作のために仮想アドレスに対応する物理アドレスを位置決めする。データ書 込動作では、ブロック７３で仮想マップのページブロックを更新しなければなら ず、ブロック７４で、更新されたページブロックの仮想マップはフラッシュメモ リの空き物理アドレス場所に書込まれる。ブロック７５で、ページブロックの仮 想マップが配置されていた最初のフラッシュメモリアドレスが削除として示され 、ブロック７６で、ＲＡＭメモリ１６は、更新されたマップに関する仮想／物理 マップアドレスを指すように更新される。 仮想マップは、システムの始動の際に容易に再構成することができる。フラッ シュメモリにある仮想マップは不揮発性であり、再構成する必要はない。揮発性 ランダムアクセスメモリにある二次仮想マップは、始動時に各ユニットの頂部に あるブロック利用マップを走査することによって再構成することができる。仮想 アドレスにマッピングされたとして示されたブロックが識別され、それに応じて 二次仮想マップが構成される。 以上、本発明を１つの好ましい実施例に関して説明したが、添付の請求の範囲 の精神および範囲内で本発明に変形を加えることができることが当業者により認 識されるであろう。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＧＢ，Ｈ Ｕ，ＪＰ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＵ，ＭＧ，ＭＮ ，ＭＷ，ＮＬ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ， ＳＤ，ＳＥ，ＳＫ，ＵＡ，ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．書込まれていない物理メモリ場所にのみデータを書込むことが可能であり、 連続メモリ場所のゾーンを同時に消去可能なメモリのためのメモリ管理方法であ って、 前記メモリを各々が少なくとも１つのゾーンを含む複数のユニットに編成する ステップと、 各ユニットを複数のブロックに編成するステップとを含み、前記ブロックの各 々は複数の連続物理メモリ場所からなり、 ユニットの各ブロックの状態を活性書込、非書込または削除として示す各ユニ ットに対する割当表を確立するステップと、 ユニット内で仮想アドレスを物理アドレスにマッピングするための表を確立す るステップとを含み、 データを前記メモリの仮想アドレスに書込む際には、 （ａ） 前記仮想アドレスをユニット内の物理ブロックアドレスにマッピング するステップと、 （ｂ） サブパラグラフ（ａ）で前記仮想アドレスがマッピングされた前記ユ ニットに対する前記割当表を調べて、前記物理ブロックアドレスでのブロックの 状態が活性書込であるか非書込であるかを決定するステップと、 （ｃ） 前記物理ブロックアドレスでの前記ブロックが活性書込状態であれば 、 （１） 前記ユニットの少なくとも１つに対する前記 割当表を調べて、書込まれていないブロックアドレスを識別するステップと、 （２） 前記データを前記メモリの前記書込まれていないブロックアドレス に書込むステップと、 （３） 前記仮想アドレスがマッピングされた前記ユニットに対する前記割 当表を変更して、前記物理ブロックアドレスを削除として示すステップと、 （４） パラグラフ（ｃ）（２）で前記データが書込まれたユニットに対す る前記割当表を変更して、前記データが書込まれた前記書込まれていないブロッ クアドレスを活性書込として示すステップと、 （５） 前記表が前記仮想アドレスを前記データがステップ（ｃ）（２）で 書込まれた前記書込まれていないブロックの物理アドレスにマッピングするよう に、ユニット内で仮想アドレスを物理アドレスにマッピングするための前記表を 変更するステップとを含む、メモリ管理方法。 ２．すべてのブロックが書込まれていない転送ユニットを前記メモリに確立する ステップと、 前記転送ユニット以外に消去されるべき選択されたユニットを周期的に識別す るステップと、 前記選択されたユニットの各活性書込ブロックを読出すステップと、 前記選択されたユニットの各活性書込ブロックを前記転送ユニットに書込むス テップと、 前記転送ユニット割当表を更新して、すぐ前の書込ステップで書込まれたブロ ックの状態を書込として示すステップと、 前記選択されたブロックを消去するステップと、 仮想アドレスを物理アドレスにする前記表を更新して、前記選択されたユニッ トを転送ユニットとして示すステップとを含み、前記転送ユニットは前記選択さ れたユニットのユニット識別子を有する、請求項１に記載のメモリ管理方法。 ３．書込まれていない物理メモリ場所にのみデータを書込むことができ、連続メ モリ場所のゾーンを同時に消去可能なメモリのためのメモリ管理方法であって、 仮想アドレスを物理アドレスにマッピングする第１の表を前記メモリにストア するステップと、 前記メモリにストアされた前記第１の表をページアドレス指定可能なブロック のセグメントに編成するステップと、 ページアドレスを前記メモリの前記ページアドレス指定可能なブロックの物理 アドレスにマッピングする第２の表をランダムアクセスメモリにストアするステ ップと、 変更されたページアドレス指定可能なブロックを書込まれていない物理ブロッ ク場所に書込むことによって、前記メモリにストアされた前記第１の表のページ アドレス指定可能なブロックを変更するステップと、 前記ランダムアクセスメモリにストアされた前記第２の 表を、変更されたページアドレス指定可能なブロックのページアドレスを前記変 更されたページアドレス指定可能なブロックが書込まれた書込まれていない物理 ブロック場所にマッピングするように更新するステップとを含む、メモリ管理方 法。 ４．書込まれていない物理メモリ場所にのみデータを書込むことができ、連続メ モリ場所のゾーンを同時に消去可能なメモリのためのメモリ管理方法であって、 前記メモリを各々が少なくとも１つのゾーンを含む複数のユニットに編成する ステップと、 各ユニットを複数のブロックに編成するステップとを含み、前記ブロックの各 々は複数の連続物理メモリ場所からなり、 ユニット内で仮想アドレスを物理アドレスにマッピングするための第１の表を 確立するステップと、 ページアドレス指定可能なブロックのセグメントに編成された前記第１の表を 前記メモリにストアするステップと、 ページを前記メモリにストアされた前記ページアドレス指定可能なブロックの 物理アドレスにマッピングする第２の表をランダムアクセスメモリにストアする ステップと、 前記メモリの仮想アドレスにデータを書込む際には、 （ａ） 前記仮想アドレスからページアドレスを引出すステップと、 （ｂ） 前記ページアドレスを前記メモリのページアド レス指定可能なブロックにマッピングするステップと、 （ｃ） 前記メモリの前記ページアドレス指定可能なブロックで仮想アドレス を物理アドレスにマッピングする前記第１の表のセグメントを読出すステップと 、 （ｄ） 前記仮想アドレスを物理アドレスにマッピングするステップと、 （ｅ） 前記物理アドレスの前記ブロックが活性書込状態の場合には、 （１） 前記データを前記メモリの書込まれていないブロックアドレスに書 込むステップと、 （２） 前記第１の表が前記仮想アドレスを前記データがステップ（ｅ）（ １）で書込まれた書込まれていないブロックの物理アドレスにマッピングするよ うに前記第１の表のセグメントを変更するステップと、 （３） ステップ（ｅ）（２）からの変更された第１の表のセグメントを前 記メモリの書込まれていない物理ブロック場所に書込むステップと、 （４） 前記書込まれていない物理ブロック場所の変更された第１の表のセ グメントのページアドレスをマッピングするように、前記ランダムアクセスメモ リにストアされた前記第２の表を更新するステップとを含む、メモリ管理方法。 ５．書込まれていない物理メモリ場所にのみデータを書込むことができ、連続メ モリ場所のゾーンを同時に消去可能 なメモリのためのメモリ管理方法であって、 前記メモリを各々が少なくとも１つのゾーンを含む複数のユニットに編成する ステップと、 各ユニットを複数のブロックに編成するステップとを含み、前記ブロックの各 々は複数の連続物理メモリ場所からなり、 ユニットの各ブロックの状態を活性書込、非書込または削除として示す各ユニ ットに対する割当表を確立するステップと、 ユニット内で仮想アドレスを物理アドレスにマッピングするための表を確立す るステップと、 前記メモリの仮想アドレスにデータを書込む際には、 （ａ） 前記仮想アドレスをユニット内の物理ブロックアドレスにマッピング するステップと、 （ｂ） サブパラグラフ（ａ）で前記仮想アドレスがマッピングされた前記ユ ニットに対する前記割当表を調べて、前記物理ブロックアドレスでのブロックの 状態が活性書込であるか非書込であるかを決定するステップと、 （ｃ） 前記物理ブロックアドレスの前記ブロックが活性書込状態であれば、 （１） 前記ユニットの少なくとも１つに対する前記割当表を調べて、書込 まれていないブロックアドレスを識別するステップと、 （２） 前記データを前記メモリの前記書込まれてい ないブロックアドレスに書込むステップと、 （３） 前記仮想アドレスがマッピングされた前記ユニットに対する前記割 当表を変更して、前記物理ブロックアドレスを削除として示すステップと、 （４） パラグラフ（ｃ）（２）で前記データが書込まれたユニットに対す る前記割当表を変更して、前記データが書込まれた前記書込まれていないブロッ クアドレスを活性書込として示すステップと、 （５） 前記仮想アドレスを前記データがステップ（ｃ）（２）で書込まれ た前記書込まれていないブロックの物理アドレスにマッピングするように、ユニ ット内で仮想アドレスを物理アドレスにマッピングするための前記表を変更する ステップとを含み、 前記メモリの仮想アドレスにデータを読出す際には、 （ｄ） 前記仮想アドレスをユニット内の物理ブロックアドレスにマッピング するステップと、 （ｅ） 前記メモリの前記物理アドレスから前記データを読出すステップとを 含む、メモリ管理方法。 ６．すべてのブロックが書込まれていない転送ユニットを前記メモリに確立する ステップと、 前記転送ユニット以外の消去されるべき選択されたユニットを周期的に識別す るステップと、 前記選択されたユニットの各活性書込ブロックを読出すステップと、 前記選択されたユニットの各活性書込ブロックを前記転送ユニットに書込むス テップと、 前記転送ユニット割当表を更新して、すぐ前の書込ステップで書込まれたブロ ックの状態を書込として示すステップと、 前記選択されたブロックを消去するステップと、 仮想アドレスを物理アドレスにする前記表を更新して、前記選択されたユニッ トを転送ユニットとして示すステップとを含み、前記転送ユニットは前記選択さ れたユニットのユニット識別子を有する、請求項５に記載のメモリ管理方法。 ７．書込まれていない物理メモリ場所にのみデータを書込むことができ、連続メ モリ場所のゾーンを同時に消去可能なメモリのためのメモリ管理方法であって、 前記メモリを各々が少なくとも１つのゾーンを含む複数のユニットに編成する ステップと、 各ユニットを複数のブロックに編成するステップとを含み、前記ブロックの各 々は複数の連続物理メモリ場所からなり、 ユニット内で仮想アドレスを物理アドレスにマッピングするための第１の表を 確立するステップと、 ページアドレス指定可能なブロックのセグメントに編成された前記第１の表を 前記メモリにストアするステップと、 ページを前記メモリにストアされた前記ページアドレス 指定可能なブロックの物理アドレスにマッピングする第２の表をランダムアクセ スメモリにストアするステップと、 前記メモリの仮想アドレスにデータを書込む際には （ａ） 前記仮想アドレスからページアドレスを引出すステップと、 （ｂ） 前記ページアドレスを前記メモリのページアドレス指定可能なブロッ クにマッピングするステップと、 （ｃ） 前記メモリの前記ページアドレス指定可能なブロックで仮想アドレス を物理アドレスにマッピングする前記第１の表のセグメントを読出すステップと 、 （ｄ） 前記仮想アドレスを物理アドレスにマッピングするステップと、 （ｅ） 前記物理アドレスの前記ブロックが活性書込状態の場合には （１） 前記データを前記メモリの書込まれていないブロックアドレスに書 込むステップと、 （２） 前記第１の表が前記仮想アドレスを前記データがステップ（ｅ）（ １）で書込まれた書込まれていないブロックの物理アドレスにマッピングするよ うに前記第１の表のセグメントを変更するステップと、 （３） ステップ（ｅ）（２）からの変更された第１の表のセグメントを前 記メモリの書込まれていない物理ブロック場所に書込むステップと、 （４） 前記書込まれていない物理ブロック場所の変 更された第１の表のセグメントのページアドレスをマッピングするように、前記 ランダムアクセスメモリにストアされた前記第２の表を更新するステップとを含 み、 前記メモリの仮想アドレスにデータを読出す際には （ａ） 前記仮想アドレスからページアドレスを引出すステップと、 （ｆ） 前記ページアドレスを前記メモリのページアドレス指定可能なブロッ クにマッピングするステップと、 （ｇ） 前記メモリの前記ページアドレス指定可能なブロックで仮想アドレス を物理アドレスにマッピングする前記第１の表のセグメントを読出すステップと 、 （ｈ） 前記仮想アドレスを物理アドレスにマッピングするステップと、 （ｉ） 前記メモリの前記物理アドレスから前記データを読出すステップとを 含む、メモリ管理方法。 ８．すべてのブロックが書込まれていない転送ユニットを前記メモリに確立する ステップと、 前記転送ユニット以外に消去されるべき選択されたユニットを周期的に識別す るステップと、 前記選択されたユニットの各活性書込ブロックを読出すステップと、 前記選択されたユニットの各活性書込ブロックを前記転送ユニットに書込むス テップと、 前記転送ユニットの割当表を更新して、すぐ前の書込ス テップで書込まれたブロックの状態を書込として示すステップと、 前記選択されたブロックを消去するステップと、 仮想アドレスを物理アドレスにする前記表を更新して前記選択されたユニット を転送ユニットとして示すステップとを含み、前記転送ユニットは前記選択され たユニットのユニット識別子を有する、請求項７に記載のメモリ管理方法。