KR100330164B1

KR100330164B1 - 무효 블록들을 가지는 복수의 플래시 메모리들을 동시에 프로그램하는 방법

Info

Publication number: KR100330164B1
Application number: KR1019990015073A
Authority: KR
Inventors: 홍성인; 최영준
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1999-04-27
Filing date: 1999-04-27
Publication date: 2002-03-28
Also published as: JP2000330876A; JP3842519B2; KR20000067341A; US6236593B1

Abstract

플래시 메모리들을 프로그램하는 방법이 개시되어 있고, 각 플래시 메모리는 복수의 블록들로 분할된 메모리 셀 어레이를 가진다. 각 블록은 유효한 블록인지의 여부를 나타내는 블록 상태 정보를 저장하고 있다. 본 발명의 프로그램 방법에 따르면, 먼저, 플래시 메모리들 모두의 유효 블록들에 대한 병렬-프로그램이 수행된다. 다음에, 무효 블록들을 가지는 플래시 메모리들에 대한 직렬-프로그램이 수행된다. 본 발명의 프로그램 방법에 의하면, 하나 또는 그 보다 많은 무효 블록들을 가지는 플래시 메모리들을 프로그램하는 데 필요한 시간이 단축될 수 있다.

Description

무효 블록들을 가지는 복수의 플래시 메모리들을 동시에 프로그램하는 방법{A METHOD FOR SIMULTANEOUSLY PROGRAMMING PLURAL FLASH MEMORIES HAVING INVALID BLOCKS}

본 발명은 집적 회로 메모리 장치를 프로그램하는 방법에 관한 것으로서, 구체적으로는 적어도 하나의 무효 블록 (invalid block)를 가지는 복수 개의 플래시 메모리들을 동시에 프로그램하는 방법에 관한 것이다.

이 분야에 숙련된 자들에게 잘 알려진 바와 같이, 플래시 메모리는 복수의 블록들 (또는 섹터라 칭함)로 나눠진 메모리 셀 어레이를 포함하며, 상기 각 블록은 복수 개의 메모리 셀들을 포함한다. 그러한 플래시 메모리에 있어서, 소거는 블록 단위로 이루어진다.

플래시 메모리는, 예를 들면, 최대 20개의 무효 블록들 (또는 배드 블록들 (bad blocks))을 포함할 것이다. 무효 블록들은 하나 또는 그 보다 많은 무효 비트들 (또는 메모리 셀들)을 포함하는 블록들로 정의된다. 하나 또는 그 보다 많은 무효 블록들을 가지는 플래시 메모리들은 모두 유효 블록들 (또는 굿 블록들 (good blocks))을 가지는 플래시 메모리와 동일한 품질 및 AC/DC 특성을 가진다. 무효 블록들은 유효 블록들의 성능에 영향을 미치지 않으며, 이는, 비록 도면에 도시되지 않았지만, 비트 라인 및 공통 소오스 라인 (common source line : CSL)이 선택 트랜지스터에 의해서 전기적으로 절연되기 때문이다.

플래시 메모리의 모든 블록들은 출하 이전에 (ffh)로 소거된다. 하지만, 하나 또는 그 보다 많은 무효 블록들을 가지는 플래시 메모리는 무효 블록들의 첫번째 페이지, 두번째 페이지, 또는 모든 페이지 내에, 예를 들면, 00h 데이터 (이후 '블록 상태 정보' (block status information)라 칭함)로 프로그램될 것이다. 그러한 페이지들은 무효 메모리 셀들을 포함하거나 포함하지 않을 것이다. 블록 상태 정보는 무효 메모리 셀들을 포함하고 데이터 정보를 저장할 수 없는 블록을 표시하기 위한 것이다.

도 1을 참조하면, 시스템, 예를 들면, PROM 라이터 (writer)의 구조 그리고 시스템과 플래시 메모리들 간의 신호 흐름을 보여주는 블록도가 도시되어 있다. PROM 라이터의 일예가 USP No. 4,783,737에PROM WRITER ADAPTED TO ACCEPT NEW WRITING ALGORITHM이라는 제목으로 게재되어 있으며, 레퍼런스로 포함된다. '737 특허는 시스템 프로그램의 변화없이 메모리 내에 저장된 것과 다른 쓰기 알고리즘 (writing algorithm)에 의해서 PROM에 데이터를 기입할 수 있는 PROM 라이터를 개시하고 있다.

도 1에 도시된 시스템 (10) (이후 PROM 라이터라 칭함)는 컨트롤 유니트 (20), 예를 들면, 중앙 처리 유니트, 시스템 프로그램과 프로그램 알고리즘을 저장하는 롬 (ROM) 유니트 (30), 플래시 메모리들 (60a)-(60d)에 프로그램될 데이터를 저장하는 램 (RAM) 유니트 (40), 그리고 인터페이스 유니트 (50)로 구성된다. 컨트롤 유니트 (20)는 롬 유니트 (30)에 저장된 시스템 프로그램 및 프로그램 알고리즘을 읽고, 인터페이스 유니트 (50)를 통해서 램 유니트 (40)에 저장된 데이터를 플래시 메모리들 (60a)-(60d)에 기입한다. 데이터 (D0)-(Di)를 전달하기 위한 데이터 버스는 플래시 메모리들 (60a)-(60d)에 의해서 공유된다. 마찬가지로, 어드레스 신호들 (A0)-(Ai)을 전달하기 위한 어드레스 버스는 플래시 메모리들 (60a)-(60d)에 의해서 공유된다.

도 1에 나타낸 바와 같이, PROM 라이터 (10)로부터 공급되는 읽기 인에이블 신호 ()와 쓰기 인에이블 신호 ()는 4개의 플래시 메모리들 (60a)-(60d)에 공통으로 제공되는 반면에, 플래시 메모리들 (60a)-(60d)은 대응하는 칩 선택 신호들 (), (), () 그리고 ()이 각각 활성화될 때 서로 독립적으로 선택된다.

도 2는 도 1에 도시된 PROM 라이터 (10)의 제어하에 복수의 플래시 메모리들 (60a)-(60d) 각각에 동일한 데이터를 쓰는 과정을 보여주는 종래 기술의 흐름도이다. 도 3은 도 1에 도시된 각 플래시 메모리의 메모리 맵을 나타내고 있다. 도 3에서, 램 유니트 (40)에 저장된 데이터는 각 플래시 메모리 (60a)-(60d)의 첫번째 그리고 두번째 블록들 (BLK1) 및 (BLK2)을 제외한 나머지 블록들 (BLK3)-(BLKn)에 쓰여질 것이다.

종래 기술에 따른 프로그램 과정이 참조 도면들에 의거하여 이하 설명된다.

단계 (S11)에서는, DEVICE 값을 '1'로 설정함으로써 제 1 플래시 메모리 (60a)가 선택된다. 즉, PROM 라이터 (10)로부터의 제 1 칩 선택 신호 ()가 로우가 된다. 단계 (S12)에서는, BLOCK 값을 '3'으로 설정함으로써 선택된 플래시 메모리 (60a)의 복수의 블록들 (BLK3)-(BLKn) 중 하나의 블록 (BLK3)이 선택된다. 계속해서, 상기 선택된 플래시 메모리 (60a)의 선택 블록 (BLK3)이 유효한 지의 여부를 판별하기 위해서, 선택된 플래시 메모리 (60a)의 선택 블록 (BLK3)으로부터 블록 상태 정보가 독출된다 (단계 S13).

상기 선택 블록 (BLK3)이 PROM 라이터 (10)의 컨트롤 유니트 (20)에 의해서 유효 블록으로 결정될 때, 선택된 플래시 메모리 (60a)의 선택 블록 (BLK3)에 대응하는 블록 상태 정보는 상기 PROM 라이터 (10), 예를 들면, PROM 라이터 (10)의 램 유니트 (40)에 저장된다 (단계 S14). 그 다음에, 램 유니트 (40)에 저장된 데이터는 인터페이스 유니트 (50)를 통해 선택된 플래시 메모리 블록 (60a)의 선택 블록 (BLK3)에 프로그램된다. 선택 블록 (BLK3)이 상기 컨트롤 유니트 (20)에 의해서 무효 블록으로 결정될 때, 프로세스는 선택 블록 (BLK3)의 블록 상태 정보를 저장한 후 상기 선택 블록 (BLK3)의 프로그램없이 단계 (S16)로 진행한다. 즉, 무효한 선택 블록 (BLK3)에 대한 프로그램 동작은 생략된다.

단계 (S16)에서, 상기 PROM 라이터 (10)의 컨트롤 유니트 (20)는 선택 블록 (BLK3)이 프로그램될 마지막 블록인지의 여부를 판별한다. 만약 마지막 블록이 아니면, 단계 (S18)로 진행하며, 상기 단계 (S18)에서는 상기 BLOCK 값이 다음 블록을 지정하도록 '1' 만큼 증가된다. 단계 (S13)에서 단계 (S18)까지의 과정은 선택 블록이 프로그램될 마지막 블록으로 결정될 때까지 반복된다.

선택 블록이 마지막 블록으로 판별될 때, 램 유니트 (30)에 임시적으로 저장된 블록 상태 정보에 따른 파일 할당 테이블 (file allocation table : FAT) 데이터가 상기 선택된 플래시 메모리 (60a)의 첫번째 또는 두번째 블록 (BLK1) 또는 (BLK2)에 프로그램된다 (단계 S19).

'파일 할당 테이블'이라는 용어는 '플래시 파일 시스템(flash file system)'이라는 용어로 대체되어 사용될 수 있을 것이다. 플래시 파일 시스템의 적절한 예가 USP No. 5,404,485에FLASH FILE SYSTEM이라는 제목으로 게재되어 있으며, 레퍼런스로서 포함된다.

단계 (S12)에서 단계 (S19)까지의 과정은 나머지 플래시 메모리들 (60b)-(60d)이 상기 램 유니트 (30)에 저장된 데이터로 프로그램될 때까지 단계들 (S20) 및 (S21)의 과정을 통해서 반복된다.

프로그램 과정이 종료될 때, 각 플래시 메모리 (60a)-(60d)의 메모리 맵이 도 4에 도시되어 있다. 도 4에서 알 수 있듯이, 무효 블록에 프로그램될 데이터는 다음의 유효 블록에 저장된다.

앞서 설명된 바와 같이, 적어도 하나의 무효 블록을 가지는 플래시 메모리들 (60a)-(60d)은 시리얼 프로그램 과정에 의해서 프로그램되며, 그 결과 종래 기술에 따른 프로그램 과정에 필요한 시간이 증가된다.

본 발명의 목적은 적어도 하나의 무효 블록을 가지는 복수의 플래시 메모리들을 동시에 프로그램함으로써 프로그램 과정에 필요한 시간을 단축시킬 수 있는 프로그램 방법을 제공하는 것이다.

도 1 시스템 구성 및 시스템과 플래시 메모리들 사이의 신호 흐름을 보여주는 블록도;

도 2는 도 1에 도시된 시스템의 제어하에 복수의 플래시 메모리들 각각에 동일한 데이터를 쓰기 위한 과정을 보여주는 종래 기술의 흐름도;

도 3은 도 1에 도시된 각 플래시 메모리의 메모리 맵;

도 4는 종래 기술의 프로그램 과정이 종료될 때 플래시 메모리 각각에 대한 메모리 맵;

도 5는 본 발명에 따른 프로그램 알고리즘을 보여주는 흐름도; 그리고

도 6은 본 발명의 프로그램 과정이 종료될 때 플래시 메모리들 각각에 대한 메모리 맵이다.

* 도면의 주요 부분에 대한 부호 설명

10 : 시스템 20 : 컨트롤 유니트

30 : 롬 유니트 40 : 램 유니트

50 : 인터페이스 유니트 60a-60d : 플래시 메모리

(구성)

본 발명의 특징에 따르면, 하나 또는 그 보다 많은 무효 블록들을 가지는 복수의 플래시 메모리들을 프로그램하는 방법이 제공된다. 각 플래시 메모리는 복수의 메모리 셀들의 블록들로 분할된 메모리 셀 어레이를 포함한다. 블록들 각각은 유효한 블록인지의 여부를 나타내는 블록 상태 정보를 저장하고 있다. 본 발명에 따른 플래시 메모리들에 대한 프로그램은 시스템의 제어하에 수행되며, 상기 시스템은 컨트롤 유니트, 상기 플래시 메모리들에 기입될 데이터를 저장하기 위한 램 유니트, 시스템 프로그램과 프로그램 알고리즘을 저장하기 위한 롬 유니트, 그리고 인터페이스 유니트를 포함한다.

본 발명에 따른 프로그램 알고리즘에 있어서, 먼저, 각 메모리 장치로부터 블록 상태 정보가 독출되고, 상기 램 유니트에 저장된다. 각 메모리 장치의 블록들은 저장된 블록 상태 정보에 따라 제 1, 제 2, 그리고 제 3 저장 영역들로 분할된다. 각각의 메모리 장치들의 제 2 저장 영역들의 블록들은 시스템에 의해서 먼저 임의의 위치로 지정된 후 선택된다. 유효한 선택 블록들을 가지는 메모리 장치들을 선택한 후, 상기 선택된 메모리 장치들의 선택된 유효 블록들이 동시에 프로그램된다. 만약 상기 선택 블록들이 각각의 제 2 저장 영역들의 마지막 블록들이 아니면, 각 메모리 장치의 다음 위치가 상기 시스템에 의해서 지정된다. 앞서 설명된 과정은 상기 선택 블록들이 각각의 제 2 저장 영역들의 마지막 블록들로 결정될 때까지 반복된다.

이후, 하나 또는 그 보다 많은 무효 블록들을 가지는 플래시 메모리들을 프로그램하는 과정이 수행된다. 상기 과정은 적어도 하나의 무효 블록을 가지는 메모리 장치들 중 하나를 선택하는 단계와; 상기 선택된 메모리 장치의 상기 적어도하나의 무효 블록 대신에 제 3 저장 영역의 적어도 하나의 블록을 프로그램하는 단계와; 상기 선택된 메모리 블록의 상기 저장된 블록 상태 정보를 상기 선택된 메모리 블록의 제 1 저장 영역에 프로그램하는 단계와; 상기 선택된 메모리 장치가 마지막이 아닐 때 다음 메모리 장치를 선택하는 단계와; 그리고 상기 선택된 메모리 장치가 마지막 메모리 장치로 결정될 때까지 상기 앞서 언급된 단계들을 반복적으로 수행하는 단계로 이루어져 있다.

(작용)

본 발명의 프로그램 방법에 따르면, 먼저, 플래시 메모리들 모두의 유효 블록들에 대한 병렬-프로그램이 수행된다. 다음에, 무효 블록들을 가지는 플래시 메모리들에 대한 직렬-프로그램이 수행된다. 이로 인해서, 하나 또는 그 보다 많은 무효 블록들을 가지는 플래시 메모리들을 프로그램하는 데 필요한 시간이 단축될 수 있다.

(실시예)

본 발명의 바람직한 실시예가 첨부 도면들에 의거하여 이하 상세히 설명된다. 본 발명의 프로그램 과정은 도 1에 도시된 시스템 (10), 예를 들면, PROM 라이터의 제어하에 수행될 것이다. 중복 설명을 피하기 위해서, 시스템 (10)의 설명은 그러므로 생략된다. 하지만, 상기 시스템 (10)의 롬 유니트 (30)에는, 종래 기술에 따른 프로그램 알고리즘 대신에 본 발명에 따른 프로그램 알고리즘이 저장된다.

도 1에서 설명된 종래 기술과 마찬가지로, 데이터 (D0)-(Di)를 전송하기 위한 데이터 버스는 플래시 메모리들 (60a)-(60d)에 의해서 공유되고, 어드레스 신호들 (A0)-(Ai)을 전송하기 위한 어드레스 버스 역시 플래시 메모리들 (60a)-(60d)에 의해서 공유된다. 더욱이, 도 1의 시스템 (10)으로부터 공급되는 읽기 인에이블 신호 ()와 쓰기 인에이블 신호 ()는 플래시 메모리들 (60a)-(60d)에 공통으로 제공된다. 플래시 메모리들 (60a)-(60d)은 대응하는 칩 선택 신호들 (), (), () 그리고 ()이 각각 활성화될 때 개별적으로 선택되고, 대응하는 칩 선택 신호들 (), (), () 그리고 ()이 동시에 활성화될 때 동시에 선택된다.

본 발명의 프로그램 알고리즘을 보여주는 흐름도가 도 5에 도시되어 있다. 이후, 본 발명의 프로그램 과정이 도 1, 도 5 및 도 6에 의거하여 상세히 설명된다.

단계 (S101)에서는, 각 플래시 메모리 (60a)-(60d)의 모든 블록들 (BLK0)-(BLKn)로부터 블록 상태 정보가 독출되고, 상기 시스템 (10)의 램 유니트 (40)에 저장된다.

단계 (S102)에서는, 각 플래시 메모리 (60a)-(60d)의 블록들 (BLK0)-(BLKn) 모두는 상기 램 유니트 (40)에 저장된 블록 상태 정보에 따라 3개의 저장 영역들로 분할된다. 구체적으로, 첫번째 저장 영역은 파일 할당 테이블 (FAT) 정보를 저장하기 위한 영역으로 지정되고, 두번째 저장 영역은 플래시 메모리들 (60a)-(60d)에 쓰여질 데이터 정보, 예를 들면, 응용 프로그램을 저장하기 위한 영역으로 지정되며, 세번째 저장 영역은 여분의 영역으로 지정된다. 두번째 저장 영역 각각의 소정의 위치가 블록을 선택하기 위해서 상기 컨트롤 유니트 (20)에 의해서 지정된다 (단계 S102).

예를 들면, 각 플래시 메모리 (60a)-(60d)의 첫번째 그리고 두번째 블록들 (BLK1) 및 (BLK2)은 첫번째 저장 영역으로 설정되고, 각 플래시 메모리 (60a)-(60d)의 세번째 블록 (BLK3) 내지 m번째 블록 (BLKm)은 두번째 저장 영역으로 설정되고, 각 플래시 메모리 (60a)-(60d)의 나머지 블록들 (BLK(m+1))-(BLKn) (m<n)은 세번째 저장 영역으로 설정되며, 이는 이후 상세히 설명될 도 6에 도시되어 있다. 결과적으로, 플래시 메모리들 (60a)-(60d)이 동일한 메모리 용량을 가지는 조건하에서, 각 플래시 메모리들 (60a)-(60d)의 첫번째, 두번째 그리고 세번째 저장 영역들은 동일한 수의 블록들을 갖도록 분할된다. 하지만, 서로 다른 메모리 용량을 가지는 플래시 메모리들 역시 적용될 수 있음은 자명하다.

그 다음에, 각 플래시 메모리 (60a)-(60d)의 두번째 저장 영역들의 블록들은, 단계 (S102)에서 지정되며, 상기 시스템 (10)으로부터의 칩 선택 신호들 (), (), () 그리고 ()을 순차적으로 활성화시킴으로써 선택된다 (단계 (S103)). 플래시 메모리들 (60a)-(60d)의 선택 블록들 (BLK3)이 유효한 블록인 지의 여부가 상기 램 유니트 (40)에 저장된 블록 상태 정보에 따라 상기 시스템 (10)의 컨트롤 유니트 (20)에 의해서 판별된다.

예를 들면, 첫번째 플래시 메모리 (60a)의 선택 블록 (BLK3)이 유효한 블록이면, 첫번째 플래시 메모리 (60a)는 프로그램될 디바이스로 결정된다. 그렇지 않으면, 첫번째 플래시 메모리 (60a)는 프로그램되지 않은 디바이스로 결정된다. 프로그램될 디바이스들을 결정하는 과정은 나머지 플래시 메모리들 (60b)-(60d)의 선택 블록들 (BLK3)이 유효한 블록인지의 여부가 판별될 때까지 계속해서 수행된다.

단계 (S104)에서 프로그램될 디바이스로 결정된 플래시 메모리들 즉, 선택된 유효 블록들 (BLK3)을 가지는 플래시 메모리들을 선택한 후, 상기 선택된 플래시 메모리들의 선택된 유효 블록들은 단계 (S104)에서 동시에 프로그램된다. 구체적으로, 단계 (S104)에서는, 선택된 유효 블록들 (BLK3)을 가지는 플래시 메모리들, 예를 들면, (60b) 및 (60c)에 대응하는 칩 선택 신호들 () 그리고 ()이 활성화된다. 반면에, 무효 블록들 (BLK3)을 가지는 플래시 메모리들, 예를 들면, 60a 그리고 60d에 대응하는 칩 선택 신호들 () 그리고 ()은 활성화되지 않는다. 결과적으로, 램 유니트 (40)에 저장된 데이터는 시스템 (10)의 제어하에 두 번째 그리고 세 번째 플래시 메모리들 (60b) 및 (60c)의 선택 블록들 (BLK3)에 동시에 프로그램된다 (병렬-프로그램된다). 첫 번째 그리고 세 번째 플래시 메모리들 (60a) 및 (60d)의 무효 블록들은 대응하는 칩 선택 신호들 () 그리고 ()가 비활성화되기 때문에 프로그램되지 않는다.

단계 (S105)에서는, PROM 라이터 (10)는 선택 블록들이 두 번째 저장 영역 각각의 마지막 블록인지의 여부를 판별한다. 선택 블록들이 마지막 블록들이 아닐 때, 단계 (S106)로 진행하며, 상기 단계 (S106)에서는 다음 블록에 대응하는 위치가 컨트롤 유니트 (20)에 의해서 지정된다. 단계 (S103)에서 단계 (S106)까지의과정은 선택 블록들이 각 두 번째 저장 영역들의 마지막 블록들로 결정될 때까지 반복된다. 도 6에는, 유효 블록들에 대한 프로그램 과정이 종료될 때 플래시 메모리들 (60a)-(60d) 각각의 메모리 맵이 도시되어 있다.

도 6에서 알 수 있듯이, 첫 번째 그리고 네 번째 플래시 메모리들 (60a) 및 (60d)의 블록들 (BLK3)이 무효 블록들이기 때문에, 두 번째 그리고 세 번째 플래시 메모리들 (60b) 및 (60c)의 블록들 (BLK3)에는 데이터 (DATA1)가 동시에 프로그램된다. 반면에, 첫 번째 그리고 네 번째 플래시 메모리들 (60a) 및 (60d)에 대응하는 블록들 (BLK3)에는 데이터가 프로그램되지 않는다. 마찬가지로, 두 번째 그리고 세 번째 플래시 메모리들 (60b) 및 (60c)의 블록들 (BLK5)의 무효 블록들이기 때문에, 첫 번째 그리고 네 번째 플래시 메모리들 (60a) 및 (60d)의 블록들 (BLK5)에는 데이터 (DATA1)가 동시에 프로그램된다. 그리고, 두 번째 그리고 세 번째 플래시 메모리들 (60b) 및 (60c)에 대응하는 블록들 (BLK5)에는 데이터가 프로그램되지 않는다. 플래시 메모리들 (60a)-(60d)의 블록들 (BLK4)이 무효 블록들이 때문에, 플래시 메모리들 (60A)-(60D)의 블록들 (BLK4)에는 데이터 (DATA2)가 동시에 프로그램된다.

이후 플래시 메모리들 (60a)-(60d) 각각의 무효 블록들을 프로그램하는 과정이 도 5에 의거하여 상세히 설명한다.

단계 (S107)에서, 시스템 (10)은 램 유니트 (40)에 저장된 블록 상태 정보에 따라 하나 또는 그 보다 많은 무효 블록들을 가지는 플래시 메모리들 (60a)-(60d) 중 하나를 선택한다. 상기 하나 또는 그 보다 많은 무효 블록들에 기입될 데이터는 상기 선택된 플래시 메모리의 세번째 저장 영역에 프로그램된다 (단계 S108). 예컨대, 도 6으로 돌아가 보면, 상기 선택된 플래시 메모리 (60a)의 무효 블록 (BLK3)에 기입될 데이터 (DATA1)는 선택된 플래시 메모리 (60a)의 (m+1)번째 블록 (BLK(m+1))에 프로그램된다.

단계 (S109)에서는, 램 유니트 (40)에 저장된 블록 상태 정보 데이터가 상기 선택된 플래시 메모리 (첫 번째 플래시 메모리) (60a)의 첫 번째 저장 영역에 파일 할당 테이블 (FAT) 데이터로서 프로그램된다.

단계 (S110)에서, 상기 시스템 (10)은 상기 선택된 플래시 메모리가 마지막 플래시 메모리인지의 여부를 점검한다. 선택된 플래시 메모리가 마지막 플래시 메모리가 아닐 때, 단계 (S111)로 진행하며, 상기 단계 (S111)에서는 다음의 플래시 메모리가 선택된다. 단계 (S108)에서 단계 (S111)까지의 과정은 하나 또는 그 보다 많은 무효 블록들을 가지는 플래시 메모리들 (60a)-(60d) 모두가 선택될 때까지 계속해서 수행된다. 앞서 설명된 직렬-프로그램 과정에 따르면, 다른 플래시 메모리들 (60b)-(60d)의 무효 블록들에 대응하는 데이터는 도 6에 도시된 바와 같이 세 번째 저장 영역들의 대응하는 블록들에 프로그램된다.

본 발명의 실시예에 따르면, 먼저, 모든 플래시 메모리들 (60a)-(60d)의 유효 블록들에 대한 프로그램이 병렬-프로그램 과정에 의해서 수행된다. 복수의 플래시 메모리들에 관련하여 앞서 설명된 병렬-프로그램 과정에 필요한 시간은 단지 하나의 플래시 메모리를 프로그램하는 과정에 필요한 시간과 동일하거나 적을 것이다. 그 다음에, 하나 또는 그 보다 많은 무효 블록들을 가지는 복수의 플래시 메모리들이 순차적으로 선택되고, 선택된 플래시 메모리의 무효 블록들이 프로그램된다 (직렬-프로그램). 결과적으로, 하나 또는 그 보다 많은 무효 블록들을 가지는 복수의 플래시 메모리들을 프로그램하는 데 필요한 시간이 단축될 수 있다.

Claims

각각이 유효한 블록인지의 여부를 나타내는 블록 상태 정보를 저장하고 메모리 셀들을 가지는 복수의 블록들로 분할된 메모리 셀 어레이를 구비한 복수 개의 전기적으로 프로그램 가능한 메모리 장치들을 프로그램하는 방법에 있어서:

상기 각 메모리 장치로부터 상기 블록 상태 정보를 읽고 데이터 저장 유니트에 상기 블록 상태 정보를 저장하는 단계(a)와;

상기 각 메모리 장치의 복수의 블록들을 상기 저장된 블록 상태 정보에 따라 제 1, 제 2 그리고 제 3 저장 영역들로 분할하고 제 2 저장 영역 각각의 첫 번째 위치를 지정하는 단계(b)와;

상기 지정된 위치에 있는 상기 각 메모리 장치들의 제 2 저장 영역들의 블록들을 선택하는 단계(c)와;

유효한 상기 선택 블록들을 가지는 메모리 장치들을 선택한 후, 상기 선택된 메모리 장치들의 유효한 선택 블록들을 동시에 프로그램하는 단계(d)와;

상기 선택 블록들이 각각의 제 2 저장 영역들의 마지막 블록들이 아닐 때 각 메모리 장치의 다음 위치를 지정하는 단계(e)와; 그리고

상기 선택 블록들이 각각의 제 2 저장 영역들의 마지막 블록들로 결정될 때까지 상기 단계들(c)-(e)를 반복적으로 수행하는 단계(f)를 포함하는 것을 특징으로 하는 방법.
제 1 항에 있어서,

적어도 하나의 무효 블록을 가지는 메모리 장치들 중 하나를 선택하는 단계(g)와;

상기 선택된 메모리 장치의 상기 적어도 하나의 무효 블록 대신에 제 3 저장 영역의 적어도 하나의 블록을 프로그램하는 단계(h)와;

상기 선택된 메모리 블록의 상기 저장된 블록 상태 정보를 상기 선택된 메모리 블록의 제 1 저장 영역에 프로그램하는 단계(i)와;

상기 선택된 메모리 장치가 마지막이 아닐 때 다음 메모리 장치를 선택하는 단계(j)와; 그리고

상기 선택된 메모리 장치가 마지막 메모리 장치로 결정될 때까지 상기 단계들(h)-(j)를 반복적으로 수행하는 단계(k)를 부가적으로 포함하는 것을 특징으로 하는 방법.
제 1 항에 있어서,

상기 데이터 저장 유니트는 상기 복수의 메모리 장치들에 대한 프로그램을 제어하는 시스템의 랜덤 액세스 메모리인 것을 특징으로 하는 방법.
컨트롤 유니트, 인터페이스 유니트, 램 유니트, 그리고 롬 유니트를 포함하는 시스템의 제어 하에 수행되며, 각각이 유효한 블록인지의 여부를 나타내는 블록 상태 정보를 저장하고 메모리 셀들을 가지는 복수의 블록들로 분할된 메모리 셀 어레이를 구비하며, 데이터 및 어드레스 버스들을 공유하는 복수 개의 전기적으로 프로그램 가능한 메모리 장치들을 프로그램하는 방법에 있어서:

상기 각 메모리 장치로부터 상기 블록 상태 정보를 읽고 상기 램 유니트에 상기 블록 상태 정보를 저장하는 단계(a)와;

상기 각 메모리 장치의 복수의 블록들을 상기 저장된 블록 상태 정보에 따라 제 1, 제 2 그리고 제 3 저장 영역들로 분할하고 제 2 저장 영역 각각의 첫 번째 위치를 지정하는 단계(b)와;

상기 지정된 위치에 있는 상기 각 메모리 장치들의 제 2 저장 영역들의 블록들을 선택하는 단계(c)와;

유효한 상기 선택 블록들을 가지는 메모리 장치들을 선택한 후, 상기 선택된 메모리 장치들의 유효한 선택 블록들을 동시에 프로그램하는 단계(d)와;

상기 선택된 블록들이 각각의 제 2 저장 영역들의 마지막 블록들인지의 여부를 판별하는 단계(e)와;

상기 선택 블록들이 각각의 제 2 저장 영역들의 마지막 블록들이 아닐 때 각 메모리 장치의 다음 위치를 지정하는 단계(f)와;

상기 선택 블록들이 각각의 제 2 저장 영역들의 마지막 블록들로 결정될 때까지 상기 단계들(c)-(f)를 반복적으로 수행하는 단계(g)와; 그리고

하나 또는 그 보다 많은 무효 블록들을 가지는 플래시 메모리들을 순차적으로 프로그램하는 단계(h)를 포함하는 것을 특징으로 하는 방법.
제 4 항에 있어서,

상기 단계(h)는,

적어도 하나의 무효 블록을 가지는 메모리 장치들 중 하나를 선택하는 단계(i)와;

상기 선택된 메모리 장치의 상기 적어도 하나의 무효 블록 대신에 제 3 저장 영역의 적어도 하나의 블록을 프로그램하는 단계(j)와;

상기 선택된 메모리 블록의 상기 저장된 블록 상태 정보를 상기 선택된 메모리 블록의 제 1 저장 영역에 프로그램하는 단계(k)와;

상기 선택된 메모리 장치가 마지막이 아닐 때 다음 메모리 장치를 선택하는 단계(l)와; 그리고

상기 선택된 메모리 장치가 마지막 메모리 장치로 결정될 때까지 상기 단계들(j)-(l)를 반복적으로 수행하는 단계(k)를 부가적으로 포함하는 것을 특징으로 하는 방법.
각각이 유효한 블록인지의 여부를 나타내는 블록 상태 정보를 저장하고 메모리 셀들을 가지는 복수의 블록들로 분할된 메모리 셀 어레이를 구비한 복수 개의 플래시 메모리 장치들을 프로그램하는 방법에 있어서:

상기 각 플래시 메모리 장치로부터 상기 블록 상태 정보를 읽고 데이터 저장 유니트에 상기 블록 상태 정보를 저장하는 단계(a)와;

상기 각 플래시 메모리 장치의 복수의 블록들을 상기 저장된 블록 상태 정보에 따라 제 1, 제 2 그리고 제 3 저장 영역들로 분할하고 제 2 저장 영역 각각의 첫 번째 위치를 지정하는 단계(b)와;

상기 지정된 위치에 있는 상기 각 플래시 메모리 장치들의 제 2 저장 영역들의 블록들을 선택하는 단계(c)와;

유효한 상기 선택 블록들을 가지는 플래시 메모리 장치들을 선택한 후, 상기 선택된 플래시 메모리 장치들의 유효한 선택 블록들을 동시에 프로그램하는 단계(d)와;

상기 선택된 블록들이 각각의 제 2 저장 영역들의 마지막 블록들인지의 여부를 판별하는 단계(e)와;

상기 선택 블록들이 각각의 제 2 저장 영역들의 마지막 블록들이 아닐 때 각 플래시 메모리 장치의 다음 위치를 지정하는 단계(f)와;

상기 선택 블록들이 각각의 제 2 저장 영역들의 마지막 블록들로 결정될 때까지 상기 단계들(c)-(f)를 반복적으로 수행하는 단계(g)와;

적어도 하나의 무효 블록을 가지는 플래시 메모리 장치들 중 하나를 선택하는 단계(h)와;

상기 선택된 플래시 메모리 장치의 상기 적어도 하나의 무효 블록 대신에 제 3 저장 영역의 적어도 하나의 블록을 프로그램하는 단계(i)와;

상기 선택된 메모리 블록의 상기 저장된 블록 상태 정보를 상기 선택된 메모리 블록의 제 1 저장 영역에 프로그램하는 단계(j)와;

상기 선택된 플래시 메모리 장치가 마지막인지의 여부를 판별하는 단계(k)와;

상기 선택된 플래시 메모리 장치가 마지막이 아닐 때 다음의 플래시 메모리 장치를 선택하는 단계(l)와; 그리고

상기 선택된 플래시 메모리 장치가 마지막 플래시 메모리 장치로 결정될 때까지 상기 단계들(i)-(l)를 반복적으로 수행하는 단계(m)를 부가적으로 포함하는 것을 특징으로 하는 방법.
제 6 항에 있어서,

상기 플래시 메모리 장치들은 데이터 및 어드레스 버스들을 공유하는 것을 특징으로 하는 방법.
제 6 항에 있어서,

상기 플래시 메모리 장치들을 프로그램하는 방법은 컨트롤 유니트, 램 유니트, 롬 유니트, 그리고 인터페이스 유니트를 포함하는 시스템의 제어 하에서 수행되며, 상기 블록 상태 정보는 상기 시스템의 램 유니트에 저장되는 것을 특징으로 하는

방법.