JPH04137077A - メモリカードにおけるデータ記録方法およびメモリカードシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 皮術玉１ 本発明は、たとえば、画像データや文字データなと゛の
データを言己憶するためのメモリカードにおけるデータ
記録方法およびメモリカードシステムに関する。

背景技術 近年、電子スチルカメラ等の画像データやワープロ等の
文字データを記録する媒体として、フロッピーディスク
に代わり、半導体メモリを用いた小型なメモリカードが
使用されるようになってきた。

従来、このようなメモリカードには、高速な読み出しお
よび書き込みを行うことができるスタティックＲＡＭ　
（ＳＲＡＭ）が用いられていた。

しかしながら、このＳ　ＲＡ　Ｍ　ｔｉ揮発性の半導体
メモリであるので、バックアップ用の電池が必要であり
、また、画像データのように大容量のデータを記憶する
ものになると高価となって、メモリカードの値段が高く
なるという問題があった。

そこで、近年、安価でしかもバックアップ電池の必要が
ない不揮発性の半導体メモリであるＥＥＰＲＯＭ　（電
気的に消去壷再書込可能な読出専用メモリ）をメモリカ
ードに採用することが検討されている。このＥＥＰＲＯ
Ｍは、その記憶期間が電池なしで１０年間以上と優れて
おり、近年ではＳＲＡＭに匹敵する読み出しまたは書き
込み速度を備えるようになって、その値段もＳＲＡＭの
４分の１程度のものが開発されている。

しかしながら、このＥＥＰＲＯＭは、デバイスの性質上
、消去を考慮に入れなければならないため、メモリカー
ドの使用に対してそれを運用する側での特別の配慮が生
じ、従来のＳＲＡＭで構成されたメモリカードとの互換
性をとることが困難であるということが問題になってい
た。

ピンを増やす必要性としては、ＥＥＰＲＯＭではデータ
の書き換えを上書きとしては行えず、この場合、消去、
書き込みの２ステツプが必要となるため、ＳＲＡＭを用
いたメモリカードと比較して、そのカードに消去用のピ
ンが必要となる問題があった。

また、特別の配慮が必要である面としては、ＥＥＰＲＯ
Ｍの消去方法に一括消去型（フラッシュタイプ）と、ブ
ロック単位の消去の２種類のタイプがあり、ブロック単
位の消去ができるものではＳＲＡＭと同様に用いること
ができるが、フラッシュタイプを用いる場合、ＳＲＡＭ
のようにバイト単位の書き替えが自由に行えないという
問題があった。

１−刀 本発明は、このような従来技術の欠点を解消しのピン数
を増やす必要がなく、かつフラッシュタイプのＥＥＰＲ
ＯＭであってもバイト単位の書き替えを可能として、し
たがって従来のＳＲＡＭで構成されたメモリカードとの
互換性を図ることができるメモリカードの記録方法およ
びメモリカードシステムを提供することを目的とする。

及匪立Ｍｘ 本発明に係るメモリカードの記録方法によれば、メイン
メモリに一括消去型のＥＥＰＲＯＭを用いたメモリカー
ドにおけるデータ記録方法において、メモリカード内に
同一容量のＥＥＰＲＯＭを少なくとも２つ以上備え、そ
のうちの少なくとも１つのＥＥＰＲＯＭを何も書き込ま
れていない状態である予備メモリとしておき、前回まで
にデータが書き込まれた一のＥＥＰＲＯＭにそのデータ
の書き換えが行われるアクセスが生じた場合、その書き
換えを行うべきアドレスのメモリ内容を除く残りすべて
のメモＪ内容を一のＥＥＰＲＯＭから前記予備メモリに
コピして、その際に、予備メモリとコピー元のＥＥＰＲ
ＯＭとの物理アドレスを交換することにより予備メモノ
を記憶保持メモリに変換して、かつ、コピー元のＥＥＰ
ＲＯＭを一括消去することにかつ、コピー元のＥＥＰＲ
ＯＭを予備メモリに変換して、その後に、ブタ保持メモ
リとなったＥＥＰＲＯＭに、その空きアドレスに中断し
ていたデータの書き込みを行うことにかつ、データの書
き換えを行う。

また、本発明に係るメモリカードシステムによれば、メ
モリカードのメインメモリに一括消去型のＥＥＰＲＯＭ
を用いてなるメモリカードシステムにおいて、同一容量
のＥＥＰＲＯＭを少なくとも２つ以上有し、そのうち少
なくとも１つのＥＥＰＲＯＭが何も書き込まれていない
状態である予備メモリとして構成されたメインメモリ部
と、このメインメモリ部に書き込まれるデータの書込ア
ドレスを保持するアドレス発生部であって、その保持し
た書込アドレスに該当するメインメモリ部の一のＥＥＰ
ＲＯＭに前回のデータが記憶されている場合に、一のＥ
ＥＰＲＯＭの内容をその書込アドレスのメモリ内容を除
いて予備メモリにコピーするための変換アドレスを発生
する機能を有したアドレス発生部と、メインメモリ部へ
のデータの書き込み、およびメインメモリ部からのデー
タの読み出しを行うデータ制御部であって、メインメモ
リ部にて一のＥＥＰＲＯＭから予備メモリにデータのコ
ピーが行われている間に、書き込まれるべきデータを一
時保持するデータ制御部と、書き込みまたは読み出しが
行われるＥＥＰＲＯＭに選択的に許可信号を送出するチ
ップセレクト制御部であって、メインメモリ部にて一の
ＥＥＰＲＯＮから予備メモリにコピーを行う際に、それ
らの物理アドレスの変更を行うチップセレクト制御部と
、電源オフ時におけるメインメモリ部のメモリ状態を管
理するためのメモリ管理テーブルと、電源オフ直前にお
ける前記チップセレクト制御部の選択状態とを記憶する
テーブル保持手段と、メインメモリ部のＥＥＰＲＯＭへ
のデータの書き込みためのタイミング信号と、読み出し
のためのタイミング信号と、消去のためのタイミング信
号とをそれぞれ発生する制御信号発生部と、データの入
出刃先から入出力信号が供給されたときに、メモリ管理
テーブルの内容からメインメモリ部の状態を判断するこ
とにかつ、上記各部を制御して、データの移し替え、デ
ータの書き込みまたは読み出しを行わせるシステム制御
部とを備えて、ＳＲＡＭを用いたメモリカードとの互換
性を図ることを特徴とする。

実施例の説明 次に本発明に係るメモリカードにおける記録方法および
メモリカードシステムの一実施例を図面を参照して詳細
に説明する。

この実施例におけるメモリカードは、第１図に示すよう
に、データを記憶するためのメインメモリ部１０と、こ
のメインメモリ部１０の書き込み制御、または読み出し
制御を行うため制御部２０とから構成されている。

メインメモリ部１０は、同一容量、同一規格の複数のＥ
ＥＰＲＯＮ　（電気的に消去・書込可能な不揮発性メモ
リ）チップ１，２．、、から構成されており、そのうち
の少なくとも１つのＥＥＰＲＯＭチップはデータが何も
書き込まれていない状態である予備メモリとなっている
。この予備メモリのＥＥＰＲＯＭチップは、データを保
持したＥＥＰＲＯＭにチップに上書きが生じた場合に使
用される。詳しくは、上書きが生じたそのアドレスを除
くメモリ内容がデータを保持したＥＥＰＲＯＭチップか
ら予備メモリのチップにコピーされて、予備メモリがデ
ータ保持用のメモリとされて、その空きアドレスにデー
タが書き込まれる。コピー元のメモリは消去されて予備
メモリとなり、メインメモリｌＯ内に、常に１個以上の
予備メモリが存在するようになっている。これらＥＥＰ
ＲＯＭチップ１，２．、、は、それぞれ−括消去型（フ
ラッシュタイプ）のＥＥＰＲＯＭであり、それぞれ消去
信号が供給されると、記憶された内容がすべて”１”の
状態となってデータが消去される。また、これらＥＥＰ
ＲＯＮチップ１，２．、、は、１バイト単位にデータの
書き込みまたは読み出しが行われるようになっている。

制御部２０は、コネクタ２２を介して外部装置に接続さ
れる。コネクタ２２は、アドレスバス１００　と、デー
タへス１１０と、ライト信号線１２０と、リード信号線
１３０と、ビジー信号線１４０とにそれぞれ接続される
端子を有する。

制御部２０は、外部装置からデータの書き込みまたは読
み出しのためのアドレス信号が供給されてメインメモリ
部１０へそのアドレス信号を送出するアドレス発生部２
４と、外部装置とメインメモリ部ｌＯとの間にて書き込
みまたは読み出しのための双方向のデータの受は渡しを
行うデータ制御部２６と、メインメモリ部ｌＯのいずれ
のＥＥＰＲＯＭチップ１．２．、、にデータを書き込み
または読み出しを行うかを選択するためのチップ選択信
号を送出するチップセレクト（ＣＳ）制御部２８と、メ
インメモリ部ｌＯへデータの書き込みまたは読み出しも
しくは消去のための制御信号を送出する制御信号発生部
３０と、これら各部２４〜３０を制御するためのシステ
ム制御部３２と、電源オフ時にシステム制御部３０の管
理データを記憶する不揮発性ＲＡＭ　３４とを備えてい
る。

この実施例において、アドレス発生部２４は、コネクタ
２２を介して入力される書き込みまたは読み出しのため
のアドレスを保持するためのレジスタと、そのアドレス
を除＜　ＥＥＰＲＯＭチップの残りのアドレスを発生す
るための機能を有している。詳しくは、このアドレス発
生部２４は、書込アドレスを外部装置から入力したとき
に、そのＥＥＰＲＯＭチップの該当するアドレスに先の
データが記憶されている場合、システム制御部３２から
アドレス発生部２４に、メインメモリ部ＩＯ内にてコピ
ーを行う旨のコピー信号ＣＰが送出されて、このアドレ
ス発生部２４は、そのコピー信号ＣＰを受けると、保持
した書込アドレスを除く書き替えのためのアドレスを順
次メインメモリ部ｌＯに送出して、データ保持したメモ
リと予備メモリとの書き換えを行い、書き替えが終了し
た後に、保持しているアドレスをメインメモリ部１０へ
送出する機能を有している。すなわち、このアドレス発
生部２４は、外部装置から供給されたアドレスをメイン
メモリ部ｌＯへ送出する機能と、メインメモリ部１０内
におけるコピ一のためのアドレスを発生する機能を有し
ている。

データ制御部２６は、２つのバー２７アメモリを有して
いる。このデータ制御部２６は、通常の書き込みの場合
は、外部装置から入力したデータを第１のバッファメモ
リを介してメインメモリ部１０へ転送して、読み出しの
場合は、メインメモリ部１０から読み出したデータを第
２のバッファメモリを介して外部装置側に転送する。ま
た、このデータ制御部２６は、ＥＥＰＲＯＭチップに上
書きが生じた場合にシステム制御部３２からチップ間の
コピーを行う旨のコピー信号が送出されることにかつ、
第１のバッファメモリに外部装置から入力したデータを
一時保持して、第２のバー、ファメモリにてＥＥＰＲＯ
Ｍ間のデータの移し換えのための作業を行い、移し換え
が終了すると、第１のバッファメモリからメインメモリ
部１０へ保持したデータを転送する。

チップセレクト制御部２８は、メインメモリ部ＩＯにお
けるそれぞれのＥＥＰＲＯＭＩ　、２．、　、のイネー
ブル端子に接続されている。このチップセレクト制御部
２８は、アドレス発生部２４から転送されるアドレス信
号に従って、いずれかのＥＥＰＲＯＭチップ１，２．、
、のイネーブル端子をオンとする許可信号を送出する。

また、このチップセレクト制御部２８は、メインメモリ
部１０にて上書きが生じた場合には、システム制御部３
２から送出される選択信号ＳＳに応動して、許可信号の
送出先を変更する。これによりメインメモリ部ｌＯ内に
て置き換えが行われたＥＥＰＲＯＭチップの物理的アド
レスの変更が行われ、アドレス発生部２４から送出され
るアドレスの送出先の変更が的確に行われる。

制御信号発生部３０は、メインメモリ部１０のそれぞれ
、ｃｙ）ＥＥＰＲＯＭチップへ、データの書き込みのた
めのタイミング信号と、読み出しのためのタイミング信
号と、消去のためのタイミング信号とをそれぞれ発生す
る回路であり、システム制御部３２から送出される司令
信号Ｏ８にてそれぞれのタイミング信号を送出する。

システム制御部３２は、外部装置からコネクタ２２を介
して書き込みのためのライト信号ＷＲ１または読み出し
のためのリード信号ＲＤが供給され、その判断を行って
各部２４〜３０を制御する回路である。

この場合、システム制御部３２は、メインメモリ部１０
の記憶状態を各アドレス毎に管理するメモリ管理テーブ
ルを有しており、供給されるアドレス信号を読み取って
そのアドレスの記憶状態をメモリ管理テーブルと照合し
て、上書きの場合は、そのＥＥＰＲＯＭの内容を予備メ
モリにコピーさせて、ＥＥＰＲＯＭの入れ換えを行うた
めの制御を行う。

不揮発性ＲＡＭ　３４は、電源オフ時におけるシステム
制御部３２のメモリ管理テーブルと、電源オフ直前にお
ける前記チップセレクト制御部２８のＥＥＰＲＯＭの選
択状態とを記憶するテーブル保持手段である。

このような構成において本実施例におけるメモリカード
の動作およびその記録方法を第２図およ第３図を参照し
て説明する。

＊ｔ、　第３Ａ図において、メモリカードを外部装置に
装着して、その電源がオンとなると（２００）システム
制御部３２が起動して、外部装置にＢＵＳＹ信号を送出
するとともに、不揮発性ＲＡＭ　３４からメモリ管理テ
ーブルおよびチップセレクタ制御部２８の選択状態のデ
ータを読み出す（２０２）。読み出しが終了すると、Ｂ
ＵＳＹ信号をオフとして、データの書き込みおよび読み
出し待ち状態となる。

次に、第３Ｂ図において、外部装置からライト信号ＷＲ
またはリード信号ＲＤが入力されると、システム制御部
３２は、その信号が書き込みまたは読み出しのいずれか
を判断する（２１０）。その判断結果が読み出しの場合
は、まず、外部装置へＢＵＳＹ信号を送出してアドレス
信号待ち状態となる（２１２）。

外部装置からアドレス信号が供給されると、そのアドレ
ス信号をアドレス発生部２４を介してメインメモリ部１
０およびチップセレクタ制御部２８へ転送する（２１４
）　、チップセレクタ制御部２８は、そのアドレスにて
指定されたＥＥＰＲＯＭへ読み出し許可信号を送出する
（２１Ｂ）。一方、システム制御部３２から制御信号発
生部３０に読み出し司令信号Ｏ５が送出されて（２１８
）　、制御信号発生部３０から読み出しのためのタイミ
ング信号が送出される（２２０）。これにかつ、メイン
メモリ部１０のＥＥＰＲＯＭからデータがデータ制御部
２６を介して外部装置へ読み出される（２２２）。そし
て、１バイト分のデータの読み出しが行われると、ＢＵ
ＳＹ信号が解除されて（２２４）　、次の命令待ち状態
となる。

また、システム制御部３２は、外部装置からライト信号
ＷＲが入力されたことを判断すると（２１０）、外部装
置から供給されたアドレス信号を取り込んで、メモリ管
理テーブルと照合して、その書き込みが対象のＥＥＰＲ
ＯＭへの上書きか否かを判断する（２２Ｂ）。上書きで
はない場合は、まず、ＢＵＳＹ信号を外部装置に送出し
て（２２８）　、外部装置から入力したアドレス信号を
アドレス発生部２４を介してメインメモリ部１０および
チップセレクト制御部２８へ転送する（２３０）。これ
にかつ、チップセレクト制御部２８は、そのＥＥＰＲＯ
Ｍへ書き込み許可信号を送出する（２３２）。次に、外
部装置からデータが供給されると、システム制御部３２
は、制御信号発生部３０に書き込み司令信号Ｏ８を送出
して（２３４）　、制御信号発生部３０から書き込みの
ためのタイミング信号を送出させる（２３Ｂ）　、これ
にかつ、データ制御部２６を介して転送されたデータが
対象のＥＥＰＲＯＭに書き込まれる。１バイト分データ
が書き込まれると、システム制御部３２は、そのメモリ
管理テープルにデータが書き込まれたアドレスのテーブ
ルを°１“°としてセットする＋２３８１゜次いて、シ
ステム制御部３２は、外部装置へ送出されているＢＵＳ
Ｙ信号を解除して次の命令待ち状態となる（２４０１ま
た、システム制御部３２は、外部装置からライト信号Ｗ
Ｒが送出されたことを判断して１２１０）　、その書込
アドレスが対象ＥＥＰＲＯＭへの上書きであると判断す
ると（２２６１、まず、ＢＵＳＹ信号を外部装置に送出
して（２４６）　、次いでアドレス発生部２４とデータ
制御部２６にコピー信号ＣＰを送出する（２４８）。こ
れにかつ、アドレス発生部２４は、外部装置より入力し
たそのアドレスを保持して＋２５０１　、データ制御部
２６は、外部装置から入力したデータをそのバッファメ
モリに保持する＋２５２）　　このとき、システム制御
部３２は、データ制御部２６に保持されたデータの内容
が”ＦＦ“すなわちオール゛１°°のデータか否かを判
断して（２５４）　、その内容が’　Ｆ　Ｆ　”である
場合は、メモリ管理テーブルのアドレスを”０″にセッ
トする（２５６１　　　これにかつ、次にこの番地にデ
ータを書き込む場合は、上書きではない状態で、データ
を書き込むことができる。また、データ制御部２６に保
持されたデータが”ＦＦ”でなければ、メモリ管理テー
ブルは”工”のままの状態で、次の処理を行う。たとえ
ば、第２図に示すように、対象メモリを（１）のＥＥＰ
ＲＯＭチップとして、予備メモリを（４）のＥＥＰＲＯ
Ｍチップとし、（１）のＥＥＰＲＯＭチップのＸ番地に
上書きが生じている場合を考えると、システム制御部３
２は、チップセレクト制御部２８に、（１）のＥＥＰＲ
ＯＭチップに読み出し許可信号を送出する指示と、（４
）のＥＥＰＲＯＭチップに書き込み許可信号を送出する
指示とを選択信号ＳＳとして送出する。これにかつ、（
１）のＥＥＰＲＯＭチップは、読み出し許可状態となっ
て、（４）のＥＥＰＲＯＮチップは、書き込み許可状態
となる。一方、アドレス発生部２４は、保持しているア
ドレスを除くコピ一のためのアドレスを送出して、制御
信号発生部３０は、読み出しのためのタイミング信号を
（１）のＥＥＰＲＯＭに送出して、（４）のＥＥＰＲＯ
Ｍに書き込みのためのタイミング信号を送出する。これ
にかつ、（１）のＥＥＰＲＯＭからＸ番地のメモリ内容
を除くデータが１バイト毎にデータ制御部に読み出され
て、そのデータが（４）のＥＥＰＲＯＭに書き込まれて
いき、データのコピーが予備メモリに行われる（２５８
）。

コピーが終了すると、チップセレクタ制御部２８にてＥ
ＥＰＲＯＭチップのナンバーを入れ換える等の処理によ
り物理的アドレスの交換が行われる（２８０）。

次いで、システム制御部３２は、制御信号発生部３０に
（１）のＥＥＰＲＯＭチップの内容を消去するための消
去司令Ｏ８を送出する（２８２）。これにかつ、制御信
号発生部３０は、消去するためのタイミング信号をメイ
ンメモリ１０へ送出して、コピー元のＥＥＰＲＯＭチッ
プのメモリ内容を消去して、このチップが予備メモリと
なる（２８４）。次いで、アドレス発生部２４は、保持
したアドレス信号をチップセレクタ制御部２８およびメ
インメモリ部１０へ送出する。また、データ制御部２６
は、保持していたデータをメインメモリ部１０へ送出す
る。さらに、制御信号発生部３０から書き込みのための
タイミング信号が送出されると、（４）のＥＥＰＲＯＭ
チップのｘ＃ｉ地にデータが書き込まれる（２６Ｅｉ）
。次いで、システム制御部３２は、外部装置へ送出して
いるＢＵＳＹ信号を解除して、外部装置からの次の命令
待ち状態となる（２Ｓ＆）。このように、この実施例に
おいては、１バイト毎のデータの書き込みおよび読み出
しが行われ、上記各動作を繰り返すことにかつ、所望の
量のデータの記録および再生を行うことができる。

なお、上記実施例においては、書き込みおよび読み出し
さらにはメモリ管理を１バイト毎に行っていたが、ファ
イルのようなブロック型の情報の取り扱いがあらかじめ
わかっている場合は、それぞれの処理をブロック毎に行
なってもよい。また、上記実施例においては、制御部２
０にコネクタが取り付けられていたが、制御部２０を外
部装置に取り付けておいて、メインメモリ部１０のみを
カード化してもよい。

効　　果 以上詳細に説明したように本発明におけるメモリカード
の記録方法およびメモリカードシステムでは、−括消去
型のＥＥＰＲＯＭを少なくとも２つ備えて、そのうちの
少なくとも１つのＥＥＰＲＯＭを予備メモリとしておい
て、上書きを行うアクセスが生じた場合に、そのアクセ
スの対象のＥＥＰＲＯＭのそのアドレスを除くメモリ内
容を予備メモリにコピーして、ＥＥＰＲＯＭを入れ換え
ることにかつ、予備メモリからデータ保持メモリに変換
されたＥＥＰＲＯＭに外部からの消去命令を行うことな
く、データの書き換えを行うことができる。したがって
、メモリカードにビンを増加させることなく、かつ−括
消去型のＥＥＰＲＯＭをＳＲＡＭやブロック消去型のＥ
ＥＰＲＯＭと同様に用いることができる。この結果、Ｓ
ＲＡＭを用いたメモリカードとの互換性を図り、いずれ
の場合にも用いることができる汎用性の高いメモリカー
ドシステムを提供することができる。

また、上書きごとに、ＥＥＰＲＯＭの入れ換えがあるの
で、　ＥＥＰＲＯＭごとのアクセス回数が平均化される
。したがって、１つのＥＥＰＲＯＭに書き換えが集中す
ることなく、書き換え回数が有限であるＥＥＰＲＯＭの
全体としての寿命を伸ばすことができる効果を奏する。

【図面の簡単な説明】

第１図は本発明によるメモリカードの一実施例を示すブ
ロック図、 第２図は、本発明の実施例におけるメモリカードにおけ
る記録方法を説明するための概念図、第３Ａ図および第
３Ｂ図は、本発明の実施例における動作を説明するため
のフローチャートである。 主要部　の符＝の説明 ＥＰＲＯＭ メインメモリ部 制御部 コネクタ アドレス発生部 データ制御部 チップセレクト制御部 制御信号発生部 システム制御部 不揮発性ＲＡＭ 茅 凹 第 Ａ 凹

Claims (2)

【特許請求の範囲】
1. １．　メインメモリに一括消去型のＥＥＰＲＯＭを用い
   たメモリカードにおけるデータ記録方法において、前記
   メモリカード内に同一容量のＥＥＰＲＯＭを少なくとも
   ２つ以上備え、そのうちの少なくとも１つのＥＥＰＲＯ
   Ｍを何も書き込まれていない状態である予備メモリとし
   ておき、 前回までにデータが書き込まれた一のＥＥＰＲＯＭにそ
   のデータの書き換えが行われるアクセスが生じた場合、
   その書き換えを行うべきアドレスのメモリ内容を除く残
   りすべてのメモリ内容を一のＥＥＰＲＯＭから前記予備
   メモリにコピーして、その際に、予備メモリとコピー元
   のＥＥＰＲＯＭとの物理アドレスを交換することにより
   予備メモリを記憶保持メモリに変換して、 かつ、コピー元のＥＥＰＲＯＭを一括消去することによ
   り、コピー元のＥＥＰＲＯＭを予備メモリに変換して、 その後に、データ保持メモリとなったＥＥＰＲＯＭに、
   その空きアドレスに中断していたデータの書き込みを行
   うことにより、データの書き換えを行うことを特徴とす
   るメモリカードにおけるデータ記録方法。
2. ２．　メモリカードのメインメモリに一括消去型のＥＥ
   ＰＲＯＭを用いてなるメモリカードシステムにおいて、 同一容量のＥＥＰＲＯＭを少なくとも２つ以上有し、そ
   のうち少なくとも１つのＥＥＰＲＯＭが何も書き込まれ
   ていない状態である予備メモリとして構成されたメイン
   メモリ部と、 該メインメモリ部に書き込まれるデータの書込アドレス
   を保持するアドレス発生部であって、その保持した書込
   アドレスに該当するメインメモリ部の一のＥＥＰＲＯＭ
   に前回のデータが記憶されている場合に、一のＥＥＰＲ
   ＯＭの内容をその書込アドレスのメモリ内容を除いて予
   備メモリにコピーするための変換アドレスを発生する機
   能を有したアドレス発生部と、 前記メインメモリ部へのデータの書き込み、およびメイ
   ンメモリ部からのデータの読み出しを行うデータ制御部
   であって、前記メインメモリ部にて一のＥＥＰＲＯＭか
   ら予備メモリにデータのコピーが行われている間に、書
   き込まれるべきデータを一時保持するデータ制御部と、 書き込みまたは読み出しが行われるＥＥＰＲＯＭに選択
   的に許可信号を送出するチップセレクト制御部であって
   、前記メインメモリ部にて一のＥＥＰＲＯＭから予備メ
   モリにコピーを行う際に、それらの物理アドレスの変更
   を行うチップセレクト制御部と、電源オフ時におけるメ
   インメモリ部のメモリ状態を管理するためのメモリ管理
   テーブルと、電源オフ直前における前記チップセレクト
   制御部の選択状態とを記憶するテーブル保持手段と、 前記メインメモリ部のＥＥＰＲＯＭへのデータの書き込
   みためのタイミング信号と、読み出しのためのタイミン
   グ信号と、消去のためのタイミング信号とをそれぞれ発
   生する制御信号発生部と、 データの入出力先から入出力信号が供給されたときに、
   前記メモリ管理テーブルの内容からメインメモリ部の状
   態を判断することにより、上記各部を制御して、データ
   の移し替え、データの書き込みまたは読み出しを行わせ
   るシステム制御部とを備えてなることを特徴とするメモ
   リカードシステム。