JP2584119B2 - メモリカードにおけるデータ記録方法およびメモリカードシステム - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、たとえば、画像データや文字データなどの
データを記憶するためのメモリカードにおけるデータ記
録方法およびメモリカードシステムに関する。

背景技術 近年、電子スチルカメラ等の画像データやワープロ等
の文字データを記録する媒体として、フロッピーデイス
クに代わり、半導体メモリを用いた小型なメモリカード
が使用されるようになってきた。

従来、このようなメモリカードには、高速な読み出し
および書き込みを行うことができるスタティックRAM（S
RAM）が用いられていた。

しかしながら、このSRAMは揮発性の半導体メモリであ
るので、バックアップ用の電池が必要であり、また、画
像データのように大容量のデータを記憶するものになる
と高価となって、メモリカードの値段が高くなるという
問題があった。

そこで、近年、安価でしかもバックアップ電池の必要
がない不揮発性の半導体メモリであるEEPROM（電気的に
消去・再書込可能な読出専用メモリ）をメモリカードに
採用することが検討されている。このEEPROMは、その記
憶期間が電池なしで10年間以上と優れており、近年では
SRAMに匹敵する読み出しまたは書き込み速度を備えるよ
うになって、その値段もSRAMの４分の１程度ものが開発
されている。

しかしながら、このEEPROMは、デバイスの性質上、消
去を考慮に入れなければならないため、メモリカードに
そのためのピンを増やす必要性やメモリカードの使用に
対してそれを運用する側での特別の配慮が生じ、従来の
SRAMで構成されたメモリカードとの互換性をとることが
困難であるということが問題になっていた。

ピンを増やす必要性としては、EEPROMではデータの書
き換えを上書きとしては行えず、この場合、消去、書き
込みの２ステップが必要となるため、SRAMを用いたメモ
リカードと比較して、そのカードに消去用のピンが必要
となる問題があった。

また、特別の配慮が必要である面としては、EEPROMの
消去方法に一括消去型（フラッシュタイプ）と、ブロッ
ク単位の消去の２種類のタイプがあり、ブロック単位の
消去ができるものではSRAMと同様に用いることができる
が、フラッシュタイプを用いる場合、SRAMのようにバイ
ト単位の書き替えが自由に行えないという問題があっ
た。

目 的 本発明は、このような従来技術の欠点を解消して、EE
PROMを用いた場合であってもメモリカードのピン数を増
やす必要がなく、かつフラッシュタイプのEEPROMであっ
てもバイト単位の書き替えを可能として、したがって従
来のSRAMで構成されたメモリカードとの互換性を図るこ
とができるメモリカードの記録方法およびメモリカード
システムを提供することを目的とする。

発明の開示 本発明に係るメモリカードの記録方法によれば、メイ
ンメモリに一括消去型のEEPROMを用いたメモリカードに
おけるデータ記録方法において、メモリカード内に同一
容量のEEPROMを少なくとも２つ以上備え、そのうちの少
なくとも１つのEEPROMを何も書き込まれていない状態で
ある予備メモリとしておき、前回までにデータが書き込
まれた一のEEPROMにそのデータの書き換えが行われるア
クセスが生じた場合、その書き換えを行うべきアドレス
のメモリ内容を除く残りすべてのメモリ内容を一のEEPR
OMから前記予備メモリにコピーして、その際に、予備メ
モリとコピー元のEEPROMとの物理アドレスを交換するこ
とにより予備メモリを記憶保持メモリに変換して、か
つ、コピー元のEEPROMを一括消去することにより、コピ
ー元のEEPROMを予備メモリに変換して、その後に、デー
タ保持メモリとなったEEPROMに、その空きアドレスに中
断していたデータの書き込みを行うことにより、データ
の書き換えを行う。

また、本発明に係るメモリカードシステムによれば、
メモリカードのメインメモリに一括消去型のEEPROMを用
いてなるメモリカードシステムにおいて、同一容量のEE
PROMを少なくとも２つ以上有し、そのうち少なくとも１
つのEEPROMが何も書き込まれていない状態である予備メ
モリとして構成されたメインメモリ部と、このメインメ
モリ部に書き込まれるデータの書込アドレスを保持する
アドレス発生部であって、その保持した書込アドレスに
該当するメインメモリ部の一のEEPROMに前回のデータが
記憶されている場合に、一のEEPROMの内容をその書込ア
ドレスのメモリ内容を除いて予備メモリにコピーするた
めの変換アドレスを発生する機能を有したアドレス発生
部と、メインメモリ部へのデータの書き込み、およびメ
インメモリ部からのデータの読み出しを行うデータ制御
部であって、メインメモリ部にて一のEEPROMから予備メ
モリにデータのコピーが行われている間に、書き込まれ
るべきデータを一時保持するデータ制御部と、書き込み
または読み出しが行われるEEPROMに選択的に許可信号を
送出するチップセレクト制御部であって、メインメモリ
部にて一のEEPROMから予備メモリにコピーを行う際に、
それらの物理アドレスの変更を行うチップセレクト制御
部と、電源オフ時におけるメインメモリ部のメモリ状態
を管理するためのメモリ管理テーブルと、電源オフ直前
における前記チップセレクト制御部の選択状態とを記憶
するテーブル保持手段と、メインメモリ部のEEPROMへの
データの書き込みためのタイミング信号と、読み出しの
ためのタイミング信号と、消去のためのタイミング信号
とをそれぞれ発生する制御信号発生部と、データの入出
力先から入出力信号が供給されたときに、メモリ管理テ
ーブルの内容からメインメモリ部の状態を判断すること
により、上記各部を制御して、データの移し替え、デー
タの書き込みまたは読み出しを行わせるシステム制御部
とを備えて、SRAMを用いたメモリカードとの互換性を図
ることを特徴とする。

実施例の説明 次に本発明に係るメモリカードにおける記録方法およ
びメモリカードシステムの一実施例を図面を参照して詳
細に説明する。

この実施例におけるメモリカードは、第１図に示すよ
うに、データを記憶するためのメインメモリ部10と、こ
のメインメモリ部10の書き込み制御、または読み出し制
御を行うため制御部20とから構成されている。

メインメモリ部10は、同一容量、同一規格の複数のEE
PROM（電気的に消去・書込可能な不揮発性メモリ）チッ
プ1,2...から構成されており、そのうちの少なくとも１
つのEEPROMチップはデータが何も書き込まれていない状
態である予備メモリとなっている。この予備メモリのEE
PROMチップは、データを保持したEEPROMにチップに上書
きが生じた場合に使用される。詳しくは、上書きが生じ
たそのアドレスを除くメモリ内容がデータを保持したEE
PROMチップから予備メモリのチップにコピーされて、予
備メモリがデータ保持用のメモリとされて、その空きア
ドレスにデータが書き込まれる。コピー元のメモリは消
去されて予備メモリとなり、メインメモリ10内に、常に
１個以上の予備メモリが存在するようになっている。こ
れらEEPROMチップ1,2...は、それぞれ一括消去型（フラ
ッシュタイプ）のEEPROMであり、それぞれ消去信号が供
給されると、記憶された内容がすべて“1"の状態となっ
てデータが消去される。また、これらEEPROMチップ1,
2...は、１バイト単位にデータの書き込みまたは読み出
しが行われるようになっている。

制御部20は、コネクタ22を介して外部装置に接続され
る。コネクタ22は、アドレスバス100と、データバス110
と、ライト信号線120と、リード信号線130と、ビジー信
号線140とにそれぞれ接続される端子を有する。

制御部20は、外部装置からデータの書き込みまたは読
み出しのためのアドレス信号が供給されてメインメモリ
部10へそのアドレス信号を送出するアドレス発生部24
と、外部装置とメインメモリ部10との間にて書き込みま
たは読み出しのための双方向のデータの受け渡しを行う
データ制御部26と、メインメモリ部10のいずれのEEPROM
チップ1,2...にデータを書き込みまたは読み出しを行う
かを選択するためのチップ選択信号を送出するチップセ
レクト（CS）制御部28と、メインメモリ部10へデータの
書き込みまたは読み出しもしくは消去のための制御信号
を送出する制御信号発生部30と、これら各部24〜30を制
御するためのシステム制御部32と、電源オフ時にシステ
ム制御部30の管理データを記憶する不揮発性RAM34とを
備えている。

この実施例において、アドレス発生部24は、コネクタ
22を介して入力される書き込みまたは読み出しのための
アドレスを保持するためのレジスタと、そのアドレスを
除くEEPROMチップの残りのアドレスを発生するための機
能を有している。詳しくは、このアドレス発生部24は、
書込アドレスを外部装置から入力したときに、そのEEPR
OMチップの該当するアドレスに先のデータが記憶されて
いる場合、システム制御部32からアドレス発生部24に、
メインメモリ部10内にてコピーを行う旨のコピー信号CP
が送出されて、このアドレス発生部24は、そのコピー信
号CPを受けると、保持した書込アドレスを除く書き替え
のためのアドレスを順次メインメモリ部10に送出して、
データ保持したメモリと予備メモリとの書き換えを行
い、書き替えが終了した後に、保持しているアドレスを
メインメモリ部10へ送出する機能を有している。すなわ
ち、このアドレス発生部24は、外部装置から供給された
アドレスをメインメモリ部10へ送出する機能と、メイン
メモリ部10内におけるコピーのためのアドレスを発生す
る機能を有している。

データ制御部26は、２つのバッファメモリを有してい
る。このデータ制御部26は、通常の書き込みの場合は、
外部装置から入力したデータを第１のバッファメモリを
介してメインメモリ部10へ転送して、読み出しの場合
は、メインメモリ部10から読み出したデータを第２のバ
ッファメモリを介して外部装置側に転送する。また、こ
のデータ制御部26は、EEPROMチップに上書きが生じた場
合にシステム制御部32からチップ間のコピーを行う旨の
コピー信号が送出されることにより、第１のバッファメ
モリに外部装置から入力したデータを一時保持して、第
２のバッファメモリにてEEPROM間のデータの移し換えの
ための作業を行い、移し換えが終了すると、第１のバッ
ファメモリからメインメモリ部10へ保持したデータを転
送する。

チップセレクト制御部28は、メインメモリ部10におけ
るそれぞれのEEPROM1,2...のイネーブル端子に接続され
ている。このチップセレクト制御部28は、アドレス発生
部24から転送されるアドレス信号に従って、いずれかの
EEPROMチップ1,2...のイネーブル端子をオンとする許可
信号を送出する。また、このチップセレクト制御部28
は、メインメモリ部10にて上書きが生じた場合には、シ
ステム制御部32から送出される選択信号SSに応動して、
許可信号の送出先を変更する。これによりメインメモリ
部10内にて置き換えが行われたEEPROMチップの物理的ア
ドレスの変更が行われ、アドレス発生部24から送出され
るアドレスの送出先の変更が的確に行われる。

制御信号発生部30は、メインメモリ部10のそれぞれの
EEPROMチップへ、データの書き込みのためのタイミング
信号と、読み出しのためのタイミング信号と、消去のた
めのタイミング信号とをそれぞれ発生する回路であり、
システム制御部32から送出される司令信号OSにてそれぞ
れのタイミング信号を送出する。

システム制御部32は、外部装置からコネクタ22を介し
て書き込みのためのライト信号WR、または読み出しのた
めのリード信号RDが供給され、その判断を行って各部24
〜30を制御する回路である。この場合、システム制御部
32は、メインメモリ部10の記憶状態を各アドレス毎に管
理するメモリ管理テーブルを有しており、供給されるア
ドレス信号を読み取ってそのアドレスの記憶状態をメモ
リ管理テーブルと照合して、上書きの場合は、そのEEPR
OMの内容を予備メモリにコピーさせて、EEPROMの入れ換
えを行うための制御を行う。

不揮発性RAM34は、電源オフ時におけるシステム制御
部32のメモリ管理テーブルと、電源オフ直前における前
記チップセレクト制御部28のEEPROMの選択状態とを記憶
するテーブル保持手段である。

このような構成において本実施例におけるメモリカー
ドの動作およびその記録方法を第２図および第３図を参
照して説明する。

まず、第3A図において、メモリカードを外部装置に装
着して、その電源がオンとなると（200）システム制御
部32が起動して、外部装置にBUSY信号を送出するととも
に、不揮発性RAM34からメモリ管理テーブルおよびチッ
プセレクタ制御部28の選択状態のデータを読み出す（20
2）。読み出しが終了すると、BUSY信号をオフとして、
データの書き込みおよび読み出し待ち状態となる。

次に、第3B図において、外部装置からライト信号WRま
たはリード信号RDが入力されると、システム制御部32
は、その信号が書き込みまたは読み出しのいずれかを判
断する（210）。その判断結果が読み出しの場合は、ま
ず、外部装置へBUSY信号を送出してアドレス信号待ち状
態となる（212）。外部装置からアドレス信号が供給さ
れると、そのアドレス信号をアドレス発生部24を介して
メインメモリ部10およびチップセレクタ制御部28へ転送
する（214）。チップセレクタ制御部28は、そのアドレ
スにて指定されたEEPROMへ読み出し許可信号を送出する
（216）。一方、システム制御部32から制御信号発生部3
0に読み出し司令信号OSが送出されて（218）、制御信号
発生部30から読み出しのためのタイミング信号が送出さ
れる（220）。これにより、メインメモリ部10のEEPROM
からデータがデータ制御部26を介して外部装置へ読み出
される（222）。そして、１バイト分のデータの読み出
しが行われると、BUSY信号が解除されて（224）、次の
命令待ち状態となる。

また、システム制御部32は、外部装置からライト信号
WRが入力されたことを判断すると（210）、外部装置か
ら供給されたアドレス信号を取り込んで、メモリ管理テ
ーブルと照合して、その書き込みが対象のEEPROMへの上
書きか否かを判断する（226）。上書きではない場合
は、まず、BUSY信号を外部装置に送出して（228）、外
部装置から入力したアドレス信号をアドレス発生部24を
介してメインメモリ部10およびチップセレクト制御部28
へ転送する（230）。これにより、チップセレクト制御
部28は、そのEEPROMへ書き込み許可信号を送出する（23
2）。次に、外部装置からデータが供給されると、シス
テム制御部32は、制御信号発生部30に書き込み司令信号
OSを送出して（234）、制御信号発生部30から書き込み
のためのタイミング信号を送出させる（236）。これに
より、データ制御部26を介して転送されたデータが対象
のEEPROMに書き込まれる。１バイト分データが書き込ま
れると、システム制御部32は、そのメモリ管理テーブル
にデータが書き込まれたアドレスのテーブルを“1"とし
てセットする（238）。次いで、システム制御部32は、
外部装置へ送出されているBUSY信号を解除して次の命令
待ち状態となる（240）。

また、システム制御部32は、外部装置からライト信号
WRが送出されたことを判断して（210）、その書込アド
レスが対象EEPROMへの上書きであると判断すると（22
6）、まず、BUSY信号を外部装置に送出して（246）、次
いでアドレス発生部24とデータ制御部26にコピー信号CP
を送出する（248）。これにより、アドレス発生部24
は、外部装置より入力したそのアドレスを保持して（25
0）、データ制御部26は、外部装置から入力したデータ
をそのバッファメモリに保持する（252）。このとき、
システム制御部32は、データ制御部26に保持されたデー
タの内容が“FF"すなわちオール“1"のデータか否かを
判断して（254）、その内容が“FF"である場合は、メモ
リ管理テーブルのアドレスを“0"にセットする（25
6）。これにより、次にこの番地にデータを書き込む場
合は、上書きではない状態で、データを書き込むことが
できる。また、データ制御部26に保持されたデータが
“FF"でなければ、メモリ管理テーブルは“1"のままの
状態で、次の処理を行う。たとえば、第２図に示すよう
に、対象メモリを（１）のEEPROMチップとして、予備メ
モリを（４）のEEPROMチップとし、（１）のEEPROMチッ
プのＸ番地に上書きが生じている場合を考えると、シス
テム制御部32は、チップセレクト制御部28に、（１）の
EEPROMチップに読み出し許可信号を送出する指示と、
（４）のEEPROMチップに書き込み許可信号を送出する指
示とを選択信号SSとして送出する。これにより、（１）
のEEPROMチップは、読み出し許可状態となって、（４）
のEEPROMチップは、書き込み許可状態となる。一方、ア
ドレス発生部24は、保持しているアドレスを除くコピー
のためのアドレスを送出して、制御信号発生部30は、読
み出しのためのタイミング信号を（１）のEEPROMに送出
して、（４）のEEPROMに書き込みのためのタイミング信
号を送出する。これにより、（１）のEEPROMからＸ番地
のメモリ内容を除くデータが１バイト毎にデータ制御部
に読み出されて、そのデータが（４）のEEPROMに書き込
まれていき、データのコピーが予備メモリに行われる
（258）。コピーが終了すると、チップセレクタ制御部2
8にてEEPROMチップのナンバーを入れ換える等の処理に
より物理的アドレスの交換が行われる（260）。次い
で、システム制御部32は、制御信号発生部30に（１）の
EEPROMチップの内容を消去するための消去司令OSを送出
する（262）。これにより、制御信号発生部30は、消去
するためのタイミング信号をメインメモリ10へ送出し
て、コピー元のEEPROMチップのメモリ内容を消去して、
このチップが予備メモリとなる（264）。次いで、アド
レス発生部24は、保持したアドレス信号をチップセレク
タ制御部28およびメインメモリ部10へ送出する。また、
データ制御部26は、保持していたデータをメインメモリ
部10へ送出する。さらに、制御信号発生部30から書き込
みのためのタイミング信号が送出されると、（４）のEE
PROMチップのＸ番地にデータが書き込まれる（226）。
次いで、システム制御部32は、外部装置へ送出している
BUSY信号を解除して、外部装置からの次の命令待ち状態
となる（268）。このように、この実施例においては、
１バイト毎のデータの書き込みおよび読み出しが行わ
れ、上記各動作を繰り返すことにより、所望の量のデー
タの記録および再生を行うことができる。

なお、上記実施例においては、書き込みおよび読み出
しさりにはメモリ管理を１バイト毎に行っていたが、フ
ァイルのようなブロック型の情報の取り扱いがあらかじ
めわかっている場合は、それぞれの処理をブロック毎に
行なってもよい。また、上記実施例においては、制御部
20にコネクタが取り付けられていたが、制御部20を外部
装置に取り付けておいて、メインメモリ部10のみをカー
ド化してもよい。

効 果 以上詳細に説明したように本発明におけるメモリカー
ドの記録方法およびメモリカードシステムでは、一括消
去型のEEPROMを少なくとも２つ備えて、そのうちの少な
くとも１つのEEPROMを予備メモリとしておいて、上書き
を行うアクセスが生じた場合に、そのアクセスの対象の
EEPROMのそのアドレスを除くメモリ内容を予備メモリに
コピーして、EEPROMを入れ換えることにより、予備メモ
リからデータ保持メモリに変換されたEEPROMに外部から
の消去命令を行うことなく、データの書き換えを行うこ
とができる。したがって、メモリカードにピンを増加さ
せることなく、かつ一括消去型のEEPROMをSRAMやブロッ
ク消去型のEEPROMと同様に用いることができる。この結
果、SRAMを用いたメモリカードとの互換性を図り、いず
れの場合にも用いることができる汎用性の高いメモリカ
ードシステムを提供することができる。

また、上書きごとに、EEPROMの入れ換えがあるので、
EEPROMごとのアクセス回数が平均化される。したがっ
て、１つのEEPROMに書き換えが集中することなく、書き
換え回数が有限であるEEPROMの全体としての寿命を伸ば
すことができる効果を奏する。

【図面の簡単な説明】

第１図は本発明によるメモリカードの一実施例を示すブ
ロック図、 第２図は、本発明の実施例におけるメモリカードにおけ
る記録方法を説明するための概念図、 第3A図および第3B図は、本発明の実施例における動作を
説明するためのフローチャートである。 主要部分の符号の説明 1,2……EEPROM 10……メインメモリ部 20……制御部 22……コネクタ 24……アドレス発生部 26……データ制御部 28……チップセレクト制御部 30……制御信号発生部 32……システム制御部 34……不揮発性RAM

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】メインメモリに一括消去型のEEPROMを用い
   たメモリカードにおけるデータ記録方法において、 前記メモリカード内に同一容量のEEPROMを少なくとも２
   つ以上備え、そのうちの少なくとも１つのEEPROMを何も
   書き込まれていない状態である予備メモリとしておき、 前回までにデータが書き込まれた一のEEPROMにそのデー
   タの書き換えが行われるアクセスが生じた場合、その書
   き換えを行うアドレスのメモリ内容を除く残りすべての
   メモリ内容を一のEEPROMから前記予備メモリにコピーし
   て、 その際に、予備メモリとコピー元のEEPROMとの物理アド
   レスを交換することにより予備メモリを記憶保持メモリ
   に変換して、 かつ、コピー元のEEPROMを一括消去することにより、コ
   ピー元のEEPROMを予備メモリに変換して、 その後に、データ保持メモリとなったEEPROMに、その空
   きアドレスに中断していたデータの書き込みを行うこと
   により、データの書き換えを行うことを特徴とするメモ
   リカードにおけるデータ記録方法。
2. 【請求項２】メモリカードのメインメモリに一括消去型
   のEEPROMを用いてなるメモリカードシステムにおいて、 同一容量のEEPROMを少なくとも２つ以上有し、そのうち
   少なくとも１つのEEPROMが何も書き込まれていない状態
   である予備メモリとして構成されたメインメモリ部と、 該メインメモリ部に書き込まれるデータの書込アドレス
   を保持するアドレス発生部であって、その保持した書込
   アドレスに該当するメインメモリ部の一のEEPROMに前回
   のデータが記憶されている場合に、一のEEPROMの内容を
   その書込アドレスのメモリ内容を除いて予備メモリにコ
   ピーするための変換アドレスを発生する機能を有したア
   ドレス発生部と、 前記メインメモリ部へのデータの書き込み、およびメイ
   ンメモリ部からのデータの読み出しを行うデータ制御部
   であって、前記メインメモリ部にて一のEEPROMから予備
   メモリにデータのコピーが行われている間に、書き込ま
   れるべきデータを一時保持するデータ制御部と、 書き込みまたは読み出しが行われるEEPROMに選択的に許
   可信号を送出するチップセレクト制御部であって、前記
   メインメモリ部にて一のEEPROMから予備メモリにコピー
   を行う際に、それらの物理アドレスの変更を行うチップ
   セレクト制御部と、 電源オフ時におけるメインメモリ部のメモリ状態を管理
   するためのメモリ管理テーブルと、電源オフ直前におけ
   る前記チップセレクタ制御部の選択状態とを記憶するテ
   ーブル保持手段と、 前記メインメモリ部のEEPROMへのデータの書き込みため
   のタイミング信号と、読み出しのためのタイミング信号
   と、消去のためのタイミング信号とをそれぞれ発生する
   制御信号発生部と、 データの入出力先から入出力信号が供給されたときに、
   前記メモリ管理テーブルの内容からメインメモリ部の状
   態を判断することにより、上記各部を制御して、データ
   の移し替え、データの書き込みまたは読み出しを行わせ
   るシステム制御部とを備えてなることを特徴とするメモ
   リカードシステム。