JP2635448B2 - メモリカードにおけるデータ記録方法およびメモリカードシステム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、たとえば、画像データ
や文字データなどのデータを記憶するためのメモリカー
ドにおけるデータ記録方法およびメモリカードシステム
に関する。

【０００２】

【従来の技術】近年、電子スチルカメラ等の画像データ
やワードプロセッサ等の文字データを記録する媒体とし
て、フロッピディスクに代わり、半導体メモリを用いた
より小型なメモリカードが使用されるようになってき
た。

【０００３】従来このようなメモリカードには、高速な
読み出しおよび書き込みを行なうことができるスタティ
ックRAM(SRAM) が用いられていた。しかしながら、この
SRAMは、揮発性の半導体メモリであるので、バックアッ
プ用の電池が必要であり、また、画像データのように大
容量のデータを記憶するものになると高価となって、メ
モリカードの値段が高くなるという問題があった。

【０００４】そこで、近年、安価でしかもバックアップ
電池の必要がない不揮発性の半導体メモリであるEEPROM
（電気的に消去・再書き込み可能な読出専用メモリ）を
メモリカードに採用することが検討されている。このEE
PROMは、その記憶期間が電池無しで10年間以上と優れて
おり、近年ではSRAMに匹敵する読み出しおよび書き込み
速度を備えるようになって、しかもその値段がSRAMの４
分の１程度のものが開発されている。

【０００５】

【発明が解決しようとする課題】しかしながら、上記EE
PROMを用いたメモリカードは、デバイスの性質上、消去
を考慮にいれなければならないため、メモリカードの使
用に際してそれを運用する側で特別の配慮が必要となる
ことやメモリカードに消去のためのピンを増やす必要性
が生じて、従来のSRAMで構成されたメモリカードとの互
換性をとることが困難であるということが問題になって
いた。

【０００６】EEPROMには、すべてのデータを一括的に消
去する一括消去型（フラッシュタイプ）のものと、ブロ
ック単位の消去を行なうブロック消去型の２種類のタイ
プがあり、ブロック単位の消去ができるものではSRAMと
同様にブロック単位の書き換えを行なうことができる
が、フラッシュタイプではSRAMのようにブロック単位の
書き換えが自由に行なえない。

【０００７】いずれのタイプにおいても、その消去、書
込みの回数が制限されており、例えば100 〜10000 回の
消去、書込みの制限があり、書き換えが特定の箇所に集
中すると、寿命が極めて短くなるという問題があった。

【０００８】本発明は、このような従来技術の欠点を解
消し、EEPROMを用いたメモリカードにてピン数を増やす
必要がなく、SRAMを用いたメモリカードとの互換性を図
ることができ、かつ、その寿命を長く保持することがで
きるメモリカードの記録方法およびメモリカードシステ
ムを提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明によるメモリカー
ドにおけるデータ記録方法は上述した課題を解決するた
めに、メインメモリにEEPROMを備えたメモリカードにお
けるデータ記録方法において、複数のメモリブロックを
備えたEEPROMに、そのメモリブロックのうち１部のメモ
リブロックをデータが何も書き込まれていない状態にあ
る予備ブロックとしておき、前回までにデータが書き込
まれた一のメモリブロックにそのデータの書き換えが行
なわれるアクセスが生じた際に、そのメモリブロックの
データ書き換え回数が前回までに何回行なわれているか
を判別して、その判別結果が所定の回数に達している場
合に、そのメモリブロックと予備ブロックのアドレスの
交換を行なうことにより、予備ブロックを現用側に編入
し、かつ、書き換えのアクセスが所定の回数に達したメ
モリブロックをその記録データを消去して予備側に編入
して、予備ブロックと現用側のメモリブロックの入れ換
えを行ない、予備側から現用側に編入したメモリブロッ
クに前記データを書き込んで、データの書き換えを行な
うことを特徴とする。

【００１０】この場合、現用側のメモリブロックと予備
側のメモリブロックのアドレスの入れ換えのための判別
方法は、現用側メモリブロックのデータ書き換え回数と
予備ブロックのデータ書き換え回数とを比較して、現用
側メモリブロックのデータ書き換え回数が予備ブロック
のデータ書き換え回数よりも所定の回数だけ上回ってい
る場合にそのアドレスの交換を行なって入れ換えを行な
うことを特徴とする。さらに、現用側メモリブロックと
の入れ換えの対象となる予備側メモリブロックは、数個
の予備ブロックのうちデータ書き換え回数の最も少ない
予備ブロックが対象となることを特徴とする。

【００１１】また、データの書き換えが行なわれるアク
セスが生じた現用側のメモリブロックにて、そのメモリ
ブロックのデータの書き換え回数が所定の回数に達して
いない場合であっても、その書き込みの際に書き込み不
良となっている場合に、このメモリブロックと予備ブロ
ックとをそのアドレスの交換を行なうことにより入れ換
えを行なうことを特徴とする。

【００１２】一方、本発明におけるメモリカードシステ
ムは、複数のメモリブロックを備えたEEPROMにて構成さ
れそのメモリブロックのうち１部のメモリブロックがデ
ータが何も書き込まれていない状態にある予備ブロック
として構成されたメインメモリ部と、このメインメモリ
部におけるそれぞれのメモリブロックのデータの記憶状
態、データの書き換え回数、待ち状態、書き込み状態が
良か不良かの各情報および各メモリブロックの論理アド
レスを記憶する管理メモリ部と、外部装置から送られた
論理アドレスを読み込んで、管理メモリ部の論理アドレ
スに該当するメインメモリ部のメモリブロックを選択す
るブロック選択部と、外部装置から送られる制御信号に
応動して各部を制御するシステム制御部とを備えてな
り、ブロック選択部は、管理メモリからそのメモリブロ
ックおよび予備ブロックの管理データを読み出して、デ
ータ書き換え先のメモリブロックにおけるデータの書き
換え回数が所定の回数に達しているか否かを判別する判
別機能と、この判別機能にてデータ書き込み先のメモリ
ブロックの書き換え回数が所定の回数に達していると判
別された場合に、管理メモリ部に記憶された該当メモリ
ブロックと予備ブロックとの論理アドレスを管理メモリ
に交換して書き込むアドレス交換機能と、このアドレス
交換機能によって予備側のメモリブロックから現用側に
編入されたメモリブロックを、読み込んだ論理アドレス
の対象ブロックとして選択する選択機能とを有してお
り、この場合、システム制御部は、ブロック選択部のア
ドレス交換機能によって現用側から予備側のメモリブロ
ックのアドレスに変換されたメモリブロックのメモリ内
容を消去する消去機能を有してなることを特徴とする。

【００１３】

【作用】本発明に係るメモリカードにおけるデータ記憶
方法およびメモリカードシステムによれば、メインメモ
リに用いられるEEPROMの複数のメモリブロックのうち１
部のメモリブロックを予備ブロックとしておき、現用メ
モリブロックのデータ書き換え回数が所定の回数に達し
た場合に、そのメモリブロックと予備ブロックとのアド
レスの交換を行なって現用ブロックと予備ブロックの入
れ換えを行なうので、特定のメモリブロックにデータの
書き換えが集中することによるメモリカードの劣化を防
止する。

【００１４】

【実施例】次に添付図面を参照して本発明に係るメモリ
カードにおけるデータ記録方法およびメモリカードシス
テムの実施例を詳細に説明する。

【００１５】この実施例におけるメモリカードＭは、図
１に示すようにデータを記憶するためのメインメモリ部
10と、このメインメモリ部10の書き込み制御、または読
み出し制御を行なうための制御部20とから構成されてい
る。このメモリカードＭは、電子スチルカメラまたはそ
の再生装置等の外部装置にコネクタ22を介して装着自在
に構成されている。

【００１６】メインメモリ部10は、ブロック消去型のEE
PROM（電気的に消去・書込可能な不揮発性メモリ）によ
って構成されている。このEEPROMは、複数のメモリブロ
ック1,2...を備えており、それらメモリブロックの記憶
容量はそれぞれ、たとえば１画面分の画像データが記憶
される１クラスタ単位に構成されている。メインメモリ
部10は、その複数のクラスタ1,2...のうち数個のクラス
タが何も書き込まれてない状態にある予備クラスタとな
っている。

【００１７】これら予備クラスタは、通常書き込みが行
なわれる現用クラスタのうち所定の回数の書き換えが行
なわれたクラスタ、または書き込み不良が生じたクラス
タとの入れ換えに用いられる。詳しくは、各クラスタの
書き換え回数制限（寿命）がたとえば1000回の場合に、
現用のクラスタの書き換え回数が予備クラスタの書き換
え回数よりもたとえば50回上回ったときに、その現用ク
ラスタと予備クラスタとの論理アドレスが入れ換えられ
ることにより、予備クラスタと現用クラスタとの置き換
えが行なわれる。この置き換えの制御は制御部20にて行
なわれる。

【００１８】この制御部20は、論理アドレスおよびデー
タの入出力処理を行なうための入出力制御部24と、デー
タの書き込みまたは読み出しの際にメインメモリ部10の
該当クラスタを選択するためのクラスタセレクト部26
と、メインメモリ部10の各クラスタ1、2...の論理アドレ
スおよびその管理情報を記憶するメインメモリ管理用メ
モリ28と、選択されたクラスタの下位アドレスを制御す
るためのアドレス制御部30と、これら各部24〜30を制御
するためのシステム制御部32とを備えている。

【００１９】入出力制御部24は、コネクタ22を介して外
部装置から送られる書き込み、または読み出しのための
論理アドレスを読み込んでクラスタセレクト制御部26へ
その論理アドレスを転送するアドレスレジスタと、外部
装置とメインメモリ部10との間にてデータの受け渡しを
行なうためのデータレジスタとを備えている。これらレ
ジスタは、システム制御部32から送出されるタイミング
信号TSに応導して動作する。

【００２０】クラスタセレクト制御部26は、入出力制御
部24から転送された論理アドレスを読み込んで、その論
理アドレスに該当するメインメモリ部10のクラスタ1、
2...を選択する回路である。この実施例におけるクラス
タセレクト制御部28は、アクセスが書き込みのためのア
クセスの場合に、メインメモリ管理用メモリ28から読み
込んだ論理アドレスに該当する現用クラスタおよび予備
クラスタの管理データを読み出して、現用クラスタにお
ける書き換え回数が、予備クラスタのうちデータ書き換
え回数の最も少ないクラスタのデータ書き換え回数より
も、所定の回数たとえば50回上回っているか否かを判別
する判別機能を備えている。

【００２１】また、このクラスタセレクト制御部26は、
判別機能にて書き換え回数が所定の回数に達していると
判別された場合に、メインメモリ管理用メモリ28に記憶
された該当クラスタと予備クラスタとの論理アドレスを
メインメモリ管理メモリ28に交換して書き込むアドレス
交換機能を備えている。

【００２２】さらに、クラスタセレクト制御部26は、ア
ドレス交換機能によって予備クラスタから現用側に編入
されたクラスタを、読み込んだ論理アドレスの対象クラ
スタとして選択する選択機能とを有している。このクラ
スタセレクト制御部26は、現用クラスタと予備クラスタ
の論理アドレスの交換を行なった場合は、システム制御
部32へ入換信号SSを送出する。

【００２３】メインメモリ管理用メモリ28は、不揮発性
RAM などの不揮発性メモリによって構成されており、外
部装置からこのメモリカードＭを取り外した場合にも、
その記憶内容を保持しているメモリである。このメイン
メモリ管理メモリ28には、たとえば、図２に示すように
管理データテーブル70が形成されている。

【００２４】この管理データテーブル70においては、メ
インメモリ部10の現用クラスタおよび予備クラスタの物
理アドレス72を論理アドレス74に対応づけてその管理デ
ータを記憶している。つまり、この管理テーブル70にお
いては、各物理アドレス72に対して論理アドレス72が交
換可能に配置され、管理データ76が物理アドレス72に対
応して書き込まれている。

【００２５】管理データ76には、アドレス対応のクラス
タの空きの有無をバイト単位で示すデータ記憶状態と、
アクセス回数、アクセスの待ち状態の有無、使用回数お
よび書き込み状態の良否等のデータが書き込まれる。

【００２６】アドレス制御部30は、アドレスカウンタに
よって構成されている。このアドレス制御部30は、シス
テム制御部32から送出されるタイミングクロックをカウ
ントして、クラスタセレクト制御部26にて選択されたク
ラスタの各バイト毎の読み出しまたは書き込みのための
下位アドレスをメインメモリ部10へ送出する回路であ
る。

【００２７】システム制御部32は、コネクタ22を介して
外部装置から送られる書き込みのためのライト信号と、
読み出しのためのリード信号とが供給されて、それぞれ
書き込みまたは読み出しの制御を行なうための制御信号
を上記各部24〜30へ送出する制御回路である。詳しく
は、コネクタ22を介して外部装置から制御信号が供給さ
れると、メインメモリ部10およびクラスタセレクト制御
部26へ読み出しまたは書き込みを区別するための識別信
号ISを送出して、同時に外部装置側へ処理中を示すBUSY
信号を送出する。入出力制御部24へはデータの書き込み
または読み出しのためのタイミング信号TSを送出して、
この信号に同期してアドレス制御部30とメインメモリ部
10へタイミングクロックTCLKを送出する。

【００２８】また、このシステム制御部32は、現用クラ
スタの書き換えを行なう際に、そのクラスタの保持デー
タを消去させる制御を行なう。この場合、現用クラスタ
の書き換えを行なう場合は、そのデータの書き込みの前
にメインメモリ部10に消去信号を送出する。現用クラス
タと予備クラスタの入れ換えが行なわれた場合は、予備
クラスタから現用クラスタへのデータの書き込みが行な
われた後に、現用クラスタから予備クラスタに編入した
クラスタをメインメモリ管理メモリ28からクラスタセレ
クト制御部26に選択させてそのクラスタの内容を消去さ
せる消去信号を送出する。

【００２９】この制御部20を外部装置に接続するコネク
タ22は、アドレスおよびデータが伝送されるアドレスデ
ータ兼用バス100 と、制御信号が伝送される制御バス11
0 とに接続するための端子を有している。アドレス・デ
ータ兼用バス100 は、書き込みまたは読み出しのための
アドレスと、書き込みアドレスに続いて送られるデータ
とをメモリカードＭへ伝送して、読み出されたデータを
外部装置へ伝送する。制御バス110 は、書き込みのため
のライト信号と、読み出しのためのリード信号とをメモ
リカードＭへ伝送して、システム制御部32から送出され
るBUSY信号を外部装置へ伝送する。

【００３０】次に、上記構成におけるメモリカードＭの
動作およびそのデータ記録方法を説明する。操作者は、
メモリカードＭを、そのコネクタ22を外部装置のアドレ
ス・データ兼用バス100 および制御バス110 へ接続する
ことにより、外部装置に装着する。

【００３１】次いで、外部装置が電子スチルカメラ等の
ようにデータの記録を行なう装置の場合、メモリカード
Ｍに、制御バス110 を介してライト信号が送られると、
システム制御部32は、その信号がライト信号かリード信
号かを判断して、入出力制御部24へアドレスを読み込む
ためのタイミング信号TSを送出して、同時に、クラスタ
セレクト制御部26へ書き込みを示す識別信号ISを送出す
る。

【００３２】これにより、入出力制御部24は、外部装置
から書込アドレスが送られると、アドレスレジスタにそ
のアドレスを読み込んで、読み込んだアドレスをクラス
タセレクト制御部26へ転送する。クラスタセレクト制御
部26は、書込アドレスを読み込むと、メインメモリ管理
用メモリ28からその論理アドレスに該当する現用クラス
タの管理データ76と予備クラスタの管理データ76を読み
込んで、現用クラスタのデータ書き換え回数と、予備ク
ラスタの中で最も書き換え回数の少ないデータとを比較
して、予備クラスタとの入れ換えが必要か否かを判別す
る。

【００３３】この判別の結果、現用クラスタの書き換え
回数が予備クラスタの書き換え回数よりもたとえば50回
を上回る場合には、メインメモリ管理用メモリ28におけ
る予備クラスタと現用クラスタとの論理アドレスの入れ
換えを行ない、予備クラスタから現用クラスタに変換さ
れたクラスタをデータの書き込み先としてアクセスす
る。また、同時にクラスタセレクト制御部26は、システ
ム制御部32に入換信号SSを送出する。システム制御部32
は、この入れ換え信号SSを受けると、外部装置へ送出し
ていたBUSY信号の送出を停止する。

【００３４】これにより、外部装置から書き込みデータ
が送出される。外部装置から書き込みデータが送出され
ると、入出力制御部24は、そのデータレジスタにデータ
を読み込んで、システム制御部32から送出されるタイミ
ング信号TSに同期してデータをメインメモリ部10へ転送
する。このときシステム制御部32は、アドレス制御部30
とメインメモリ部10へ書き込みのためのタイミング信号
TCLKを送出する。

【００３５】これにより、メインメモリ部10は、入出力
制御部24から転送される書込データをクラスタセレクト
制御部26にて選択されたクラスタに、アドレス制御部30
のアドレス信号にしたがって順次１バイトづつ書き込ん
でいく。書き込みが終了すると、クラスタセレクト制御
部26は、メインメモリ管理メモリ30の該当アドレスにそ
の書き換え回数を更新して書き込む。

【００３６】この後に、システム制御部32は、メインメ
モリ管理用メモリ28より予備クラスタに編入されたクラ
スタをクラスタセレクト制御部26に選択させて、そのク
ラスタのデータを消去するための消去信号をメインメモ
リ部10へ送出する。これにより、予備クラスタに編入さ
れたクラスタが次回に備えてデータを保持しない状態と
して形成される。

【００３７】以上のようにして、現用クラスタと予備ク
ラスタの入れ換えが行なわれる。なお、現用クラスタの
書き換え回数が所定の回数に達していない場合は、その
クラスタの保持データをシステム制御部32から送出する
消去信号にて消去した後に、外部装置から送られてくる
書き込みデータを該当クラスタにそのまま書き込む。ま
た、書き換え回数が所定の回数に達していない場合であ
っても、メインメモリ管理用メモリ28に記憶された管理
データ76の書き込み状態が不良となっている場合には、
予備クラスタとの入れ換えを行なう。

【００３８】このように、この実施例においては、数個
の予備クラスタをメインメモリ部10に形成しておいて、
現用クラスタのデータ書き換え回数が予備クラスタのう
ちの最も書き換え回数が少ないクラスタの回数よりもた
とえば50回を上回る場合、または書き込み不良となって
いる場合に、そのクラスタと予備クラスタとを入れ換え
る。したがって、特定の番地にデータの書き換えが集中
した場合であっても、そのクラスタと予備クラスタとの
論理アドレスを入れ換えることによって、現用クラスタ
と予備クラスタとを入れ換えるので、特定のクラスタの
みに書き換えが集中することがなくなる。この結果、書
き換え回数に制限があるEEPROMを用いたメモリカードＭ
においても、クラスタの書き換え回数を平均化すること
ができ、その寿命を最大限に利用することができる。

【００３９】なお、上記実施例においては、メモリカー
ドＭ内に制御部20とメインメモリ部10とを備えるように
構成したが、本発明におけるシステムは、メモリカード
Ｍにメインメモリ部10のみを封入して、制御部20を外部
装置側またはアダプタとして構成して、カードとは別体
に備えるようにしてもよい。また、上記実施例において
は、現用クラスタから予備クラスタに編入されたクラス
タのデータを消去する場合に、予備から現用に編入され
たクラスタにデータを書き込んだ後に、最後に行なって
いたが、データの書き込み前に行なうようにしてもよ
い。

【００４０】

【発明の効果】本発明に係るメモリカードにおけるデー
タ記録方法およびメモリカードシステムによれば、１部
の予備ブロックをメインメモリに形成しておいて、現用
ブロックのデータ書き換え回数が所定の回数を上回る場
合に、そのメモリブロックと予備ブロックとを入れ換え
る構成であるので、特定の番地にデータの書き換えが集
中した場合であっても、その番地のメモリブロックが所
定の回数を上回ることを防止して、他のクラスタとの書
き換え回数を平均化することができる。したがって、書
き換え回数に制限があるEEPROMを用いたメモリカードに
おいても、クラスタの書き換え回数を平均化することに
より、その寿命を最大限に伸ばすことができる。

【００４１】また、本発明のメモリカードシステムにお
いては、外部装置からは実質的な消去のための命令信号
が供給されず、システム制御部にて消去信号を送出し
て、メモリブロックのデータの書き換えを行なわせる。
したがって、消去のためのピンを外部装置との間に備え
る必要がなく、この結果ハード的にSRAMを用いたメモリ
カードとの互換性を図ることができる。

【図面の簡単な説明】

【図１】本発明によるメモリカードシステムの一実施例
を示すブロック図である。

【図２】本発明の実施例における管理データテーブルを
示す概念図である。

【符号の説明】

Ｍ メモリカード 10 メインメモリ 20 制御部 22 コネクタ 24 入出力制御部 26 クラスタセレクト制御部 28 メインメモリ管理用メモリ 30 アドレス制御部 32 システム制御部 70 管理データテーブル 72 論理アドレステーブル 74 絶対アドレス 76 管理データ 100 アドレス・データバス 110 制御バス

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 メインメモリにEEPROMを備えたメモリカ
   ードにおけるデータ記録方法において、 複数のメモリブロックを備えた前記EEPROMに、そのメモ
   リブロックのうち１部のメモリブロックをデータが何も
   書き込まれていない状態にある予備ブロックとしてお
   き、 前記メインメモリのそれぞれのメモリブロックのデータ
   の記憶状態、データの書き換え回数、待ち状態、書き込
   み状態が良か不良かの各情報および各メモリブロックの
   論理アドレスを不揮発メモリからなる管理メモリに記憶
   しておき、 前回までにデータが書き込まれた一のメモリブロックに
   そのデータの書き換えが行なわれるアクセスが生じた際
   に、前記管理メモリを参照してそのメモリブロックのデ
   ータ書き換え回数と予備ブロックのデータ書き換え回数
   とを比較して、 その比較結果がそのメモリブロックのデータ書き換え回
   数が予備ブロックのデータ書き換え回数よりも所定の回
   数だけ上回っている場合に、前記管理メモリを参照して
   そのメモリブロックと予備ブロックのアドレスの交換を
   行なうことにより、予備ブロックを現用側に編入し、か
   つ、書き換えのアクセスが所定の回数だけ上回ったメモ
   リブロックをその記録データを消去して予備側に編入し
   て、予備ブロックと現用側のメモリブロックの入れ換え
   を行ない、 予備側から現用側に編入したメモリブロックに前記デー
   タを書き込んで、データの書き換えを行なうことを特徴
   とするメモリカードにおけるデータ記録方法。
2. 【請求項２】 請求項１に記載のメモリカードにおける
   データ記録方法において、現用側のメモリブロックとの
   入れ換えの対象となる予備側のメモリブロックは、数個
   の予備ブロックのうちデータ書き換え回数の最も少ない
   予備ブロックが対象となることを特徴とするメモリカー
   ドにおけるデータ記録方法。
3. 【請求項３】 メモリカードのメインメモリ部にEEPROM
   を用いてなるメモリカードシステムにおいて、該メモリ
   カードシステムは、 複数のメモリブロックを備えた前記EEPROMにて構成さ
   れ、そのメモリブロックのうち１部のメモリブロックが
   データが何も書き込まれていない状態にある予備ブロッ
   クとして構成されたメインメモリ部と、 該メインメモリ部のそれぞれのメモリブロックのデータ
   の記憶状態、データの書き換え回数、待ち状態、書き込
   み状態が良か不良かの各情報および各メモリブロックの
   論理アドレスを記憶する不揮発メモリを含む管理メモリ
   部と、 外部装置から送られた論理アドレスを読み込んで、前記
   管理メモリ部の論理アドレスに該当する前記メインメモ
   リ部のメモリブロックを選択するブロック選択部と、 外部装置から送られる制御信号に応動して各部を制御す
   るシステム制御部とを備えてなり、 前記ブロック選択部は、前記管理メモリからそのメモリ
   ブロックおよび予備ブロックの管理データを読み出し
   て、データ書き換え先のメモリブロックにおけるデータ
   の書き換え回数と予備ブロックのデータ書き換え回数と
   を比較する比較機能と、 該比較機能にてデータ書き込み先のメモリブロックのデ
   ータ書き換え回数が予備ブロックのデータ書き換え回数
   よりも所定の回数だけ上回っていると判別された場合
   に、前記管理メモリ部に記憶された該当メモリブロック
   と予備ブロックとの論理アドレスを管理メモリに交換し
   て書き込むアドレス交換機能と、 該アドレス交換機能によって予備側のメモリブロックか
   ら現用側に編入されたメモリブロックを、読み込んだ論
   理アドレスの対象ブロックとして選択する選択機能とを
   有しており、 前記システム制御部は、ブロック選択部のアドレス交換
   機能によって現用側から予備側のメモリブロックのアド
   レスに変換されたメモリブロックのメモリ内容を消去す
   る消去機能を有してなることを特徴とするメモリカード
   システム。