JPH0896589A - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JPH0896589A
JPH0896589A JP23274694A JP23274694A JPH0896589A JP H0896589 A JPH0896589 A JP H0896589A JP 23274694 A JP23274694 A JP 23274694A JP 23274694 A JP23274694 A JP 23274694A JP H0896589 A JPH0896589 A JP H0896589A
Authority
JP
Japan
Prior art keywords
block
data
rewriting
blocks
spare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23274694A
Other languages
English (en)
Inventor
Minoru Akiyama
実 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23274694A priority Critical patent/JPH0896589A/ja
Publication of JPH0896589A publication Critical patent/JPH0896589A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【目的】書換回数制限がある不揮発性メモリ素子を用い
た半導体記憶装置の装置寿命の延長する。 【構成】データ記録領域を、独立に書換可能な複数の記
憶ブロックに分け、通常運用時にデータ記録に使用する
アクティブブロックと、通常運用時には使用しない予備
ブロックとに割り当てる。ブロック毎の、または全ブロ
ックでの書換回数を計数し、予め設定された回数毎にア
クティブブロックの1つを予備ブロックと交替すること
で書換頻度を平均化する。交替する予備ブロックは、最
も過去に予備となった、または、最も書換回数の少ない
ブロックを選定する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は書換回数に制限のある不
揮発性メモリ素子を用いた半導体記憶装置に関する。
【0002】
【従来の技術】近年、情報機器の外部記憶装置として、
フラッシュEEPROM等の不揮発性半導体メモリ素子
を用いた記憶装置が注目されている。特に、携帯型情報
機器に対しては、耐衝撃性が高く、小型で消費電力が低
いという利点から不揮発性メモリカードとして、また
は、HDD代替製品として期待されている。
【0003】一般に、EEPROMでは、書換にあたっ
てブロック一括消去が必要である。したがって、書換
は、当該ブロックのデータを読み込み、当該ブロックを
消去し、データの必要箇所を修正して書き戻すという手
順を踏むことになる。
【0004】この書換動作にともなって、EEPROM
には、記録消去特性に劣化が生ずるという欠点があっ
て、書換回数が制限されている。ところで、情報装置の
外部記憶装置においては、一部領域に書換が集中して頻
繁に生ずることが有り得るが、このような場合にも、装
置全体の寿命が素子の書換回数制限によって規定され短
くなってしまうという問題があった。この問題に対し
て、EEPROMの書換回数制限をシステム的に回避・
緩和し、装置寿命を疑似的に延長する手法が、従来から
多く検討されてきた。
【0005】そのうちの第1のものは、揮発性メモリと
組み合わせ、運用時には、この揮発性メモリを使用して
電源OFFなどの時にのみ揮発性メモリから不揮発性メ
モリにバックアップ複写することにより書換回数の軽減
を図るという手法がある。
【0006】また、第2の従来技術として、特開昭63
−167498、特開昭63−181190、特開平0
1−277397、特開平04−030399に開示さ
れているように、書換単位ブロックに比較してかなり小
さな量のデータを繰り返し書き込むことを想定して、書
換単位ブロックを複数領域に分割して順次書き込み、消
去書換回数を減ずる手法、さらに第3の従来技術として
特開平02−023598、特開平02−05329
9、特開平02−206097、特開平02−3108
96、特開平03−142794、特開平04−301
297に開示されているように、独立に書換可能な複数
の記憶ブロックを1つのデータに割り当て、書換を分散
させることで装置寿命の延長を図る手法もある。
【0007】
【発明が解決しようとする課題】しかしながら、上述の
第1の従来技術では、揮発性メモリと不揮発性メモリの
2重構成となるので、構造が複雑でコスト的にも不利で
ある。また、第2,第3の従来技術では、見かけ上の記
憶容量が1/領域数、または1/ブロック数となって、
全ての領域にわたって冗長性が高いので書換頻度の低い
ブロックに対しては無駄が生じるという問題点がある。
【0008】
【課題を解決するための手段】本発明の装置は、書換回
数制限がある不揮発性メモリ素子を用いた半導体記憶装
置であって、独立に書換可能な複数の記憶ブロックで構
成され、通常運用時に前記複数の記憶ブロックをデータ
記録の対象となるアクティブブロックと、前記通常運用
時にはデータ記録に使用しない予備ブロックとに割り当
てたデータ記憶部と、外部に対するデータ入出力管理及
び前記データ記憶部に対するデータ入出力管理を行うデ
ータ制御部と、前記データ制御部から入力された論理ア
ドレスに基づき前記アクティブブロックの一つを指定す
る物理アドレスデータを算出して前記データ記憶部のブ
ロックを選択するブロック選択部と、前記アクティブブ
ロック及び前記予備ブロックを管理し、前記ブロック選
択部で選択されるブロックを前記予備ブロックの一つに
変更することが可能なブロック管理部とを有することを
特徴とする。
【0009】
【実施例】次に、図を用いて本発明にかかる半導体記憶
装置について説明する。
【0010】図1は本発明の全ての実施例を網羅するフ
ル装備の半導体記憶装置の構成例のブロック図を示す。
従って、以下に説明する第2〜第4の実施例において
は、図1のうちで欠陥ブロックテーブル7および代替ブ
ロックテーブル8は不要である。データ記憶部1は、独
立に書換が可能なN個の記憶ブロックに分割されてお
り、当初は、そのうちp個がデータ記録の対象となるア
クティブブローク、q個が通常運用時にはデータ記録に
使用しない予備ブロックに割り当てられているものとす
る。各記憶ブロックは、当該ブロックの一部領域にその
ブロックがこれまで書き換えられた回数を記録してい
る。
【0011】データ制御部2は、外部とのデータ入出
力、データバッファ機能、データ記憶部1に対するR/
W制御、ブロック内アドレス制御等を行なっている。
【0012】ブロック選択部3は、データ制御部2から
供給されるアドレスデータを基にp個のアクティブブロ
ックから単一の記憶ブロックを選択する。この選択は、
ブロック管理部4の管理下にある、上述のアドレスデー
タに対する物理的ブロック番号で構成されたアドレス変
換テーブル5を参照することで実現することができる。
【0013】ブロック管理部4は、アドレス変換テーブ
ル5、q個の予備ブロックを登録した予備ブロックテー
ブル6、欠陥ブロックを登録する欠陥ブロックテーブル
7、場合によっては、r個の欠陥代替ブロックを登録し
た代替ブロックテーブル8を管理する。
【0014】書換の際に条件が満たされると、ブロック
管理部4は、q個の予備ブロックのうちの1つを選択
し、ブロック選択部3で指定されている書換対象アクテ
ィブブロックと選択された予備ブロックとが交換される
ように、アドレス変換テーブル5及び予備ブロックテー
ブル6を変更する。
【0015】また、欠陥ブロックが検出されると、ブロ
ック管理部4は、アドレス変換テーブル5及び予備ブロ
ックテーブル6を変更し、予備ブロックの1つの欠陥ブ
ロックの代わりにアクティブブロックとして割り当てる
とともに、欠陥ブロックを欠陥ブロックテーブル7に登
録し、以後の使用を抑止する。なお、予備ブロック数の
減少を防ぐため、代替ブロックテーブル8から選択した
代替ブロックを予備セクタに変更する処理を付加しても
良い。
【0016】R/W時のデータ記憶部1に対するアドレ
ス指定は、ブロック選択部3がデータ制御部2から供給
されるアドレスデータを基にR/W対象のブロックを選
択するとともに、データ制御部2がブロック内アドレス
を出力することによって行われる。
【0017】以上のように構成された半導体記憶装置に
おける書換処理の例を説明する。
【0018】まず、データ制御部2が、書換対象ブロッ
ク1aのデータを書換回数データを含めて、すべて読み
出す。ブロック管理部4は、データ制御部2から供給さ
れた書換回数データを判別し、予め設定された数の整数
倍であるか否かを判別する。
【0019】整数倍でなければ、アドレス変換テーブル
5及び予備ブロックテーブル6の変更は行わない。デー
タ制御部2は、ブロック1aを消去し、読み出したデー
タの必要箇所を書き換えた後、インクリメントした書換
回数データと共に書換済データをブロック1aに書き戻
す。
【0020】整数倍であったときには、ブロック管理部
4はデータ制御部2に対して、テーブル変更信号をON
とし、アドレス変換テーブル5が変更されることを通知
する。さらに、書換対象ブロックの物理的ブロック番号
をブロック管理部4のブロックレジスタに待避した後、
予備ブロックの1つ、ブロック1bを選定し、アドレス
変換テーブル5の対応する部分をブロック1bを指示す
るよう変更する。アドレス変換テーブル5の変更が終了
するとテーブル変更信号をOFFし、アドレス変換テー
ブル5の変更が終了したことをデータ制御部2に通知す
る。旧アクティブブロック1aは、予備ブロックに編入
され、予備ブロックテーブル6が更新される。
【0021】なお、アクティブブロックと交換される予
備ブロックの選択については、後述する技法を使用す
る。
【0022】データ制御部2は、アドレス変換テーブル
5の変更が終了した後に、新たにアクティブブロックと
なったブロック1bの書換回数データを、直接ブロック
1bから、またはブロック管理部4から再び入手した
後、ブロック1bを消去する。さらに、ブロック1aか
ら読み出したデータの必要箇所を書き換えた後、インク
リメントした書換回数データと共に書換済データをブロ
ック1bに書き込む。
【0023】書換回数による判定は、予め設定する数を
2の累乗と設定すれば、書換回数データの下位ビットを
判別するだけで済む。例えば1024とすれば、下位1
0ビットを判別するだけで判定を下すことができる。
【0024】また、予め設定された数の整数倍である場
合しか、アドレス変換テーブル5及び予備ブロックテー
ブル6は書き換えられないので、テーブルの書換頻度は
低くなる。したがって、アドレス変換テーブル5を記憶
する部分もデータ記憶部1と同様、EEPROM等の書
換回数制限のある不揮発性メモリ素子で構成することが
可能となる。
【0025】次に本発明の第2の実施例として、半導体
記憶装置における書換処理は、アドレス変換テーブル5
を変換する条件を、書換回数データが、予め設定された
数の整数倍であり、かつ、予備ブロックのうち最も書換
回数が少ない予備ブロックより大きいことに設定した半
導体記憶装置が考えられる。このような構成の意義は、
書換回数が所定数に達しても予備ブロックのうちの最小
書換回数以下であれば予備ブロックとの交換を差し止め
ることにより、記憶ブロック全体について書換回数の平
均化を図れることにある。なお、この例では、書換回数
が最も少ない予備ブロックを選定する必要があるため、
後述のような構成を用いることが望ましい。
【0026】次に、書換回数データをデータ制御部2に
記録した本発明の第3の実施例の書換処理例について説
明する。
【0027】まず、データ制御部2が、書換対象の記憶
ブロック1aのデータをすべて読み出す。また、データ
制御部2は、これまでのブロック単位書換動作の回数を
計数し記憶している。ブロック管理部4は、データ制御
部2から供給された書換回数データを判別し、予め設定
された数の整数倍であるか否かを判別する。
【0028】整数倍でなければ、アドレス変換テーブル
5及び予備ブロックテーブル6の変更は行わない。デー
タ制御部2は、ブロック1aを消去し、読み出したデー
タの必要箇所を書き換えた後、書換回数データをインク
リメントすると共に、書換済データを記憶ブロック1a
に書き戻す。
【0029】整数倍であったときには、データ制御部2
に対して、テーブル変更信号をONとし、アドレス変換
テーブル5が変更されることを通知する。さらに、書換
対象ブロックのブッィテクブロック番号をブロック管理
部4のブロックレジスタに待避した後、予備ブロックの
1つ、ブロック1bを選定し、アドレス変換テーブル5
の対応する部分をブロック1bを指示するよう変更す
る。アドレス変換テーブル5の変更が終了するとテーブ
ル変更信号をOFFし、アドレス変換テーブル5の変更
が終了したことをデータ制御部2に通知する。旧アクテ
ィブブロック1aは、予備ブロックに編入され、予備ブ
ロックテーブル6が更新される。アクティブブロックと
交換される予備ブロックの選択は後述する。
【0030】データ制御部2は、アドレス変換テーブル
5の変更が終了した後に、ブロック1bを消去し、ブロ
ック1aから読み出したデータの必要箇所を書き換えた
後、書換回数データをインクリメントすると共に、書換
済データを記憶ブロック1bに書き込む。
【0031】この例では、どのブロックを対象にするか
に拘わらず、全ての書換動作を計数しており、記憶ブロ
ック中にブロック書換回数を記録する必要はなく、また
ファームウェアないしはソフトウェアの負担も少なくな
るが、記憶ブロックごとの書換回数を考慮しないので確
実に書換回数を平均化することは保証できない。
【0032】次に、記憶ブロックの書換契機が記憶ブロ
ックの欠陥発見とした本発明の第4の実施例について説
明する。この実施例では、データ制御部2は、欠陥ブロ
ック1cを選択するアドレスデータをブロック選択部3
に出力すると共に、欠陥ブロックが生じたことをブロッ
ク管理部4に通知する。
【0033】ブロック管理部4は、データ制御部2に対
して、テーブル変更信号をONとする。さらに、欠陥ブ
ロックの物理的ブロック番号を欠陥ブロックテーブル7
に登録した後、予備ブロックの1つ、記憶ブロック1b
を選定し、ブロック選択部3のアドレス変換テーブル5
の対応する部分をブロック1bを指示するよう変更す
る。旧アクティブブロック1cは、予備ブロックには編
入されず、以後使用されることはない。アドレス変換テ
ーブル5の変更が終了するとテーブル変更信号をOFF
とし、アドレス変換テーブル5の変更が終了したことを
データ制御部2に通知する。
【0034】データ制御部2は、アドレス変換テーブル
5の変更が終了した後に、記憶ブロック1bを消去し、
データ制御部2内に存在する、欠陥ブロックに格納すべ
きであったデータをブロック1bに書き込む。なお、記
憶ブロックのデータが例えばECCによっても誤り訂正
が不可能である等のように、不完全であった場合には、
上位にエラーの発生を通知する。本実施例によると、劣
化欠陥が検出されたアクティブブロックを予備ブロック
と交換し、欠陥ブロックの以後の使用を抑止すること
で、欠陥ブロックを正常ブロックと代替したことにな
り、欠陥が発生した後も引き続いて装置使用が可能とな
る。
【0035】以上の動作により、欠陥が生ずる毎に欠陥
代替処理を行うことができるが、予備ブロック数が減少
している。しかし、ここで述べた手法によると、最初に
q個の予備ブロークとは別に、r個の代替ブロックを用
意し、代替ブロックを順次予備ブロックに編入し、減少
分を補填する。代替ブロックを予備ブロックとは別に代
替ブロックテーブル8を用いて管理することは、欠陥代
替を考慮して最初に予備ブロック数を大きく採ると予備
ブロック管理が煩雑になるという事態を回避するには有
効であると考えられる。
【0036】次に、アクティブブロックと交換する予備
ブロックを選定する処理に関する本発明の第5の実施例
について説明する。本実施例では、q個の予備ブロック
のブロック番号を格納する予備ブロックテーブル6をF
IFOレジスタで構成する。
【0037】ブロック管理部4は、ブロック選択を変更
すると判定した場合には、アドレス変換テーブル5の変
更される部位のアクティブブロックのブロック番号を読
み取り、書換処理であればブロックレジスタに格納し、
欠陥処理であればブロックレジスタに格納し、欠陥処理
であれば欠陥ブロックテーブル7に登録する。
【0038】次に、FIFOレジスタの先頭に登録され
ているブロック番号を、新たなアクティブブロックのブ
ロック番号として出力する。さらに、書換処理であれば
ブロックレジスタに格納されている旧アクティブブロッ
クのブロック番号をFIFOの最後尾に入力する。以上
の動作で、最も過去に予備ブロックとして登録されたブ
ロックを、新たなアクティブブロックの候補として選定
することができる。
【0039】次に、アクティブブロックと交換する予備
ブロックを選定する処理に関する本発明の第6の実施例
について説明する。本実施例では、q個の予備ブロック
のブロック番号及び書換回数データを格納する予備ブロ
ックテーブル6を用い、予備ブロックテーブル6は、書
換回数データでソートされる。
【0040】ブロック管理部4は、アドレス変換テーブ
ル5を変更すると判定した場合には、アドレス変換テー
ブル5の変更される部位のアクティブブロックのブロッ
ク番号を読み取り、ブロックレジスタに待避するととも
に、データ制御部2を介して、該当ブロックの書換回数
データを取得し、書換回数レジスタに格納しておく。
【0041】次に、予備ブロックテーブル6から最も書
換回数の少ないブロックのブロック番号を、新たなアク
ティブブロックのブロック番号として出力し、予備ブロ
ックテーブル6から削除する。
【0042】さらに、変更ブロックレジスタに格納され
ている旧アクティブブロックのブロック番号、及び、書
換回数レジスタに格納されている旧アクティブブロック
の書換回数データを予備ブロックテーブル6に加え、書
換回数でソートを行う。
【0043】以上の動作で、最も書換回数の少ない予備
ブロックを、新たなアクティブブロックの候補として選
定することができる。この選定手法によると、書換頻度
を平均化するために、より効果的であると考えられる。
【0044】
【発明の効果】本発明にかかる半導体記憶装置において
は、データ記憶領域を記憶ブロックに分割し、さらに記
憶ブロック群をデータ記録の対象となるアクティブブロ
ックとデータ記録に使用しない予備ブロックとに割り当
てる。そして、論理/物理アドレス変換時に特定される
アクティブブロックを、所定の条件により、予備ブロッ
クの一つと交換する。この動作により、装置寿命の延長
を図ることができる。
【図面の簡単な説明】
【図1】本発明の半導体記憶装置の構成例のブロック図
である。
【符号の説明】
1 データ記憶部 2 データ制御部 3 ブロック選択部 4 ブロック管理部 5 アドレス変換テーブル 6 予備ブロックテーブル 7 欠陥ブロックテーブル 8 代替ブロックテーブル。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 書換回数制限がある不揮発性メモリ素子
    を用いた半導体記憶装置であって、 独立に書換可能な複数の記憶ブロックで構成され、通常
    運用時に前記複数の記憶ブロックをデータ記録の対象と
    なるアクティブブロックと、前記通常運用時にはデータ
    記録に使用しない予備ブロックとに割り当てたデータ記
    憶部と、 外部に対するデータ入出力管理及び前記データ記憶部に
    対するデータ入出力管理を行うデータ制御部と、 前記データ制御部から入力された論理アドレスに基づき
    前記アクティブブロックの一つを指定する物理アドレス
    データを算出して前記データ記憶部のブロックを選択す
    るブロック選択部と、 前記アクティブブロック及び前記予備ブロックを管理
    し、前記ブロック選択部で選択されるブロックを前記予
    備ブロックの一つに変更することが可能なブロック管理
    部とを有することを特徴とする半導体記憶装置。
  2. 【請求項2】 前記データ記憶部の前記記憶ブロックお
    のおのが、一部領域に該記憶ブロックの書換回数データ
    を記録しており、 前記データ制御部は、書換毎に前記記憶ブロック毎の書
    換回数データを管理更新する機能を有し、 前記ブロック管理部は、書換の際に、書換対象の前記記
    憶ブロックの前記書換回数データを判定し、前記書換回
    数データが予め設定された数の整数倍である場合に、対
    象であった前記アクティブブロックと前記予備ブロック
    の一つとを交換することを特徴とする請求項1記載の半
    導体記憶装置。
  3. 【請求項3】 前記データ記憶部の前記記憶ブロックお
    のおのが、一部領域にブロックの書換回数データを記録
    しており、 前記データ制御部が、書換毎に前記記憶ブロック毎の書
    換回数データを管理更新する機能を有し、 前記ブロック管理部は、書換の際に、書換対象の前記記
    憶ブロックの前記書換回数データを判定し、前記書換回
    数データが予め設定された数の整数倍となり、かつ前記
    書換回数データが前記予備ブロック群のうち最も書換回
    数の少ない前記予備ブロックよりも大きい場合に、対象
    であった前記アクティブブロックと、前記最も書換回数
    の少ない予備ブロックとを交換することを特徴とする請
    求項1記載の半導体記憶装置。
  4. 【請求項4】 前記データ制御部が、書換回数データを
    記録しており、書換毎に前記書換回数データを管理更新
    する機能を有し、 前記ブロック管理部は、書換の際に、前記書換回数デー
    タを判定し、前記書換回数データが予め設定された数の
    整数倍である場合に、対象であった前記アクティブブロ
    ックと前記予備ブロックの一つとを交換することを特徴
    とする請求項1記載の半導体記憶装置。
  5. 【請求項5】 前記データ制御部が対象ブロックに劣化
    欠陥を検出した場合には、前記ブロック管理部は、対象
    であった前記アクティブブロックの使用を抑止し、前記
    予備ブロックの一つに代替することを特徴とする請求項
    1記載の半導体記憶装置。
  6. 【請求項6】 前記ブロック管理部が、対象であった前
    記アクティブブロックの代わりとして、最も過去に予備
    となった前記予備ブロックを選択することを特徴とする
    請求項1記載の半導体記憶装置。
  7. 【請求項7】 前記データ記憶部の前記記憶ブロックお
    のおのが、一部領域に書換回数データを記録しており、 前記データ制御部は、書換毎に前記記憶ブロック毎の書
    換回数データを管理更新する機能を有し、 前記ブロック管理部は、対象であった前記アクティブブ
    ロックの代わりとして、最も書換回数の少ない前記予備
    ブロックを選択することを特徴とする請求項1記載の半
    導体記憶装置。
JP23274694A 1994-09-28 1994-09-28 半導体記憶装置 Pending JPH0896589A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23274694A JPH0896589A (ja) 1994-09-28 1994-09-28 半導体記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23274694A JPH0896589A (ja) 1994-09-28 1994-09-28 半導体記憶装置

Publications (1)

Publication Number Publication Date
JPH0896589A true JPH0896589A (ja) 1996-04-12

Family

ID=16944116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23274694A Pending JPH0896589A (ja) 1994-09-28 1994-09-28 半導体記憶装置

Country Status (1)

Country Link
JP (1) JPH0896589A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7137027B2 (en) 2003-02-07 2006-11-14 Renesas Technology Corp. Nonvolatile memory system
JP2008009932A (ja) * 2006-06-30 2008-01-17 Toshiba Corp 半導体記憶装置およびその制御方法
JP5014125B2 (ja) * 2005-05-30 2012-08-29 スパンション エルエルシー 半導体装置及びプログラムデータ冗長方法
US8868864B2 (en) 2011-08-15 2014-10-21 Fujitsu Limited Storage apparatus and storage apparatus control method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04222997A (ja) * 1990-12-25 1992-08-12 Fuji Photo Film Co Ltd メモリカードにおけるデータ記録方法およびメモリカードシステム
JPH06119252A (ja) * 1992-10-08 1994-04-28 Hitachi Ltd 情報処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04222997A (ja) * 1990-12-25 1992-08-12 Fuji Photo Film Co Ltd メモリカードにおけるデータ記録方法およびメモリカードシステム
JPH06119252A (ja) * 1992-10-08 1994-04-28 Hitachi Ltd 情報処理装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7137027B2 (en) 2003-02-07 2006-11-14 Renesas Technology Corp. Nonvolatile memory system
US7447936B2 (en) 2003-02-07 2008-11-04 Renesas Technology Corp. Nonvolatile memory system
US8103899B2 (en) 2003-02-07 2012-01-24 Renesas Electronics Corporation Nonvolatile memory system
JP5014125B2 (ja) * 2005-05-30 2012-08-29 スパンション エルエルシー 半導体装置及びプログラムデータ冗長方法
JP2008009932A (ja) * 2006-06-30 2008-01-17 Toshiba Corp 半導体記憶装置およびその制御方法
US8868864B2 (en) 2011-08-15 2014-10-21 Fujitsu Limited Storage apparatus and storage apparatus control method

Similar Documents

Publication Publication Date Title
KR100595909B1 (ko) 저장장치 및 플래시 메모리 장치내 정보 액세스 방법 및 정보 저장 관리 방법
EP0691008B1 (en) Flash memory mass storage architecture
KR100644602B1 (ko) 플래시메모리를 위한 재사상 제어방법 및 그에 따른플래시 메모리의 구조
US6772274B1 (en) Flash memory system and method implementing LBA to PBA correlation within flash memory array
US5388083A (en) Flash memory mass storage architecture
US7434122B2 (en) Flash memory device for performing bad block management and method of performing bad block management of flash memory device
US8554985B2 (en) Memory block identified by group of logical block addresses, storage device with movable sectors, and methods
EP0722585B1 (en) Flash memory with reduced erasing and overwriting
KR100849221B1 (ko) 비휘발성 메모리의 관리 방법 및 비휘발성 메모리 기반의장치
JP3695766B2 (ja) メモリの欠陥管理方法
JP4679581B2 (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及び不揮発性メモリのアドレス管理方法
US6865658B2 (en) Nonvolatile data management system using data segments and link information
US8296503B2 (en) Data updating and recovering methods for a non-volatile memory array
JPH11338782A (ja) 記憶装置及びその欠陥セクタ代替方法
JP2004303238A (ja) フラッシュメモリアクセス装置及び方法
JP5180957B2 (ja) メモリコントローラ、半導体記録装置及び書き換え回数通知方法
JP3928500B2 (ja) メモリ装置
JPH0896589A (ja) 半導体記憶装置
JP3808842B2 (ja) 書き換え可能な不揮発性メモリを備えた記憶装置及び記憶装置用不揮発性メモリの制御方法
JPH08315596A (ja) 半導体記憶装置
KR20060123075A (ko) 플래쉬 메모리 내의 손상된 블록 관리
JPH1031611A (ja) 不揮発性メモリ記憶媒体用ファイルシステム
JP3934659B1 (ja) メモリコントローラ及びフラッシュメモリシステム
JPH06332795A (ja) 電気的消去可能な不揮発性メモリの制御方法及びシステム
JP3573706B2 (ja) 記憶装置の書き込み/消去方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970311