JPH0520197A - 記憶管理システム及びマイクロプロセツサ - Google Patents

Abstract

(57)【要約】 【目的】 物理空間に関する属性情報をシステムで要求
される分解能をもって管理すると共に、ページ共有やマ
ルチプロセッサシステムにおいても属性情報と関連させ
て物理空間を信頼性を以て管理することにある。 【構成】 仮想記憶をサポートするシステムにおいて、
複数領域の集合として把握される物理空間の夫々の領域
の属性情報を当該物理空間の領域と対応づけて保持する
ための物理空間管理テーブルＰＭＴをマイクロプロセッ
サ１の外部に配置する。マイクロプロセッサ１には、そ
の物理空間管理テーブルＰＭＴから属性情報を取得して
管理するための物理空間管理手段３を設ける。属性管理
のための処理の高速化のために、前記物理空間管理手段
３は、物理空間管理テーブル検索制御手段ＰＳＴと、こ
の物理空間管理テーブル検索制御手段ＰＳＴで得られた
属性情報と物理後アドレスとを対応づけて一次的に保持
する物理情報バッファ手段ＰＩＢとを含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は記憶管理システム並びに
同システムに利用されるマイクロプロセッサに関し、特
に物理空間の属性を物理空間管理テーブルで管理する技
術に関し、例えば、論理空間管理（仮想記憶管理）機構
をもつマルチプロセッサシステムに適用して有効な技術
に関するものである。

【０００２】

【従来の技術】物理空間に関する属性の一例としてバス
のサイズがある。図１３は物理空間上のメモリマップの
一例が示される。この例では、大部分のメモリはバスサ
イズが３２ビットであるが、一部のＲＯＭは１６ビッ
ト、入出力装置（Ｉ／Ｏで示す）は８ビットとなってい
る。このような可変バスサイズを実現する方法としてダ
イナミックバスサイジングと呼ばれる方法がある。この
方法では、プロセッサが外部バスに対してアクセスを行
うと、外部のバスコントローラがそのアドレスに対する
バスサイズを応答し、プロセッサ側は応答されたバスサ
イズに従って処理を行うようになっている。外部コント
ローラにバスサイズの情報が設定されているので、外部
バスに１６ビットと３２ビットのデバイス（メモリ等）
が混在していても、プログラムで意識することなくアク
セスすることができる。このようにダイナミックバスサ
イジングはバスサイズに関して融通性に富むが、外部の
バスコントローラからの応答によって次のバスサイクル
のアドレスが決まるのでり、高速化には向かない。一方
物理空間に関する属性の他の例としてアドレスパイプラ
インがある。この機能は現在のバスアクセスが完了する
前に次のアドレスを出すことによって、メモリのアクセ
ス時間を見掛け上小さくすることができる機能である。
従来のマイクロプロセッサではダイナミックバスサイジ
ングと同様、外部のバスコントローラが指定されたアド
レスに対してパイプラインができるかどうかをプロセッ
サに対し応答するようになっている。

【０００３】バスサイズ指定を高速化する技術としては
特開昭６２−２３２０６２号に開示されたものがある。
これは、図１４に示されるように、プロセッサ上に物理
アドレスとバスサイズの関係を指定するレジスタを設
け、物理アドレスに対応してプロセッサ内部でバスサイ
ズを決定できるようにするものである。ポート幅保持レ
ジスタは物理アドレスを幾つかの領域に区分し、領域毎
のバスサイズを保持するレジスタである。物理アドレス
はアドレス判別回路に入力され、どの領域に属するかが
判別された後対応するポート幅保持レジスタからバスサ
イズ情報が読み出される。この結果に応じてバイト選択
制御装置が動作する。このようにしてプロセッサ内部で
バスサイズが決定された後バスアクセスが開始されるの
で、高速化しやすい。

【０００４】物理空間に関する更に別の属性として論理
空間管理における物理ページの参照、変更情報がある。
これは物理アドレスでアクセスされるメモリを１次記
憶、磁気ディスク等を２次記憶とする論理空間システム
において、論理空間を２次記憶のページに対応付けてお
き、論理空間上のページが１次記憶上に存在しないと
き、オペレーティングシステムの介在によって２次記憶
上のページを１次記憶上に取り込み、実行するものであ
る。この場合１次記憶に空きがないときには一部のペー
ジを２次記憶に退避し、そこに新しいページを入れる必
要がある。このページの入れ替えのために使われる情報
が物理ページの参照、変更情報である。これらの情報は
一般に論理空間管理テーブル内に用意されている。この
情報は本来物理空間に対応付けて管理されるべきもので
あるが、既に論理空間管理テーブルが存在しているので
この中に設けると簡単であるため、論理空間管理テーブ
ル内に設けられていた。

【０００５】

【発明が解決しようとする課題】前記アドレスパイプラ
インと可変バスサイズを同時に行おうとすると、外部の
バスコントローラが応答を返す方式では実現できない。
これはアドレスパイプラインでは次のサイクルのアドレ
スを予め用意しておき、バスコントローラからの応答が
返ってきたらすぐに次のバスサイクルを開始しなくては
ならないが、ダイナミックバスサイジングは外部のバス
コントローラからの応答によって次のバスサイクルのア
ドレスが決まり、その後アドレスの加算等の処理を行う
ので、アドレスパイプラインのバスタイミングには間に
合わないためである。

【０００６】またバスサイズ指定の方法として知られて
いるような、プロセッサ内にバス幅保持レジスタをもつ
方法の場合、レジスタとして持てる本数は限られるた
め、管理対象の領域サイズが大きくなりすぎるという欠
点がある。例えば４Ｇバイトのアドレス空間があってレ
ジスタ１６本で等分割して指定する場合、各領域サイズ
は２５６Ｍバイトとなる。しかし一般に実装されるメモ
リバイト数は時代と共に増大するものの全体で数Ｍバイ
トから数十Ｍバイト程度である。従ってレジスタ指定に
よる方法では物理空間の管理に本来要求される細かさで
制御することは困難である。

【０００７】さらに、論理空間管理における物理ページ
の参照、変更情報は、従来論理空間管理テーブル内に用
意されているが、論理空間上の異なるアドレスに対して
同一の物理アドレスを割り付けるページ共有を行った場
合、およびマルチプロセッサ構成において各プロセッサ
が別々の論理空間管理テーブルを使用する場合、一つの
物理アドレスに対して複数の参照、変更情報が対応する
ことになる。従来このような場合の管理はオペレーティ
ングシステムに任されているが、特にマルチプロセッサ
における管理は複雑となり管理は容易ではない。

【０００８】本発明の目的は、システムの要求仕様に応
じて物理空間をその用途に応じて如何様にも細かくマッ
ピングしても、バスサイズや仮想記憶システムにおける
ページ入れ替えのために利用される参照並びに変更情報
など物理空間に関する属性情報を、システムで要求され
る細かさ若しくは分解能をもって管理することができる
記憶管理システムならびに同システムに好適なマイクロ
プロセッサを提供することにある。さらに物理空間に関
する属性管理のための構成がマイクロプロセッサのチッ
プ面積増大をもたらさず、且つその属性情報を利用する
指示の生成処理速度を犠牲にしない記憶管理システム並
びに同システムに好適なマイクロプロセッサを提供する
ことにある。

【０００９】また本発明の別の目的は、アドレスパイプ
ラインと可変バスサイズの処理とを並行して行うことが
できる記憶管理システム並びに同システムに好適なマイ
クロプロセッサを提供することにある。

【００１０】本発明の更に別の目的は、論理空間上の異
なるアドレスに対して同一の物理アドレスを割り付ける
ページ共有を行った場合、およびマルチプロセッサ構成
において各プロセッサが別々の論理空間管理テーブルを
使用する場合、一つの物理アドレスに対して複数の参
照、変更情報が対応されることに起因する矛盾を生ぜ
ず、物理空間の管理が比較的簡単であって、且つ、ペー
ジ入れ替えなどに伴う処理を簡単化することができる記
憶管理システム並びに同システムに好適なマイクロプロ
セッサを提供することにある。

【００１１】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１３】すなわち、仮想記憶をサポートするシステ
ムにおいて、複数領域の集合として把握される物理空間
の夫々の領域の属性情報を当該物理空間の領域と対応づ
けて保持するための物理空間管理テーブルをマイクロプ
ロセッサの外部に配置する。そして、マイクロプロセッ
サには、その物理空間管理テーブルから属性情報を取得
して管理するための物理空間管理手段を設けるものであ
る。

【００１４】属性管理のための処理の高速化のために、
前記物理空間管理手段は、物理空間管理テーブル検索制
御手段と、この物理空間管理テーブル検索制御手段で得
られた属性情報と物理後アドレスとを対応づけて一次的
に保持する物理情報バッファ手段とを含むことができ
る。

【００１５】前記属性情報が、可変バスサイズのための
バスサイズ情報などのようなシステムのハードウェア構
成に従って固定的に決定される属性情報である場合、物
理空間管理テーブル検索制御手段は、物理アドレスに対
応するエントリが前記物理情報バッファ手段に存在しな
い場合に、物理アドレスによる外部アクセスに先立って
当該物理アドレスに対応する属性情報を物理空間管理テ
ーブルから検索する機能を有する。

【００１６】バスサイズ情報は、マイクロプロセッサの
バス制御部に供給され、バス制御部は、そのバスサイズ
情報に基づいてバスサイズを指定するための信号をマイ
クロプロセッサの内外に出力する。

【００１７】１次記憶とされる物理空間と２次記憶とさ
れる周辺記憶装置との間のページ入れ替えを考慮したと
き、前記属性情報は、物理空間上の領域に対して情報を
参照したか否かを示す参照情報及び物理空間上の領域に
対して情報を変更したか否かを示す変更情報を含む。こ
のとき、前記物理空間管理テーブル検索制御手段は、物
理空間管理テーブル及び前記物理情報バッファ手段の情
報に含まれる属性情報を書き換える機能を有する。

【００１８】物理空間管理テーブルのためのメモリ利用
効率を上げ、且つ、物理空間に対して属性情報の管理を
極めて細かく行うには、物理空間管理テーブルに対し
て、物理セクションテーブルや物理ページテーブルのよ
うな複数レベルのテーブル構造を採用するとよい。これ
にしたがって、前記物理空間管理テーブル検索制御手段
は、物理空間管理テーブルのアドレスを指定するための
単数若しくは複数のベースレジスタを有し、ベースレジ
スタの値と物理アドレスの一部との演算で得られる値、
又は／及び、この値と前記物理アドレスの残りの一部又
は全部との演算で得られる値に基づいて物理空間管理テ
ーブルを検索する機能を有する。

【００１９】

【作用】上記した手段によれば、マイクロプロセッサの
外部に配置される物理空間管理テーブルには物理空間の
利用形態若しくはマッピング状態に応じ必要とされる如
何様な属性情報をも配置しておくことができ、且つ、マ
イクロプロセッサ内部の記憶手段の記憶容量に影響され
ない。このことは、システムの要求仕様に応じて物理領
域をその用途などに応じて如何様にも細かくマッピング
しても、バスサイズやページ入れ替えのために利用され
る参照並びに変更情報など物理空間に関する属性情報
を、システムで要求される細かさ若しくは分解能をもっ
て管理することを可能にする。

【００２０】マイクロプロセッサは物理空間管理テーブ
ルから検索した属性情報を物理アドレスと対応づけて一
次的に保持するバッファ手段を有し、アクセス動作に際
してその物理アドレスに対応する有効なエントリが当該
バッファ手段にある場合にはその属性情報を利用する。
このことは、物理空間に関する属性管理のための構成が
マイクロプロセッサのチップ面積増大をもたらさず、且
つバスサイズ情報などその属性情報を利用するための指
示の生成を高速化するように作用する。

【００２１】属性情報は物理空間に直接的に対応付けさ
れて管理され、論理空間上の異なるアドレスに対して同
一の物理アドレスを割り付けるページ共有を行った場
合、およびマルチプロセッサ構成において各プロセッサ
が別々の論理空間管理テーブルを使用する場合でも、一
つの物理アドレスに対して一つの参照、変更情報が対応
される。このことは、参照、変更情報と物理アドレスの
相互間で矛盾を生ぜず、且つ、参照、変更情報の管理を
極めて容易にする。

【００２２】

【実施例】本発明に係る記憶管理システム及び物理空間
管理方式の実施例を順次項目に従って説明する。

【００２３】〔１〕記憶管理の概要

【００２４】図１には本発明が適用される記憶管理の概
要が示される。同図において１００はアーキテクチャ上
の論理アドレス（仮想アドレス）によって表される仮想
の記憶空間としての論理空間（仮想記憶）、４はハード
ウェアとして存在して物理アドレス（実アドレス）で参
照される物理空間（実記憶）、５は磁気ディスク装置の
ような周辺記憶装置である。ＡＴは論理空間上の論理ア
ドレスと物理空間上の物理アドレスとの対応関係を示す
論理空間管理テーブルであり、アドレス変換時にはその
論理空間管理テーブルＡＴの内容を参照して論理アドレ
スを物理アドレスに変換する。この例の記憶管理では、
物理アドレスでアクセスされる物理空間４を１次記憶、
周辺記憶装置５を２次記憶とする。論理空間１００は、
特に制限されないが、２次記憶５のページに対応付けら
れる。論理空間１００上のページが１次記憶４上に存在
しないとき、例えばオペレーティングシステムの介在に
よって２次記憶５上のページを１次記憶４上に取り込
む。このとき１次記憶４に空きがないときは一部のペー
ジを２次記憶５に退避し、そこに新しいページを入れ
る。このページの入れ替えのために物理ページの参照情
報及び変更情報が利用される。参照情報は物理空間４上
で記憶情報を参照したか否かを示す情報とされ、変更情
報は１次記憶４上で記憶情報を書き換えられたか否かを
示す情報とされる。ページ入れ替えに際して、参照も変
更もされていないページが有ればその内容を待避するこ
となく当該ページを物理空間４から追い出し、変更され
ているページを追い出すときには待避を行う。これら物
理ページの参照並びに変更情報は、後述するバスサイズ
情報と共に物理空間１０１に関する属性情報とされる。
これら属性情報は物理アドレスに対応づけられて物理空
間管理テーブルＰＭＴが保有する。この物理空間管理テ
ーブルＰＭＴは、論理空間管理テーブルＡＴとは独立に
物理空間４上に構成され、対応する物理アドレスへの書
き込みなどの状況に応じて所定の属性情報が更新され
る。

【００２５】このようにそれら属性情報は物理空間４に
直接的に対応付けされて管理される。したがって、論理
空間上の異なるアドレスに対して同一の物理アドレスを
割り付けるページ共有を行った場合、およびマルチプロ
セッサ構成において各プロセッサが別々の論理空間管理
テーブルを使用する場合でも、一つの物理アドレスに対
して一つの参照、変更情報が対応されることになる。こ
れに対して従来のように論理空間管理における物理アド
レスの参照、変更情報を論理空間管理テーブル内で論理
アドレスに対応させて管理する場合に、ページ共有を行
ったり、マルチプロセッサ構成において各プロセッサが
別々の論理空間管理テーブルを使用したりするときに
は、一つの物理アドレスに対して複数の参照、変更情報
が対応されることになる。このことにより、本実施例の
記憶管理によれば、参照、変更情報と物理アドレスの相
互間で矛盾を生ぜず、参照、変更情報の管理が極めて簡
単になる。尚、前記ページ共有は、例えば小プロセスが
起動されたりすることによって同一物理ページに相互に
異なる論理ページが割り当てられることによって生ず
る。

【００２６】〔２〕記憶管理システム

【００２７】図２には図１に示した記憶管理を適用した
本発明の一実施例に係る記憶管理システムが示される。
１はマイクロプロセッサ、４は１次記憶としてのメイン
メモリ、５は２次記憶としての磁気ディスク装置であ
る。メインメモリ４はハードウェアとして存在して物理
アドレスで参照される物理空間として位置づけられ、同
図においては作業領域、データの一次記憶領域、及び周
辺回路のバッファ領域などを構成するメモリの総称とさ
れる。マイクロプロセッサ１は、アーキテクチャ上の論
理アドレスによって表される仮想の記憶空間としての論
理空間をサポートし、論理アドレスを物理アドレスに変
換したりする論理空間管理のための機構として論理空間
管理機構２を有する。さらに、前記物理ページの参照及
び変更情報、並びに後述するバスサイズ情報などの物理
空間に関する属性情報を物理アドレスに対応させて管理
したりするために物理空間管理機構３が設けられてい
る。論理空間管理のための前記論理空間管理テーブルＡ
Ｔ及び物理空間管理のための前記物理空間管理テーブル
ＰＭＴはそれぞれメインメモリ４の所定の記憶領域に配
置されている。

【００２８】マイクロプロセッサ１において１１で示さ
れる機能ブロックは、命令制御ユニット及び実行ユニッ
トを含む命令制御実行ユニットである。命令制御ユニッ
トは、所定の手順に従って命令をフェッチしてこれを解
読し、その解読結果に従って実行ユニットやその他の部
分に適切な制御信号を与える。実行ユニットは、演算装
置や記憶装置を有し、命令制御ユニットから与えられる
制御に従って各種演算等のデータ処理を行う。各種デー
タの処理に必要なデータはデータバスＤＢを介して外部
との間で転送される。そのためのデータ入力レジスタＤ
ＩＲ、データ出力レジスタＤＯＲ、アライナＡＬＮを有
する。例えばデータバスＤＢが３２ビット、レジスタＩ
ＤＲ，ＤＯＲのビット数が３２ビットであるとき、前記
アライナＡＬＮは、その入力側と出力側との間で３２ビ
ットに含まれる上位１６ビットと下位１６ビットとを入
れ換えたりする。なお、図２においてＩＣは命令キャッ
シュメモリ、ＤＣはデータキャッシュメモリ、ＰＣＫは
転送データをパリティーチェックするための回路であ
る。

【００２９】バス制御部ＢＩＦは、有効なアドレス送出
を示すアドレスストローブ信号ＡＳ＊（＊はローイネー
ブルであることを意味する）、読み出しか書き込みかを
示すリード／ライト信号Ｒ／Ｗ＊、バスのパイプライン
を行うかどうかを示すパイプライン信号ＰＰ＊、データ
バス上において例えばバイト単位でデータの有効性を示
すバイトコントロール信号ＢＣｉ（例えば３２ビットバ
スの場合ｉ＝０〜３の４ビットの信号とされる）を出力
し、また、外部からのデータ転送完了を示すデータ転送
完了信号ＤＣ＊を入力する。バス制御部ＢＩＦはその他
にプロセッサ内部の制御を行うための信号も出力する。
なお連続転送を行う場合にはバスサイズに応じてアドレ
ス加算機構ＡＤＤに加算情報を送り、アドレス出力レジ
スタＡＯＲの保持値を所定数だけ増加させ、次のバスサ
イクルで出力すべきアドレスを自動的に生成するように
なっている。バス制御部ＢＩＦには物理空間管理機構３
から所定の属性情報３１が与えられ、例えば前記バイト
コントロール信号ＢＣｉの生成に利用される。

【００３０】マイクロプロセッサ１からアドレスバスＡ
Ｂに出力されるアドレス信号及びバス制御部ＢＩＦから
出力されるバス制御信号によってメインメモリ４が読出
し動作されると、その読出しデータはデータバスＤＢを
介してマイクロプロセッサ１に取り込まれる。このデー
タはアライナＡＬＮでバス制御部ＢＩＦからのバスサイ
ズの情報に従ってデータバス上の有効な情報のみを抽出
されてデータ入力レジスタＤＩＲに送りこまれる。また
データはキャッシュ取り込み許可状態のときデータキャ
ッシュＤＣにも取り込まれ、その後同一のアドレスでア
クセスが行われるときには外部アクセスを行わずデータ
キャッシュＤＣからデータが読み出されることになる。
なおキャッシュ取り込み許可／不許可状態は物理情報バ
ッファＰＩＢから属性情報３１のひとつとして指定する
ことができる。

【００３１】マイクロプロセッサ１からアドレスバスＡ
Ｂに出力されるアドレス信号及びバス制御部ＢＩＦから
出力されるバス制御信号によってメインメモリ４に書き
込み動作が指示されると、書き込みデータはデータ出力
レジスタＤＯＲにセットされた後、アライナＡＬＮでバ
ス制御部ＢＩＦからのバスサイズ情報に従ってデータバ
ス上の有効なバイト位置に乗せられて出力される。また
データキャッシュＤＣ上に書き込み先のアドレスが存在
する場合には同時にデータキャッシュＤＣにも書き込み
が行われる。なおパリティチェック機構ＰＣＫはデータ
読み込み時にはデータバスに関するパリティチェックを
行い、データ書き込み時にはデータバス上の情報に対し
てパリティビットを付加する機能を持つ。

【００３２】命令読み込みの場合もデータ読み込みの場
合と同様の動作をする。但し図には示していないが一般
には命令はアライナＡＬＮを経由せずに命令制御ユニッ
トの命令取り込み機構に直接転送される場合が多い。ま
た命令キャッシュＩＣやデータキャッシュＤＣには、特
に図示はしていないが、一般には物理アドレスが入力さ
れている。

【００３３】〔３〕論理空間管理

【００３４】前記命令制御実行ユニット１１で生成され
るアドレス情報はアドレス出力レジスタＡＯＲにセット
される。論理空間管理を行っているときには、論理空間
管理機構２が機能する。この場合アドレス出力レジスタ
ＡＯＲが保持するアドレス情報は論理アドレスと解釈さ
れ、論理空間管理機構２によって物理アドレスに変換さ
れる。

【００３５】論理空間管理機構２は、図２に示されるよ
うに、論理アドレスと物理アドレスの変換表である論理
空間管理テーブル（アドレス変換テーブル）ＡＴを検索
するための動的アドレス変換機構ＤＡＴと、これにより
得られた論理アドレスと物理アドレスとの関係対を一時
的に記憶しておくアドレス変換バッファＴＬＢとから構
成される。アドレス出力レジスタＡＯＲから出力される
論理アドレスはアドレス変換バッファＴＬＢに取り込ま
れる。取り込まれた論理アドレスがアドレス変換バッフ
ァＴＬＢ内に登録されているものと一致する場合には、
対応する関係対から物理アドレスを得てアドレス変換バ
ッファＴＬＢから物理アドレス２１が出力される。ま
た、取り込まれた論理アドレスがアドレス変換バッファ
ＴＬＢに登録されていない場合には、動的アドレス変換
機構ＤＡＴによってアドレス変換テーブルベースレジス
タＡＴＢＲが指す論理空間管理テーブルＡＴが検索さ
れ、検索によって得られた結果がデータバスＤＢを通し
てアドレス変換バッファＴＬＢに登録され、その後、上
記と同様にしてアドレス変換バッファＴＬＢから物理ア
ドレス２１が出力される。尚、マイクロプロセッサ１が
論理空間管理を行っていないときには、１点鎖線の矢印
で示されるようにアドレス変換バッファＴＬＢをバイパ
スする経路を通ってアドレス出力レジスタＡＯＲの内容
がそのまま物理アドレスとして出力される。このように
して得られた物理アドレス２１はそのままアドレスバス
ＡＢに出力される。

【００３６】ここで、論理空間管理におけるアドレス変
換方式としては、特に制限されないが、図３に示される
ような２レベルページング方式を採用することができ
る。この方式は、論理空間を先ず大きなセグメントに分
割し、夫々を更にページ単位に区分するという２段階の
区分とされる。図３におけるセグメントテーブル及びペ
ージテーブルが前記論理空間管理テーブルＡＴに構成さ
れている。

【００３７】〔４〕物理空間管理

【００３８】物理管理機構３は、前記論理空間管理で生
成される物理アドレス２１若しくは命令制御実行ユニッ
ト１１から出力される物理アドレス２１を入力し、当該
物理アドレスに対応する属性情報を取得したり、属性情
報を必要に応じて修正したりする。物理空間管理機構３
は、物理アドレスと対応付けられる属性情報を含む物理
空間管理テーブルＰＭＴを検索したり必要に応じて属性
情報を書換制御するための物理テーブル検索制御機構Ｐ
ＴＳと、これによって得られた物理アドレスと属性情報
の関係対を一時的に記憶しておく物理情報バッファＰＩ
Ｂとから構成される。物理情報バッファＰＩＢは、これ
に供給される物理アドレス２１が物理情報バッファＰＩ
Ｂ内に登録されているものと一致するか否かを判定し、
一致する場合には、対応する関係対から得た属性情報３
１をバス制御部ＢＩＦなどに出力する。バス制御部ＢＩ
Ｆは、その属性情報などに従って、マイクロプロセッサ
１内部の制御や外部バスの制御信号を生成する。またそ
の物理アドレス２１が物理情報バッファＰＩＢに登録さ
れていない場合には物理アドレス２１の出力が一時停止
され、物理テーブル検索制御機構ＰＴＳによって物理空
間管理テーブルベースレジスタＰＴＢＲが指す物理空間
管理テーブルＰＭＴが検索され、その検索結果がデータ
バスＤＢ並びに物理テーブル検索制御機構ＰＴＳを経由
して物理情報バッファＰＩＢに登録され、その後、物理
アドレス２１の出力を再開して上記と同様にして物理情
報バッファＰＩＢから属性情報３１を得てバス制御部Ｂ
ＩＦに与える。物理アドレス信号２１及びバス制御部Ｂ
ＩＦから出力される制御信号によるメインメモリ４のア
クセスが行われると、そのアクセスが読出しか書き込み
かの種別により必要に応じて参照情報や変更情報といっ
た属性情報の書換を行う。このとき、物理情報バッファ
ＰＩＢと物理空間管理テーブルＰＭＴとの内容の整合性
を維持するように考慮される。即ち、物理情報バッファ
ＰＩＢの属性情報を書き換えたときは必ずそれに対応す
る物理空間管理テーブルＰＭＴの属性情報も変更する。

【００３９】ＢＷＴはバスウォッチャであり、特に制限
されないが、外部バスマスタモジュールによる書き込み
サイクル時におけるアドレスバス上のアドレスを取り込
み、データキャッシュＤＣとメインメモリ４との記憶デ
ータの整合を保ったりするためのエントリ修正の指示を
生成する。

【００４０】〔５〕物理空間管理テーブル

【００４１】図４には物理空間管理テーブルＰＭＴの構
造および検索方法の一例が示される。ここでは物理アド
レスは３２ビット構成としている。物理アドレスを上位
側から２、８、１０ビットに分割する。上位２ビットは
物理アドレス空間を１Ｇバイトずつの領域に分割する。
各領域には１本ずつ物理空間管理テーブルベースレジス
タＰＴＢＲが割当てられ、各領域に対応する物理空間管
理テーブルＰＭＴの先頭アドレスを指定する。次の８ビ
ットは各領域内を４Ｍバイトずつのセクションに分割
し、更に次の１０ビットは各セクション内を４ｋバイト
ずつのページに分割する。物理空間管理テーブルＰＭＴ
はこの例では物理セクションテーブルＰＳＴと物理ペー
ジテーブルＰＰＴの２段で構成される。物理空間管理テ
ーブルベースレジスタＰＴＢＲは物理セクションテーブ
ルＰＳＴの先頭アドレスを指定する。また物理セクショ
ンテーブルＰＳＴには物理ページテーブルＰＰＴの先頭
アドレスが含まれている。ある物理アドレスに対するテ
ーブル検索は次のように行われる。まず物理アドレスの
上位２ビットＲで４本の物理空間管理テーブルベースレ
ジスタＰＴＢＲのうち１本が選択される。ここに含まれ
る値と物理アドレスの次の８ビットＳを加算したものが
物理セクションテーブルＰＳＴ内の対応するエントリの
アドレスとなる。さらにこのエントリに含まれる値と物
理アドレスの次の１０ビットＰを加算したものが物理ペ
ージテーブルＰＰＴ内の対応するエントリのアドレスと
なる。この中に属性情報が記述されており、マイクロプ
ロセッサ１はこの内容を読み込んで物理アドレスと対に
して物理情報バッファＰＩＢに保持して使用する。前記
加算演算は物理テーブル検索制御機構ＰＴＳが行う。な
お、この分割の場合、物理セクションテーブルＰＳＴの
エントリ数は２の８乗で２５６エントリ、物理ページテ
ーブルＰＰＴのエントリ数は２の１０乗で１０２４エン
トリとなる。物理セクションテーブルＰＳＴの一つのエ
ントリが４バイト、物理ページテーブルＰＰＴの一つの
エントリが１バイトとすると、物理セクションテーブル
ＰＳＴと物理ページテーブルＰＰＴのテーブルサイズは
共に１ｋバイトとなり、管理を行うには手頃な大きさに
なる。

【００４２】〔６〕物理空間管理テーブルのエントリ構
成例

【００４３】図５には物理空間管理テーブルを構成する
エントリの構造の一例が示される。物理空間管理テーブ
ルベースレジスタＰＴＢＲは３２ビットあり、上位２２
ビットには物理セクションテーブルＰＳＴの先頭アドレ
スを示す物理セクションテーブルべースＰＳＴＢがセッ
トされている。物理セクションテーブルＰＳＴをアクセ
スする場合には下位１０ビットは０が入っているものと
みなす。従って物理セクションテーブルＰＳＴは１ｋバ
イト単位に置くことが可能である。下位１０ビットの内
訳は次のようになっている。

【００４４】ＢＳは２ビットありバスサイズを指定す
る。例えばＢＳ＝００は８ビット、０１は１６ビット、
１０は３２ビット、１１は６４ビットというような指定
が可能である。

【００４５】ＷＴは同様に２ビットありメモリアクセス
時のウェイトに関する指定を行う。例えばＷＴ＝００は
ウェイトなし、０１は１ウェイト、１０は２ウェイト、
１１は外部機器からのデータ転送完了信号を待つという
ような指定が可能である。プロセッサが高速になるとデ
ータ転送完了信号を外部で作る余裕がなくなる。このた
めプロセッサおよびメモリ自体は高速動作可能であるに
もかかわらずウェイトを入れざるを得なくなる。このよ
うな場合に高速メモリに対して予めウェイト数を指定し
ておけば、プロセッサおよびメモリの最高性能を引き出
すことができる。

【００４６】ＰＰはバスのパイプライン動作（アドレス
パイプライン）を行うかどうかを指定する。ＰＰ＝０な
らパイプライン動作しない、１ならパイプライン動作す
ることを示す。バスパイプラインを行う場合、例えばア
ドレスを２クロック以内に外部でラッチしてもらうこと
を要求する。したがって、マイクロプロセッサ１は所定
期間アドレスを出力するとバスサイクルの完了を待たず
に次のアドレスを出力することができる。外部機器にと
っては予め次のアドレスを知ることができるため早めに
応答準備を開始することができ、システム全体としての
高速化に有効である。

【００４７】ＷＥは書き込みアクセスの許可を指定す
る。ＷＥ＝０なら書き込みは禁止される。また１なら許
可される。ＷＥ＝０のアドレスに書き込みを行おうとす
るとプロセッサはメモリ保護違反例外を発生する。この
機能はデータの保護に有効である。

【００４８】ＣＢはキャッシュメモリのコピーバック
（ライトバック）を行うかどうかを指定する。ＣＢ＝０
ならコピーバック禁止、１ならコピーバックすることを
示す。対象となるキャッシュメモリはマイクロプロセッ
サ１に内蔵のものでも外部に接続されるものでもよい。
例えば論理空間管理対象のメモリはコピーバック禁止、
スタックやタスク固有の情報はコピーバック対象とする
ことが考えられる。

【００４９】ＮＣはキャッシュへの取り込み制御であ
る。ＮＣ＝０なら取り込み可能、１なら禁止を意味す
る。マルチプロセッサにおける共有メモリや、入出力装
置が割り当てられているアドレスはキャッシュへの取り
込みを禁止する必要がある。

【００５０】ＰＥはパリティイネーブルである。ＰＥ＝
０のときパリティチェック及びパリティ付加は行わず、
１のときこれらを行うことを示す。

【００５１】ＣＴは物理セクションテーブルＰＳＴがあ
るかどうかを示す。ＣＴ＝０のときこのエントリに対す
る物理セクションテーブルＰＳＴは存在しない。また１
のときは物理セクションテーブルＰＳＴが続くことを示
す。ＣＴを用いることによって物理空間管理テーブルベ
ースレジスタＰＴＢＲ一本分の管理する１Ｇバイト全体
の属性が同一である場合、物理セクションテーブルＰＳ
Ｔや物理ページテーブルＰＰＴを用意する必要がなくな
り、メモリの節約になると共に、ユーザは同一内容のテ
ーブルを多数作成する煩わしさから開放される。ＣＴが
１の場合、物理空間管理テーブルベースレジスタＰＴＢ
Ｒ内にあるＢＳからＰＥまでの情報は無視され次に続く
テーブルの内容が有効になる。

【００５２】物理セクションテーブルエントリ（物理セ
クションテーブルＰＳＴの一つのエントリ）ＰＳＴＥは
物理空間管理テーブルベースレジスタＰＴＢＲと同一の
内容を持つが、上位２２ビットが物理ページテーブルＰ
ＰＴの先頭アドレスである点が異なる。なお後述するよ
うにＢＳ，ＰＥは物理ページテーブルエントリＰＰＴＥ
から削除した。従ってこの情報についてはＣＴが１であ
っても物理セクションテーブルエントリＰＳＴＥの記述
内容が有効になる。

【００５３】物理ページテーブルエントリ（物理ページ
テーブルＰＰＴの一つのエントリ）ＰＰＴＥはこれまで
のものと異なり、８ビット構成である。情報としては次
段のテーブルアドレスおよび次段への継続を示すビット
ＣＴがなくなる。またページ毎に保持すべき論理空間関
連の属性情報として参照ビットＲ、変更ビットＭが付加
される。この結果は１１ビットになるが、ここでは更に
ＢＳ，ＰＥの合計３ビットの情報を削って８ビットとな
るように構成にした。こうすることによって物理ページ
テーブルのサイズを半分の１ｋバイトに抑えることがで
きる。尚、ページテーブルエントリＰＰＴＥにおいて情
報ＢＳ，ＰＥを削除することにより、これらは最少４Ｍ
バイト単位で管理されることになるが、一般の使用では
支障ないと判断される。

【００５４】〔７〕バスサイジング

【００５５】図６には物理空間管理テーブルＰＭＴによ
ってバスサイズを管理するときのメモリの構成例が示さ
れる。メインメモリ４を構成するメモリ４５、４６、４
７はそれぞれバスサイズが３２、１６、８ビットであ
る。またメモリアドレスは、例えば１６進表示でメモリ
４５が０ｘｘ−ｘからＢｘｘ−ｘまで、メモリ４６がＣ
ｘｘ−ｘからＥｘｘ−ｘまで、メモリ４７がＦｘｘ−ｘ
に割り当てられている。マイクロプロセッサ１からはデ
ータバス上の有効なバイト位置を示すバイトコントロー
ル信号ＢＣ０〜ＢＣ３が各メモリに入力されている。メ
モリはバイトを単位として構成されており、メモリ４５
はバイトコントロール信号ＢＣ０−ＢＣ３のそれぞれに
対して応答する機能を持っている。しかしメモリ４６は
ＢＣ０とＢＣ１に対してのみ応答する。

【００５６】図７にはバスサイズ指定に対しマイクロプ
ロセッサ１内のデータがどのようにバスに出力されるか
を示す。例えばバスサイズ指定が１６ビットであってプ
ロセッサ内のデータが３２ビットかつアドレス出力レジ
スタＡＯＲにセットされた書き込みアドレスが−ｘｘ１
であるときを考える。バスサイズ指定が１６ビットであ
ることからデータバスの有効なバイト位置はバイトコン
トロール信号ＢＣ０，ＢＣ１に対応するバイト位置とな
る。この場合のバスの動作は次のようになる。最初のバ
スサイクルではＢＣ１のみアサートされデータバス上の
対応するバイトに最初の１バイトデータが出力される。
次にアドレス出力レジスタＡＯＲは＋１され、ＢＣ０，
ＢＣ１がアサートされると共に対応するバイト位置に続
くデータが出力される。ＡＯＲは＋２され最後のバスサ
イクルでＢＣ０のみアサートされると共に対応するバイ
ト位置にデータが最後の１バイト分出力される。なお書
き込みの場合について説明したが読み込みの場合の動作
も同様である。

【００５７】図８は図６のメモリ構成に対するテーブル
設定の例である。同図の例はバスサイズ制御にのみ注目
した場合のテーブル設定例である。アドレス０ｘｘ−か
らＢｘｘ−まで３Ｇバイトの物理空間は図６に示される
ように３２ビット幅となっており物理空間管理テーブル
ベースレジスタＰＴＢＲ１本は１Ｇバイトを管理するた
め、このアドレス範囲に対してはＰＴＢＲ０〜２のみで
バスサイズの指定が可能である。この設定例に従えば、
当該３Ｇバイトの物理空間に関しては物理空間管理テー
ブルは不要であり、ＣＴ＝０と設定しておきレジスタ中
のＢＳにバスサイズを指定しておけばよい。

【００５８】一方アドレスＣｘｘ−からＥｘｘ−までの
７６８Ｍバイトは１６ビット幅、Ｆｘｘ−の２５６Ｍバ
イトは８ビット幅となっており、管理単位が１Ｇバイト
の物理空間管理テーブルベースレジスタＰＴＢＲだけで
は指定できない。従ってＰＴＢＲ３においてＣＴ＝１と
して物理空間管理テーブルの使用を宣言すると共に、Ｐ
ＳＴＢには物理セクションテーブルＰＳＴの先頭アドレ
スを設定する。このときＰＴＢＲ３の他の情報は無効に
なる。物理セクションテーブルＰＳＴは１エントリの管
理範囲が４Ｍバイトである。従ってＰＳＴＥ０〜ＰＳＴ
Ｅ１９１まではバスサイズ１６ビット、ＰＳＴＥ１９２
〜ＰＳＴＥ２５５はバスサイズ８ビットを指定するよう
に設定を行う。この場合物理ページテーブルＰＰＴは不
要なので各ＰＳＴＥのＣＴは０としておけばよい。

【００５９】尚、図８のテーブル設定例はバスサイズの
設定にのみ着目した例であり、実際にはその他の属性情
報が存在するためテーブルの構成も細分化される。この
とき、物理ページテーブルを必要としない物理領域、即
ち、物理セクションテーブル又は物理空間管理テーブル
ベースレジスタにおけるビットＣＴが０にされて管理さ
れる物理領域は、Ｉ／Ｏアドレスのように物理メモリ上
に固定的に存在していて欲しいところのページ入れ替え
対象外とされる。ページ入れ替え対象外とされるので、
本実施例に従えばその物理領域に対しては参照ビットＲ
と変更ビットＭも不要とされている。

【００６０】〔８〕アドレスパイプライン

【００６１】図９は、図８の属性情報設定においてさら
にアドレスパイプライン有効と設定した場合のバスの動
作をタイミングチャートで示したものである。アドレス
ａの値は１６進表示でＢＦＦＦＦＦＦＦＣであってバス
サイズが３２ビットから１６ビットに切り替わる境界の
アドレスである。また読み込みデータは連続転送するこ
とを仮定している。バスは２クロックで動作する。しか
しアドレスからデータ出力までは３クロック必要であ
り、アドレスパイプライン動作によってこのギャップを
解消している。クロック１ではアドレスａが出力される
と共に、アドレスストローブＡＳ＊、パイプライン信号
ＰＰ＊がアサートされる。アドレスａはクロック２まで
出力された後データ転送の完了を待たずに次のアドレス
ａ＋４の出力が開始される。データＤｉ（）はクロッ
ク３でマイクロプロセッサ１に到着し、この状態はデー
タ完了信号ＤＣ＊でマイクロプロセッサ１に通知され
る。このような動作はメモリ側がアドレスパイプライン
動作に対応するためのアドレスラッチ機構などを備えた
構成となっているために可能になる。

【００６２】この例ではバスサイズの切り替わりでもバ
スのパイプライン動作が可能にされる。これは、マイク
ロプロセッサ１内部のバス制御部ＢＩＦが物理情報バッ
ファＰＩＢから出力されるバスサイズ情報をもらってバ
イトコントロールのための信号を形成して出力するから
である。ダイナミックバスサイジングの場合にはクロッ
ク２ないし３の時点でアドレスａに対するバス幅が外部
のバス制御回路から報告される。従ってアドレスの加算
が可能になるのは早くてもクロック３からであり、クロ
ック３から次のアドレスを発行することはできない。こ
のように物理アドレスのバスサイズ情報を物理空間管理
テーブルを介して予め指定することによってアドレスパ
イプラインとバスサイジングとの両立が可能になる。

【００６３】

〔９〕マルチプロセッサシステム

【００６４】図１０には論理空間管理機構２を持つマル
チプロセッサのシステム構成例が示される。各マイクロ
プロセッサ１−１，１−２はローカルメモリ４３−１，
４３−２の他にバスインタフェース６−１，６−２を通
じて共有メモリ４４をアクセスすることができる。また
共有メモリ４４は論理空間管理の対象となっており２次
記憶装置５との間でページ単位で転送（ページ入れ替
え）が発生する。仮想記憶システムにおける論理空間は
一般的に２次記憶装置５に対応付けられており、ある論
理アドレスのページがメモリ上に用意されていない場
合、オペレーティングシステムの介在によって２次記憶
装置からのページの転送が発生する。この時オペレーテ
ィングシステムはメモリ上にあって最近参照されていな
いページをまず検索する。この機能をサポートするため
に前記参照ビットＲが存在する。またそのページに書き
込みが行われたかどうかに従って２次記憶装置への書き
戻しを行うかどうかを決定する。書き込みが行われてい
なければ書き戻す必要はなく転送時間が節約できる。こ
の機能をサポートするために前記変更ビットＭがある。
これらのビットＲ，Ｍは物理的なメモリ属性情報の一つ
であり、前記物理空間管理テーブルＰＭＴ上に用意され
ている。この図では共有メモリ４４のページイメージが
物理空間管理テーブルＰＭＴに１対１に対応して設けら
れている状態が一例として図示されている。

【００６５】オペレーティングシステムの介在による前
記ページ入れ替えのための処理では、物理空間管理テー
ブルＰＭＴの内容を順次スキャンして、参照ビットＲ及
び変更ビットＭを調べていく。このとき、前記参照ビッ
ト及び変更ビットなどの属性情報は物理アドレスとを直
接対応づけ可能なように当該テーブルＰＭＴに保有され
ているので、前記命令制御実行ユニット１１で直接物理
アドレスを生成して当該スキャン動作を行うことがで
き、そのための処理は極めて簡単であり、オペレーティ
ングシステム若しくはソフトウェアへの負担が軽減され
て処理速度が向上する。

【００６６】このシステム構成においてそれぞれのプロ
セッサ１は内部に物理空間管理テーブルＰＭＴのコピー
である物理情報バッファＰＩＢを持っており、そこには
変更ビットＭもコピーされている。今プロセッサ１−２
が共有メモリ４４に書き込みを行うことを考える。また
そのページに関する属性情報がそれぞれの物理情報バッ
ファＰＩＢ−１とＰＩＢ−２の両方に既にコピーされて
おり、変更ビットＭは０になっている、即ちまだ書き込
みされていないことを意味しているものとする。ここで
プロセッサ１−２が共有メモリ４４に書き込みを行う
と、物理管理テーブル検索制御機構ＰＴＳ−２は物理空
間管理テーブルＰＭＴの対応する属性情報関係対の変更
ビットＭを１に書き換える。また同時にそのコピーであ
るプロセッサ１−２内の物理情報バッファＰＩＢ−２に
ついても該当するアドレスの関係対の変更ビットＭを１
に書き換える。

【００６７】マルチプロセッサシステムの場合、同一関
係対のコピーは更に他のプロセッサ即ちここではプロセ
ッサ１−１にも存在する。従ってプロセッサ１−１内の
物理情報バッファＰＩＢ−１の該当アドレスに対する関
係対の変更ビットＭに対しても同様の書き換えを行う必
要がある。この方法にはプロセッサ１−２がプロセッサ
１−１に対して何等かの信号線により書き換えを知らせ
る方法と、プロセッサ１−１がバス上の情報を監視し、
共有メモリ４４への書き込みが発生した場合にはそのア
ドレスをモニタし物理情報バッファＰＩＢ−１に反映さ
せる方法がある。本実施例では、前記バスウォッチャＢ
ＷＴを利用して後者のバスモニタ形式を採用する。この
ようにして各プロセッサ１内の物理情報バッファＰＩＢ
の内容が物理空間管理テーブル４１と同一になることを
保証することができる。

【００６８】図１１には図１０のシステム構成において
論理空間管理を行うマルチプロセッサシステムにおける
ファイルの割当て状況の一例が示される。物理メモリ
（１次記憶４４）は考察を簡単にするため図１１の
（ａ）に示すように１〜４の４ページのみ存在するもの
とする。またファイル（２次記憶５）上にはａ，ｂ，
ｃ，ｄ等のページがあるものとする。プロセッサ１−１
とプロセッサ１−２は別々に論理空間管理されており、
論理空間上の論理ページ（仮想ページとも記す）とファ
イル上のページの対応も異なる。例えば、論理空間上で
のファイル割当において、論理空間上のページ５、６に
対し、プロセッサ１−１ではファイル上のページａ，ｂ
が対応し、プロセッサ１−２ではファイルのページｅ，
ｆが対応している。

【００６９】図１２には前記図１１の（ｂに示される）
ファイル割付けのもとでの物理メモリの使用状況と変更
ビットＭの設定状況が示される。図１２の（ａ）におけ
る第１枠は経過時間を示し、第２枠はプロセッサ１−１
によるアクセス状況を示し、第３枠はプロセッサ１−２
によるアクセス状況を示す。第２及び３枠内の上段はア
クセスする論理空間上のページ番号であり、下段はその
アクセスが書き込み（Ｗ）であるか読み出し（Ｒ）であ
るかを示す。また第３乃至６枠は物理メモリの各ページ
に対して割り当てられるファイル上のページを示す。ハ
ッチングはファイルからメモリに転送された後メモリ上
のデータに対して書き込みが行われたことを意味する。

【００７０】物理メモリの使用状況の推移は次のように
なる。物理メモリのページ３に注目する。物理メモリ３
へのファイルの取り込みは経過時間３で行われる。この
ときプロセッサ１−１は仮想ページ３からの読み出しを
行おうとしている。これはファイルのｃに対応するがま
だメモリには取り込まれていない。従ってプロセッサ１
−１はページ不在例外を発生しファイルからページｃの
読み込みを行う。転送先はまだ使用されていない物理ペ
ージ３である。この転送処理の後プロセッサ１−１は仮
想ページ３に対して読み出しアクセスを行いこれは実際
には物理ページ３へのアクセスとなる。次に経過時間４
においてプロセッサ１−２が仮想ページ３に対して書き
込みを行う。このページはファイル上のｃであり物理ペ
ージ３に対応する。次に経過時間７ではプロセッサ１−
２が仮想ページ５からの読み出しを行おうとするがこれ
に対応するファイルのｅはまだメモリ上に取り込まれて
いない。そこでプロセッサ１−２は現在いちばん使用さ
れていないページとして物理ページ３を選択し、この内
容をファイルに書き戻してここに新しくｅをファイから
取り込む処理を行う。このようにして物理ページ３の内
容はファイル上のｅに変更される。

【００７１】ここでアドレス変換テーブル上に変更ビッ
トＭがある場合の、経過時間６までの変更ビットＭの状
況が図１２の（ｂ）に示される。この場合は仮想ページ
に対する書き込みのみ管理の対象とするものであるか
ら、プロセッサ１−１については物理ページ１に割り当
てられる同一内容ａを持つ仮想ページ１と仮想ページ５
の夫々の変更ビットＭが相互に異なる現象を生ずる。こ
れは、図１において概念的に示されるように、論理空間
１００の論理ページ１，５が経時的に物理空間４の物理
ページ１に割り当てられた状態であり、論理ページ１，
５に対応する論理空間管理テーブルＡＴの別々の場所に
変更ビットＭが保有されるからである。また論理ページ
３はプロセッサ１−１とプロセッサ１−２とでは同一の
内容ｃに対するものであるにもかかわらず変更ビットＭ
の値が異なる。これも夫々のマイクロプロセッサ１−
１，１−２が個々に固有の論理空間管理機構２−１，２
−２を介して変更ビットＭのような属性情報を論理空間
に対応づけて管理するからである。従ってオペレーティ
ングシステムはこのことを充分認識した上で論理空間管
理を行わなくてはならず。ページ入れ替えなどの処理が
複雑化し、且つその処理にも時間がかかる。

【００７２】同様に物理空間管理テーブルＰＭＴで変更
ビットＭを管理するとき、時間６が経過するまでの変更
ビットＭの状況が図１２の（ｃ）に示される。この場合
仮想ページに対してどのような書き込みが行われても物
理ページに対する実際の書き込みのみを管理するので上
記のような不一致が生じることはない。結果としては物
理ページの１、２、３が変更されていることを変更ビッ
トＭを見ることによって知ることができる。なおこの場
合物理ページの管理単位は仮想ページの管理単位と一致
するかそれより小さいことが要求される。従って例えば
仮想ページのサイズが４ｋバイトの場合は物理ページの
サイズも４ｋバイトとすることが適当である。

【００７３】上記実施例によれば以下の作用効果があ
る。

【００７４】（１）マイクロプロセッサ１の外部に配置
される物理空間管理テーブルＰＭＴには物理空間の利用
形態若しくはマッピング状態に応じ必要とされる如何様
な属性情報をも配置しておくことができ、且つ、マイク
ロプロセッサ１内部の記憶手段の記憶容量に影響されな
い。したがって、システムの要求仕様に応じて物理空間
をその用途などに応じて如何様に細かくマッピングして
も、バスサイズやページ入れ替えのために利用される参
照並びに変更情報など物理空間に関する属性情報を、シ
ステムで要求される細かさ若しくは分解能をもって管理
することができる。

【００７５】（２）マイクロプロセッサ１は物理空間管
理テーブルＰＭＴから検索した属性情報を物理アドレス
と対応づけて一次的に保持するバッファ手段ＰＩＢを有
し、アクセス動作に際してその物理アドレスに対応する
有効なエントリが当該バッファ手段ＰＩＢにある場合に
はその属性情報を利用する。したがって、物理空間に関
する属性管理のための構成がマイクロプロセッサ１のチ
ップ面積増大をもたらさず、且つバスサイズ情報などそ
の属性情報を利用するための指示の生成を高速化するこ
とができる。

【００７６】（３）物理空間管理テーブルＰＭＴに対し
て、物理セクションテーブルや物理ページテーブルのよ
うな複数レベルのテーブル構造を採用することにより、
また、物理空間管理テーブル検索制御手段ＰＳＴは、物
理空間管理テーブルＰＭＴのアドレスを指定するための
単数若しくは複数のベースレジスタＰＴＢＲを有し、ベ
ースレジスタＰＴＢＲの値と物理アドレスの一部との演
算で得られる値、又は／及び、この値と前記物理アドレ
スの残りの一部又は全部との演算で得られる値に基づい
て物理空間管理テーブルを検索することにより、物理空
間管理テーブルＰＭＴのためのメモリ利用効率を向上さ
せ、且つ、物理空間に対する属性情報の管理を極めて細
かく行うことを可能にする。

【００７７】（４）物理アドレスのバスサイズ情報が物
理空間管理テーブルを介して予め指定され、マイクロプ
ロセッサ１内部のバス制御部ＢＩＦが物理情報バッファ
ＰＩＢから出力されるバスサイズ情報をもらってバイト
コントロールのための信号を形成するから、バスサイズ
の切り替わりでもアドレスパイプライン動作を確実に行
うことができる。

【００７８】（５）属性情報は物理空間に直接的に対応
付けされて管理され、論理空間上の異なるアドレスに対
して同一の物理アドレスを割り付けるページ共有を行っ
た場合、およびマルチプロセッサ構成において各プロセ
ッサが別々の論理空間管理テーブルを使用する場合で
も、一つの物理アドレスに対して一つの参照、変更情報
が対応される。これにより、参照、変更情報と物理アド
レスの相互間で矛盾を生ぜず、且つ、参照、変更情報の
管理を極めて容易に行うことができる。

【００７９】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００８０】例えば上記実施例では論理空間管理機構を
マイクロプロセッサの内部に有する構造を一例として説
明したが、メモリマネージメントユニットのような論理
空間管理機構をマイクロプロセッサの外部に配置するシ
ステムであってもよい。また、物理空間管理テーブルの
構造は上記実施例の２レベル構造に限定されない。更に
属性情報は上記実施例で説明したものを全て含まなくて
もよく、また別の属性情報を含んでもよい。

【００８１】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００８２】すなわち、マイクロプロセッサの外部に配
置される物理空間管理テーブルには物理空間の利用形態
若しくはマッピング状態に応じ必要とされる如何様な属
性情報をも配置しておくことができ、且つ、マイクロプ
ロセッサ１内部の記憶手段の記憶容量に影響されないか
ら、システムの要求仕様に応じて物理空間をその用途な
どに応じて如何様に細かくマッピングしても、バスサイ
ズやページ入れ替えのために利用される参照並びに変更
情報など物理空間に関する属性情報を、システムで要求
される細かさ若しくは分解能をもって管理することがで
きるという効果がある。

【００８３】マイクロプロセッサは物理空間管理テーブ
ルから検索した属性情報を物理アドレスと対応づけて一
次的に保持するバッファ手段を有し、アクセス動作に際
してその物理アドレスに対応する有効なエントリが当該
バッファ手段にある場合にはその属性情報を利用する。
したがって、物理空間に関する属性管理のための構成が
マイクロプロセッサのチップ面積増大をもたらさず、且
つバスサイズ情報などその属性情報を利用するための指
示の生成を高速化することができるという効果がある。

【００８４】物理空間管理テーブルに対して、物理セク
ションテーブルや物理ページテーブルのような複数レベ
ルのテーブル構造を採用することにより、物理空間管理
テーブルのためのメモリ利用効率を向上させ、且つ、物
理空間に対する属性情報の管理を極めて細かく行うこと
ができるという効果がある。

【００８５】物理アドレスのバスサイズ情報が物理空間
管理テーブルを介して予め指定され、マイクロプロセッ
サ内部のバス制御部が物理情報バッファから出力される
バスサイズ情報をもらってバイトコントロールのための
信号を形成するから、バスサイズの切り替わりでもアド
レスパイプライン動作を確実に行うことができるという
効果がある。

【００８６】属性情報は物理空間に直接的に対応付けさ
れて管理され、論理空間上の異なるアドレスに対して同
一の物理アドレスを割り付けるページ共有を行った場
合、およびマルチプロセッサ構成において各プロセッサ
が別々の論理空間管理テーブルを使用する場合でも、一
つの物理アドレスに対して一つの参照、変更情報が対応
される。これにより、参照、変更情報と物理アドレスの
相互間で矛盾を生ぜず、且つ、参照、変更情報の管理を
極めて容易に行うことができるという効果がある。

【図面の簡単な説明】

【図１】図１は本発明が適用される記憶管理の概要を示
す一例説明図である。

【図２】図２は図１に示した記憶管理を適用した本発明
の一実施例に係る記憶管理システムのブロック図であ
る。

【図３】図３は論理空間管理におけるアドレス変換方式
の一例としての２レベルページング方式の説明図であ
る。

【図４】図４は物理空間管理テーブルの構造および検索
方法の一例説明図である。

【図５】図５は物理空間管理テーブルを構成するエント
リの一例構造説明図である。

【図６】図６は物理空間管理テーブルによってバスサイ
ズを管理するときのメモリの一例構成説明図である。

【図７】図７はバスサイズ指定に対しマイクロプロセッ
サ内のデータがどのようにバスに出力されるかを示す一
例説明図である。

【図８】図８は図６のメモリ構成に対する物理管理テー
ブルの設定例を示す説明図である。

【図９】図９はアドレスパイプラインとバスサイジング
とを並行させる場合の一例動作タイミングチャートであ
る。

【図１０】図１０は論理空間管理機構を持つマルチプロ
セッサシステムの一例ブロック図である。

【図１１】図１１は図１０のシステム構成において論理
空間管理を行うマルチプロセッサシステムにおけるファ
イルの割当て状況の一例を示す説明図である。

【図１２】図１２は前記図１１のファイル割付けのもと
での物理メモリの使用状況と変更ビットＭの設定状況を
示す一例説明図である。

【図１３】図１３は物理空間上の一例メモリマッピング
図である。

【図１４】図１４は内蔵レジスタを利用してバスサイズ
を管理する従来技術の説明図である。

【符号の説明】

１ マイクロプロセッサ １１ 命令制御及び実行ユニット ２ 論理空間管理機構 ２１ 物理アドレス ＴＬＢ アドレス変換バッファ ＤＡＴ 動的アドレス変換機構 ＡＴ 論理空間管理テーブル ３ 物理空間管理機構 ３１ 属性情報 ＢＳ バスサイズ情報 Ｒ 参照ビット Ｍ 変更ビット ＰＩＢ 物理情報バッファ ＰＴＳ 物理テーブル検索制御機構 ＰＭＴ 物理空間管理テーブル ＰＴＢＲ 物理空間管理テーブルベースレジスタ ＰＳＴ 物理セクションテーブル ＰＰＴ 物理ページテーブル ４ メインメモリ（１次記憶） ５ 磁気ディスク装置（２次記憶） ＢＩＦ バス制御部 ＢＣ０乃至ＢＣ３ バイトコントロール信号 ＩＣ 命令キャッシュ ＤＣ データキャッシュ ＰＣＫ パリティチェック機構 ＡＯＲ アドレスレジスタ ＡＤＤ アドレス加算機構 ＤＩＲ データ入力レジスタ ＤＯＲ データ出力レジスタ ＡＬＮ アライナ ６ バスインタフェース

Claims (10)

【特許請求の範囲】
1. 【請求項１】 仮想記憶としての論理空間に対応する論
   理アドレスを生成するマイクロプロセッサと、 論理空間に対応する物理空間としての物理空間と、 論理空間の論理アドレスを物理空間の実アドレスに変換
   する情報を保持するための論理空間管理テーブルと、 論理空間管理テーブルが保有する情報を利用して論理ア
   ドレスを実アドレスに変換するための論理空間管理手段
   と、 複数領域の集合として把握される物理空間の夫々の領域
   の属性情報を当該物理空間の領域と対応づけて保持する
   ために前記マイクロプロセッサの外部に配置された物理
   空間管理テーブルと、 この物理空間管理テーブルから属性情報を取得して管理
   するために前記マイクロプロセッサに設けられた物理空
   間管理手段と、 を有して成る記憶管理システム。
2. 【請求項２】 前記物理空間管理手段は、物理アドレス
   による外部アクセスに先立って当該物理アドレスに対応
   する属性を含む情報を物理空間管理テーブルから検索す
   る機能を少なくとも有する物理空間管理テーブル検索制
   御手段と、前記物理空間管理テーブル検索制御手段で得
   られた情報を一次的に保持する物理情報バッファ手段と
   を有してなるものである請求項１記載の記憶管理システ
   ム。
3. 【請求項３】 前記属性情報は、物理空間に割り当てら
   れるハードウェアとの間でデータ転送を行うために必要
   なバスのサイズを指定するためのバスサイズ情報を含む
   ものである請求項２記載の記憶管理システム。
4. 【請求項４】 前記物理空間管理テーブル検索制御手段
   は、物理空間管理テーブル及び前記物理情報バッファ手
   段の情報に含まれる属性情報を書き換える機能を有する
   ものである請求項３記載の記憶管理システム。
5. 【請求項５】 １次記憶とされる物理空間に対して２次
   記憶とされる周辺記憶装置を更に有し、このとき前記属
   性情報は、物理空間上の領域に対して情報を参照したか
   否かを示す参照情報及び物理空間上の領域に対して情報
   を変更したか否かを示す変更情報を含むものである請求
   項４記載の記憶管理システム。
6. 【請求項６】 所定の手順に従ってフェッチした命令を
   解読し、これによって得られる制御信号に基づいて命令
   を実行する命令制御実行手段と、 内部で生成される論理アドレスを実アドレスに変換して
   出力するための論理空間管理手段と、 論理空間管理手段で生成される実アドレスの属性を管理
   するための物理空間管理手段とを含み、 前記物理空間管理手段は、物理空間の物理アドレスと当
   該物理アドレスによって特定される領域の属性情報とを
   対にした物理情報対を保持するための物理情報バッファ
   手段と、前記命令制御実行手段又は論理空間管理手段で
   生成された物理アドレスに対応する物理アドレスを含む
   物理情報対が前記物理情報バッファ手段に存在しない場
   合には、当該物理アドレスに対応する属性情報を外部か
   ら検索する物理空間管理テーブル検索制御手段とを含ん
   で、 成るものであるマイクロプロセッサ。
7. 【請求項７】 前記物理情報バッファ手段は、前記命令
   制御実行手段又は論理空間管理手段で生成された物理ア
   ドレスに対応する物理アドレスを含む物理情報対が存在
   するか否かを判定し、存在しない場合にはその旨を前記
   物理空間管理テーブル検索制御手段に通知し、存在する
   場合には該当する属性情報を出力するものである請求項
   ６記載のマイクロプロセッサ。
8. 【請求項８】 前記物理情報バッファ手段から出力され
   る物理情報を受けて、外部とのデータ転送に必要なバス
   のサイズを指定するための信号を出力可能なバス制御部
   を更に含んで成る請求項７記載のマイクロプロセッサ。
9. 【請求項９】 前記物理空間管理テーブル検索制御手段
   は、物理空間管理テーブルのアドレスを指定するための
   単数若しくは複数のベースレジスタを有し、ベースレジ
   スタの値と物理アドレスの一部との演算で得られる値、
   又は／及び、この値と前記物理アドレスの残りの一部又
   は全部との演算で得られる値に基づいて物理空間管理テ
   ーブルを検索するものである請求項６乃至８の何れか１
   項記載のマイクロプロセッサ。
10. 【請求項１０】 前記物理空間管理テーブル検索制御手
    段は、物理空間管理テーブル及び前記物理情報バッファ
    手段の情報に含まれる属性情報を整合させるために書き
    換える機能を有するものである請求項６乃至９の何れか
    １項記載の記憶管理システム。