JP3457644B2 - データ処理装置およびデータ処理システム - Google Patents
データ処理装置およびデータ処理システムInfo
- Publication number
- JP3457644B2 JP3457644B2 JP2000519834A JP2000519834A JP3457644B2 JP 3457644 B2 JP3457644 B2 JP 3457644B2 JP 2000519834 A JP2000519834 A JP 2000519834A JP 2000519834 A JP2000519834 A JP 2000519834A JP 3457644 B2 JP3457644 B2 JP 3457644B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- external device
- data processing
- control information
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 41
- 239000000872 buffer Substances 0.000 claims description 24
- 230000004044 response Effects 0.000 claims description 2
- OOYGSFOGFJDDHP-KMCOLRRFSA-N kanamycin A sulfate Chemical group OS(O)(=O)=O.O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CN)O[C@@H]1O[C@H]1[C@H](O)[C@@H](O[C@@H]2[C@@H]([C@@H](N)[C@H](O)[C@@H](CO)O2)O)[C@H](N)C[C@@H]1N OOYGSFOGFJDDHP-KMCOLRRFSA-N 0.000 claims 1
- 238000000034 method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- CFKMVGJGLGKFKI-UHFFFAOYSA-N 4-chloro-m-cresol Chemical compound CC1=CC(O)=CC=C1Cl CFKMVGJGLGKFKI-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008520 organization Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
等のデータ処理装置に関するものであり、特に、接続す
る外部デバイスを効率よく制御するデータ処理装置に関
する。
周波数の向上により性能の向上を目指しているが、現実
にはデータ処理装置を繋ぐシステムバスの周波数の向上
が追いつかないため思うように性能が向上していないの
が現状である。またシステムバスに繋がる各種外部デバ
イスの種類も多種多様になってきているため制御が複雑
になり、これも性能が向上しない理由の1つとなってい
る。
スの1つとして、昨今注目されている物としてPCMCIAイ
ンタフェースが挙げられる。ここで、PCMCIAとは、IC
メモリカードの標準化団体であるPCMCIA(PC Memory Car
d International Association )により、標準化された
ICメモリカードなどのインタフェース仕様であり、モ
デムやLANなどの入出力仕様にも適用されている。
幅の設定がダイナミックに変更可能であるため、システ
ムに最適な構成を取りやすい。ただし、従来のデータ処
理装置においては、PCMCIAのウェイトやバス幅の設定を
ダイナミックに切り替えられる機能に十分に対応し切れ
ていないのが実状である。
外部デバイスをアクセスする仮想アドレスをアドレス変
換バッファ(TLB)を用いて外部メモリアドレスに変換
する技術が採用されている。TLBはこのアドレス変換情
報を使って外部メモリアドレスを生成するだけでなく、
アクセス権の判定をしたり、内蔵するキャッシュメモリ
のキャッシュアクセスモードを選択することもある。ア
クセス権とは、データ処理装置に内蔵されたモードレジ
スタにより決定された内部モードによりロード・ストア
別に許可するアクセスを規定するものであり、このアク
セス権に違反するアクセスを起こすとデータ処理装置は
例外を発生させる。キャッシュのアクセスモードにはラ
イトスルーアクセスやコピーバックアクセスなどの種類
があり、このアクセスモードをアドレス変換の際に使用
するTLBごとに切り替える方法である。従来のデータ処
理装置におけるTLBは、このようにアドレス変換を行
い、またアドレス変換の際にデータ処理装置内の制御を
行うものであるが、データ処理装置と接続される外部デ
バイスの制御を考慮したTLBを採用することは、従来は
全く意識すらされていなかった。
ータ処理装置にシステムバスを介してPCMCIA等のインタ
フェースを有する外部デバイスを接続する場合において
も、PCMCIAへのアクセスにおけるバス幅やウェイトは固
定的に扱うことしかできず、PCMCIAのウェイトやバス幅
の設定をダイナミックに切り替えられる機能に十分に対
応できないという問題があった。PCMCIAへのアクセスに
おけるバス幅やウェイトなどの制御情報を、たとえデー
タ処理装置内の制御レジスタ等に保持する構成をとった
としても、これらのバス幅やウェイトなどの設定を変更
する必要が生じた場合は、その都度制御レジスタなどの
設定を変更する必要が生じる。これではいくつかの設定
を同時に使用したい場合に性能が向上しない。
できるPCMCIA等のインタフェースを有する外部デバイス
に対して、実動作中にこの変更機能を容易に使用するこ
とを可能とするデータ処理装置およびデータ処理システ
ムを提供することである。
明細書の記述および添付図面から明からになるであろ
う。
要を簡単に説明すれば以下の通りである。
データ処理装置内に設けられたTLBに、PCMCIAなどのイ
ンタフェースを有する外部デバイスのアクセス方法等を
指定する外部デバイス制御情報をアドレス変換情報ごと
に格納しておき、外部デバイスのアクセスに用いる論理
アドレスをTLBを介して変換する際に、当該制御情報をT
LBから取り出せるようにする。制御情報は仮想アドレス
を変換する際にTLBから同時に読み出される。仮想アド
レスをTLBを用いて変換しない場合は、内蔵レジスタ等
に保持されている外部デバイス制御のための既定値を用
いる回路を内蔵する。
外部デバイスをアクセスする方法をTLBのアドレス変換
情報の一部として、登録しておくことにより、TLBを介
して、アドレス変換を行う際に、仮想アドレスから物理
アドレスに変換されたページ単位毎に外部デバイスのア
クセス方法を指定した情報を用いることが可能となる。
また仮想アドレスからTLBのアドレス変換情報を用い
て、アドレス変換を行わない場合でも内蔵レジスタの既
定値を使用することで、外部デバイスのアクセス方法を
指定可能となる。
外部デバイスを接続したデータ処理装置の構成を表す図
である。第2図は、本発明の一実施例であるデータ処理
装置に設けられた命令TLBの構成の例を表す図である。
第3図は、本発明の一実施例であるデータ処理装置に設
けられたデータTLBの構成の例を表す図である。第4図
は、本発明の一実施例であるデータ処理装置に設けられ
た外部バスコントローラの構成の例を表す図である。第
5図は、本発明の一実施例であるデータ処理装置に設け
られた外部バスコントローラの構成の例を表す図であ
る。第6図は、PCMCIAアクセスの処理フローを示す図で
ある。それぞれの図面で使用されている符号は次の通り
である。第7図は、本発明の一実施例である第1図のPC
MCIAインタフェースにICメモリカードを接続させた図で
ある。尚、図面に記載された番号は以下に対応する。1
00…データ処理装置、101…CPU、102…命令TL
B、103…命令キャッシュ、104…データTLB、10
5…データキャッシュ、106…外部バスコントロー
ラ、107…ROM、108…SRAM、109…PCMCIA、1
10…SDRAM、137…命令LTB変換情報/データTLB変
換情報セレクタ、200…命令TLBアドレス変換バッフ
ァ、201…命令TLB比較器、202…命令TLBアドレス
生成回路、203…命令TLB仮想アドレス/物理アドレ
スセレクタ、204…命令TLBアドレスデコーダ、20
5…命令TLB制御情報セレクタ、206…命令TLB制御情
報格納レジスタ、300…データTLBアドレス変換バッ
ファ、301…データTLB比較器、302…データTLBア
ドレス生成回路、303…データTLB仮想アドレス/物
理アドレスセレクタ、304…データTLBアドレスデコ
ーダ305…データTLB制御情報セレクタ、306…デ
ータTLB制御情報格納レジス、400…タイミングコン
トロール制御回路、401…バス幅・メモリ属性判定回
路、500…タイミングコントロール制御情報格納レジ
スタ、501…タイミングコントロール制御情報格納レ
ジスタ。
システムバスを介して外部デバイスと接続されているデ
ータ処理システムの構成を示す。
命令TLB(102)、命令キャッシュ(103)、デー
タTLB(104)、データキャッシュ(105)、外部
バスコントローラ(106)から構成され、データ処理
装置(100)は、システムバスを介して、外部デバイ
スとして、ROM(107)、SRAM(108)、PCMCIA
(109)、SDRAM(110)が接続されている。
デバイスは、特にこれらに限定されるものではない。第
1図では、主として本発明に関わる機能のみを図に示し
てある。
中央演算装置CPU(101)から命令フェッチ要求を受
ける。命令フェッチ要求を受けた、命令TLB(102)
は、CPU(101)から信号線(120)に出力された
命令フェッチアドレスを受け取り、アドレス変換を行
い、信号線(122)を介して、その変換されたアドレ
スを命令キャッシュ(103)に送る。それと同時にPC
MCIA(109)への制御情報も信号線(124、12
5)から出力され、セレクタ(137)でセレクトされ
て、信号線(138、139)を介して外部バスコント
ローラ(106)へ送られる。
のタイミングコントロール信号、信号線(125)は、
PCMCIAアクセスのためのメモリ属性情報とするが、特に
PCMCIAアクセスのための制御情報、またはその他の外部
デバイスのアクセス方法を指定する情報であれば、これ
らに限定しない。
は、信号線(121)を介して、例外信号をCPU(10
1)へ送る。
より変換されたアドレスを信号線(122)を介して受
け取り、そのアドレスを用いて、キャッシュメモリから
命令コードを読み出し、信号線(123)を介して、そ
の命令コードをCPU(101)へ返す。
デバイスから命令を読み出す必要が生じる。この場合、
命令TLB(102)により変換されたアドレスを信号線
(126)に乗せ、アドレスはアドレスバスを介して外
部バスコントローラ(106)へ送られる。
06)は、そのアドレスが、PCMCIA(109)へのアク
セスである場合、信号線(138、139)のPCMCIAの
制御情報を用いて、PCMCIA(109)のアクセス方法を
判別して、PCMCIAをアクセスし、キャッシュメモリへ命
令を返す。その他の外部メモリとして図に示すROM(1
07)、SRAM(108)、SDRAM(110)何れかのア
クセスの場合は、その外部メモリからシステムバスを介
して命令を読み取り、信号線(127)に乗せ、その命
令をキャッシュメモリへ返す。
ドを解読して、命令を実行する。
を行う場合、リードアクセスを用いて説明すると、CPU
(101)は、データTLB(104)へ信号線(12
9)を介して、外部デバイスをアクセスするための仮想
アドレスを送る。その仮想アドレスを受け取ったデータ
TLB(104)は、アドレス変換を行い、信号線(13
3)を介して、その変換された物理アドレスをデータキ
ャッシュ(105)に送る。それと同時にPCMCIA(10
9)の制御情報も外部バスコントローラへ信号線(13
0、131)からセレクタ(137)によりセレクトさ
れ、信号線(138、139)を介して送られる。命令
TLB(102)と同様にアドレス変換に失敗した時は、
信号線(132)を介して、例外信号をCPU(101)
へ送る。データキャッシュ(105)は、データTLB
(104)により変換された物理アドレスを用いて、デ
ータキャッシュメモリからデータを読み出し、CPU(1
01)へ返す。キャッシュメモリ内にデータが存在しな
かった場合は、外部デバイスからデータを読み出す必要
が生じる。この場合、データTLB(104)により変換
されたアドレスを信号線(133)に乗せ、アドレスバ
スを介して、外部バスコントローラ(106)へ送られ
る。
06)は、そのアドレスが、PCMCIAアクセスである場合
は、信号線(138、139)のPCMCIAの制御情報を用
いて、PCMCIA(109)のアクセス方法を判別して、PC
MCIAアクセスし、キャッシュメモリへデータを返し、デ
ータ線(136)を介して、CPU(101)へそのデー
タを返す。この他の外部メモリ、ROM(107)、SRAM
(108)、SDRAM(110)の何れかのアクセスであ
る場合は、その外部メモリからシステムバスを介してデ
ータを読み取り、信号線(135)に乗せ、キャッシュ
メモリへデータを返す。
が、ライトアクセスの場合は、CPU(101)の命令実
行から外部デバイスをアクセスするまでの一連の動作に
違いはなく、外部デバイスへデータを書き込む。
ュにのみデータを書き込み、外部デバイスへの書き込み
を行わない場合もある。
をアクセスする仮想アドレスが命令TLB(102)、ま
たはデータTLB(104)を用いて外部メモリアドレス
に変換されるとき、変換前の仮想アドレスは32ビット
や64ビットで構成され、変換後の外部メモリアドレス
はデータ処理装置がサポートする外部アドレス空間に収
まるように変換される。通常このアドレス空間は28ビ
ット〜32ビットが一般的であるが、本発明は特にこれ
に限定されない。TLBにより変換される仮想アドレス空
間の範囲は1Kバイト、4Kバイト、64Kバイト、1
Mバイトなどデータ処理装置によっても異なるがこのよ
うな領域毎に変換出来る構成になっている。この変換の
情報はTLBに複数個登録されており、対応するアドレス
変換情報を使ってデータ処理装置が自動的にアドレス変
換を行う。TLBに登録できるアドレス変換情報の数はデ
ータ処理装置によっても異なるが64〜256の範囲が
一般的である。対応するアドレス変換情報がTLBに存在
しない場合、データ処理装置は一般的に例外を発生する
が、ソフトウェアが例外処理ルーチンの中で、再度アド
レス変換情報をTLBに登録する。またこの処理をデータ
処理装置が自動的に行う場合もある。
示したものである。
報を持った4つのアドレス変換バッファからなる命令TL
B(102)を用いて説明する。
フェッチアドレスを変換するアドレス変換バッファ(2
00)のおのおのにアドレス変換するための情報を有
し、そのアドレス変換バッファへの書き込みは、CPUか
ら書き込み位置の指定された信号が信号線(120)か
ら入力され、また、その書き込みデータを信号線(12
8)より、入力される。
情報VPNは、外部メモリ空間よりも広い範囲で設定され
る仮想アドレス空間のアドレス、Vは、その変換情報の
有効/無効を示し、SZは、VPNの仮想アドレス空間の範
囲(1Kバイト、4Kバイト、64Kバイト、1Mバイ
ト)、PPNは、変換されるべき外部メモリ空間のアドレ
ス、SAは、PCMCIAのメモリ属性情報、TCは、PCMCIAのタ
イミングコントロール情報である。SAおよびTCは、異な
るPPNごとに変更した値が設定可能である。アドレス変
換バッファを使用しない場合に用いられる内蔵レジスタ
(206)への書き込みは、CPU(101)より信号線
(128)へPCMCIAの設定データが入力され書き込まれ
る。
号線(120)の命令フェッチアドレスに対応する4個
のアドレス変換情報VPNとを比較器(201)により一
度に比較し、変換するアドレス空間の範囲をマスク処理
し、その変換情報の有効/無効情報Vにより判定する。
判定結果により、アドレス変換に失敗した場合は、CPU
に例外信号を送る。成功したときは、その変換されるべ
きアドレス変換情報PPNを読み出し、アドレス生成回路
(202)により物理アドレスを生成する。キャッシュ
使用時には、その生成された物理アドレスが、キャッシ
ュ未使用時には、信号線(120)のアドレスがセレク
タ(203)を通して選ばれる。
信号TCとメモリ属性選択信号SAを読み出す。このとき、
信号線(120)をアドレスデコーダ(204)を用い
てデコードし、そのデコードされた信号により、アドレ
ス変換バッファを使用する場合と使用いない場合をセレ
クタ(205)を用いて選択する。アドレス変換バッフ
ァ(200)を使用しない場合は、PCMCIA制御情報を設
定した内蔵レジスタ(206)の値を、アドレス変換バ
ッファを使用した場合は、アドレス変換バッファのTCと
SAを外部バスコントローラへ出力する。
レス変換バッファに登録しておくことにより、アドレス
変換を行う際、変換されたアドレスのペーシ単位毎にPC
MCIAのアクセスを指定した情報を用いることが可能とな
る。また、アドレス変換を行わない場合でも、内蔵レジ
スタの既定値を用いることでPCMCIAのアクセスが指定可
能となる。
す。
報を持った64個のアドレス変換バッファからなるデー
タTLB(104)を用いて説明する。
部デバイスをアクセスするための仮想アドレスを物理ア
ドレスに変換するアドレス変換バッファ(300)のお
のおのにアドレス変換するための情報を有し、そのアド
レス変換バッファへの書き込みは、CPU(101)から
書き込み位置の指定された信号が信号線(129)から
入力され、またその書き込みデータを信号線(136)
より、入力され書き込まれる。書き込むアドレス変換情
報は、第2図の命令TLB(102)のアドレス変換情報
と同じである。
内蔵レジスタ(306)への書き込みは、CPU(10
1)より信号線(136)へPCMCIAの設定データが入力
され書き込まれる。
を受けると、信号線(129)の仮想アドレスに対応す
る64個のアドレス変換情報VPNとを比較器(301)
により一度に比較し、変換するアドレス空間の範囲をマ
スク処理し、その変換情報の有効/無効情報Vにより判
定する。判定結果により、アドレス変換に失敗した場合
は、CPUに例外信号を送る。成功したときは、その変換
されるべきアドレス変換情報PPNを読み出し、アドレス
生成回路(302)により物理アドレスを生成する。
が、キャッシュ未使用時には、信号線(129)のアド
レスがセレクタ(303)を通して選ばれる。
御信号TCとメモリ属性選択信号SAを読み出す。このと
き、信号線(129)をアドレスデコーダ(304)を
用いてデコードし、そのデコードされた信号により、ア
ドレス変換バッファを使用する場合と使用いない場合を
セレクタ(305)を用いて選択する。アドレス変換バ
ッファ(300)を使用しない場合は、PCMCIA制御情報
を設定した内蔵レジスタ(306)の値を、アドレス変
換バッファを使用した場合は、アドレス変換バッファ
(300)のTCとSAを外部バスコントローラへ出力す
る。
成の一例を示す図である。図は主としてPCMCIAを制御す
る機能部分のみを示している。
信号線(138)からメモリ属性選択信号により、PCMC
IAのアクセスするメモリ空間とバス幅を選択する。以下
メモリ属性信号(138)により制御するメモリの属性
およびバス幅の具体例を説明する。例えば、メモリ属性
選択信号(138)が3ビットの情報とすれば、010
は、8ビットI/O空間、011は、16ビットI/O
空間、100は、8ビット共用メモリ空間、101は、
16ビット共用メモリ空間、110は、8ビットメモリ
属性空間、111は、16ビットメモリ属性空間などに
振り分けられる。
などの制御信号(402)を出力するタイミングは、信
号線(139)のタイミングコントロール信号を用い
て、タイミングコントロール制御部(400)によりウ
ェイト幅を決め、PCMCIAアクセスのタイミングをコント
ロールする。例えば、タイミングをコントロールするに
は、タイミングコントロール制御回路(400)によ
り、バス幅、メモリ属性判定回路(401)に送られ
た、ウエイト値をカウンタに設定し、そのカウンタが0
になっるまで、システムバスへの入出力を行わないよう
にする方法がある。
成の一例を示す図であり、外部バスコントローラのタイ
ミングコントロール制御用の内蔵レジスタを用いたPCMC
IAアクセス機能部を示している。
(500)と内蔵レジスタ2(501)を用いて、信号
線(139)のタイミングコントロール信号により、ど
ちらかを選択して、処理する。ここでは、内蔵レジスタ
を2つしか示していないが、信号線(139)のタイミ
ングコントロール信号のビット幅に合わせて、レジスタ
の数は、特に制限されない。
いる。命令TLB(102)からのPCMCIAアクセス、デー
タTLBからのPCMCIAアクセスともに共通の動作フローを
示している。PCMCIAアクセス要求(600)に対し、ア
ドレス変換可能かを判定する(601)、アドレス変換
情報が登録されていない場合、再登録を行う(60
2)。再登録には、ソフトプログラム上の例外処理ルー
チンで行うが、データ処理装置が自動で行ってもよい。
アドレス変換可能であった場合は、変換情報を用いて、
物理アドレスに変換され(603)、同時にPCMCIA制御
情報を出力する(604)。外部バスコントローラ(1
06)により、物アドレスが、PCMCIAアクセス領域か判
定される(605)。PCMCIAアクセス領域でなければ、
PCMCIA以外のメモリアクセスを行う(606)。PCMCIA
アクセス領域であれば、PCMCIAの制御情報を用いて、PC
MCIAのアクセス方法を決定する(607)。
デバイスを接続した形態を示す図面である。ここでは、
ICメモリカード(111)を接続した例を示している
が、PCMCIAインタフェースに接続されるデバイスは本実
施例に限定されること無く、モデム等の他のデバイスの
接続も可能である。
MCIAインタフェースには6つの空間属性が存在する。具
体的には、動作中に8ビット/16ビットの切り替えを
行う信号を示すIOIS16、モデム等によって使用される8
ビットと16ビットの2つのI/O空間、メモリカード等
によって使用される8ビットと16ビットの2つのメモ
リ空間及びPCMCIAインタフェースに接続されるデバイス
の仕様を読み出すためのメモリ属性空間である。上記空
間を如何にして動作させるかについてはプログラムによ
って規定することとなるが、以下にその1実施例を示
す。まず、PCMCIAへアクセスする際、初めに上記のメモ
リ属性空間へのアクセスを行い、インタフェースには何
が接続されているか、接続されているデバイスの仕様は
どうか、及び上記I/O空間或いはメモリ空間の何れを使
用するか等の情報を読み出す。次に、読み取った情報を
基に、指定された空間を使用するに動作を開始する。こ
のように、PCMCIAインタフェースは、それに接続された
デバイスの制御を行うが、その方法についてはプログラ
ムに依存するものである。
Claims (14)
- 【請求項1】CPUから出力される第1のアドレスと、 前記第1のアドレスを第2のアドレスへと変換するアド
レス変換手段と、 第1の外部デバイスと第2の外部デバイスとにアドレス
を出力するアドレス出力手段とを有するデータ処理シス
テムにおいて、 前記アドレス出力手段を介して前記第1の外部デバイス
に前記第1のアドレスを出力する際は、前記アドレス出
力手段は前記アドレス変換手段内に含まれるレジスタに
記憶されている第1の外部デバイス制御情報を前記第1
のアドレスと共に前記第1の外部デバイスに出力し、 前記アドレス出力手段を介して前記第2の外部デバイス
に前記第2のアドレスを出力する際は、前記アドレス出
力手段は前記アドレス変換手段内に前記第1のアドレス
或いは前記第2のアドレスに対応付けて記憶されている
第2の外部デバイス制御情報を前記第2のアドレスと共
に前記第2の外部デバイスに出力することを特徴とする
前記データ処理システム。 - 【請求項2】前記第2の外部デバイスは、PCMCIAインタ
フェースを有するデバイスであることを特徴とする請求
項1に記載のデータ処理システム。 - 【請求項3】前記第2の外部デバイス制御情報は、前記
デバイスのアクセスタイミング、メモリ属性及びバス幅
の少なくとも1つを規定する情報を含むことを特徴とす
る請求項2に記載のデータ処理システム。 - 【請求項4】前記アドレス変換手段は前記第2のアドレ
スを出力し、 前記第2のアドレスは、キャッシュメモリとバスとを経
由して前記アドレス出力手段へと入力されることを特徴
とする請求項2又は3に記載のデータ処理システム。 - 【請求項5】前記第2の外部デバイスはメモリ又はモデ
ムを有し、前記メモリ又は前記モデムは前記第2の外部
デバイス制御情報によって制御される前記PCMCIAインタ
フェースによって制御されることを特徴とする請求項2
乃至4の何れかに記載のデータ処理システム。 - 【請求項6】第1のアドレスを出力するCPUと、 前記第1のアドレスを入力して前記第1のアドレスを第
2のアドレスへと変換して、前記第2のアドレスを出力
するアドレス変換手段と、 前記第2のアドレスを入力して前記第2のアドレスを外
部デバイスに出力する外部バス制御手段とを有するデー
タ処理装置であって、 前記アドレス変換手段は、アドレス変換バッファとレジ
スタと選択手段とを有しており、 前記アドレス変換バッファは、前記第1のアドレス或い
は前記第2のアドレスの何れかに対応付けて前記外部デ
バイスを制御するための第1の外部デバイス制御情報を
記憶しており、 前記レジスタは、第2の外部デバイス制御情報を有して
おり、 前記選択手段は、前記第1の外部デバイス制御情報か前
記第2の外部デバイス制御情報かの何れかを選択して、
前記外部バス制御手段に出力することを特徴とするデー
タ処理装置。 - 【請求項7】前記外部デバイスは、PCMCIAインタフェー
スを有するデバイスであり、 前記第1の外部デバイス制御情報と前記第2の外部デバ
イス制御情報とは、前記外部デバイスのアクセスタイミ
ング、メモリ属性或いはバス幅の内の少なくとも1つを
規定する情報であることを特徴とする請求項6に記載の
データ処理装置。 - 【請求項8】前記選択手段は、前記アドレス変換バッフ
ァを使用しないとき、前記レジスタに格納された前記第
2の外部デバイス制御情報を前記外部バス制御手段に出
力することを特徴とする請求項6又は7に記載のデータ
処理装置。 - 【請求項9】前記アドレス変換手段は、更に、前記第1
のアドレスを受けるアドレスデコーダを有し、 前記選択手段は、前記アドレスデコーダのデコード結果
に基づき、前記第1の外部デバイス制御情報と前記第2
の外部デバイス制御情報との何れかを選択して前記外部
バス制御手段に出力することを特徴とする請求項6又は
7に記載のデータ処理装置。 - 【請求項10】CPUから出力される第1のアドレスと、 前記第1のアドレスを第2のアドレスへと変換するアド
レス変換手段と、 第1の外部デバイスと第2の外部デバイスとにアドレス
を出力するアドレス出力手段とを有するデータ処理シス
テムであって、 前記アドレス出力手段を介して前記第1の外部デバイス
に前記第1のアドレスを出力する際は、前記アドレス変
換手段は、前記アドレス変換手段内に含まれるレジスタ
に記憶されている第1の外部デバイス制御情報を前記ア
ドレス出力手段に出力し、 前記アドレス出力手段を介して前記第2の外部デバイス
に前記第2のアドレスを出力する際は、前記アドレス変
換手段は前記第1のアドレス或いは前記第2のアドレス
に対応付けて記憶されている第2の外部デバイス制御情
報を前記アドレス出力手段に出力することを特徴とする
前記データ処理システム。 - 【請求項11】前記第2の外部デバイスは、PCMCIAイン
タフェースを有するデバイスであることを特徴とする請
求項10に記載のデータ処理システム。 - 【請求項12】前記第2の外部デバイス制御情報は、前
記デバイスのアクセスタイミング、メモリ属性及びバス
幅の少なくとも1つを規定する情報を含むことを特徴と
する請求項11に記載のデータ処理システム。 - 【請求項13】前記アドレス変換手段は前記第2のアド
レスを出力し、 前記第2のアドレスは、キャッシュメモリとバスとを経
由して前記アドレス出力手段へと入力されることを特徴
とする請求項10乃至12の何れかに記載のデータ処理
システム。 - 【請求項14】前記第2の外部デバイスはメモリ又はモ
デムを有し、前記メモリ又は前記モデムは前記第2の外
部デバイス制御情報によって制御される前記PCMCIAイン
タフェースによって制御されることを特徴とする請求項
10乃至13の何れかに記載のデータ処理システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-303911 | 1997-11-06 | ||
JP30391197 | 1997-11-06 | ||
PCT/JP1998/005002 WO1999024906A1 (fr) | 1997-11-06 | 1998-11-06 | Processeur de donnees et systeme de traitement de donnees |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3457644B2 true JP3457644B2 (ja) | 2003-10-20 |
Family
ID=17926761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000519834A Expired - Fee Related JP3457644B2 (ja) | 1997-11-06 | 1998-11-06 | データ処理装置およびデータ処理システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US6851036B1 (ja) |
JP (1) | JP3457644B2 (ja) |
WO (1) | WO1999024906A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050081015A1 (en) * | 2003-09-30 | 2005-04-14 | Barry Peter J. | Method and apparatus for adapting write instructions for an expansion bus |
US7305574B2 (en) * | 2004-10-29 | 2007-12-04 | International Business Machines Corporation | System, method and storage medium for bus calibration in a memory subsystem |
US7331010B2 (en) | 2004-10-29 | 2008-02-12 | International Business Machines Corporation | System, method and storage medium for providing fault detection and correction in a memory subsystem |
US7512762B2 (en) | 2004-10-29 | 2009-03-31 | International Business Machines Corporation | System, method and storage medium for a memory subsystem with positional read data latency |
US7225287B2 (en) * | 2005-06-01 | 2007-05-29 | Microsoft Corporation | Scalable DMA remapping on a computer bus |
US7478259B2 (en) | 2005-10-31 | 2009-01-13 | International Business Machines Corporation | System, method and storage medium for deriving clocks in a memory system |
US7685392B2 (en) | 2005-11-28 | 2010-03-23 | International Business Machines Corporation | Providing indeterminate read data latency in a memory system |
US7669086B2 (en) | 2006-08-02 | 2010-02-23 | International Business Machines Corporation | Systems and methods for providing collision detection in a memory system |
US7490217B2 (en) * | 2006-08-15 | 2009-02-10 | International Business Machines Corporation | Design structure for selecting memory busses according to physical memory organization information stored in virtual address translation tables |
US7539842B2 (en) * | 2006-08-15 | 2009-05-26 | International Business Machines Corporation | Computer memory system for selecting memory buses according to physical memory organization information stored in virtual address translation tables |
US7870459B2 (en) | 2006-10-23 | 2011-01-11 | International Business Machines Corporation | High density high reliability memory module with power gating and a fault tolerant address and command bus |
US7721140B2 (en) | 2007-01-02 | 2010-05-18 | International Business Machines Corporation | Systems and methods for improving serviceability of a memory system |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5841479A (ja) * | 1981-09-07 | 1983-03-10 | Nec Corp | 主記憶装置 |
JPS61190642A (ja) * | 1985-02-20 | 1986-08-25 | Hitachi Ltd | 主記憶制御方式 |
JPS61253559A (ja) * | 1985-05-02 | 1986-11-11 | Nec Corp | マイクロプロセツサ |
JPS62100850A (ja) * | 1985-10-28 | 1987-05-11 | Fujitsu Ltd | 主記憶アクセス処理方式 |
JPS63646A (ja) * | 1986-06-20 | 1988-01-05 | Matsushita Electric Ind Co Ltd | メモリアクセス待ち制御回路 |
JPH0322050A (ja) * | 1989-06-19 | 1991-01-30 | Matsushita Graphic Commun Syst Inc | メモリ制御装置 |
JPH0520197A (ja) * | 1991-07-09 | 1993-01-29 | Hitachi Ltd | 記憶管理システム及びマイクロプロセツサ |
JPH0567000A (ja) * | 1991-09-09 | 1993-03-19 | Nec Ic Microcomput Syst Ltd | マイクロプロセツサ |
JPH07320018A (ja) * | 1994-05-26 | 1995-12-08 | Canon Inc | メモリカード並びにメモリカードを使用する電子機器およびメモリカードのアクセススピード設定方法 |
JPH0895943A (ja) * | 1994-09-20 | 1996-04-12 | Hitachi Ltd | マイクロプロセッサ |
JPH08320830A (ja) * | 1994-09-09 | 1996-12-03 | Hitachi Ltd | データ処理装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63296158A (ja) | 1987-05-28 | 1988-12-02 | Canon Inc | 情報処理装置 |
JPH04205159A (ja) | 1990-11-30 | 1992-07-27 | Hitachi Ltd | データ処理装置 |
US5727184A (en) * | 1994-06-27 | 1998-03-10 | Cirrus Logic, Inc. | Method and apparatus for interfacing between peripherals of multiple formats and a single system bus |
WO1996027836A1 (en) * | 1995-03-07 | 1996-09-12 | Paul Charles | System and method for expansion of a computer |
US5960463A (en) * | 1996-05-16 | 1999-09-28 | Advanced Micro Devices, Inc. | Cache controller with table walk logic tightly coupled to second level access logic |
US6349362B2 (en) * | 1998-08-31 | 2002-02-19 | International Business Machines Corporation | Scheme to partition a large lookaside buffer into an L2 cache array |
-
1998
- 1998-11-06 US US09/530,787 patent/US6851036B1/en not_active Expired - Fee Related
- 1998-11-06 JP JP2000519834A patent/JP3457644B2/ja not_active Expired - Fee Related
- 1998-11-06 WO PCT/JP1998/005002 patent/WO1999024906A1/ja active Application Filing
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5841479A (ja) * | 1981-09-07 | 1983-03-10 | Nec Corp | 主記憶装置 |
JPS61190642A (ja) * | 1985-02-20 | 1986-08-25 | Hitachi Ltd | 主記憶制御方式 |
JPS61253559A (ja) * | 1985-05-02 | 1986-11-11 | Nec Corp | マイクロプロセツサ |
JPS62100850A (ja) * | 1985-10-28 | 1987-05-11 | Fujitsu Ltd | 主記憶アクセス処理方式 |
JPS63646A (ja) * | 1986-06-20 | 1988-01-05 | Matsushita Electric Ind Co Ltd | メモリアクセス待ち制御回路 |
JPH0322050A (ja) * | 1989-06-19 | 1991-01-30 | Matsushita Graphic Commun Syst Inc | メモリ制御装置 |
JPH0520197A (ja) * | 1991-07-09 | 1993-01-29 | Hitachi Ltd | 記憶管理システム及びマイクロプロセツサ |
JPH0567000A (ja) * | 1991-09-09 | 1993-03-19 | Nec Ic Microcomput Syst Ltd | マイクロプロセツサ |
JPH07320018A (ja) * | 1994-05-26 | 1995-12-08 | Canon Inc | メモリカード並びにメモリカードを使用する電子機器およびメモリカードのアクセススピード設定方法 |
JPH08320830A (ja) * | 1994-09-09 | 1996-12-03 | Hitachi Ltd | データ処理装置 |
JPH0895943A (ja) * | 1994-09-20 | 1996-04-12 | Hitachi Ltd | マイクロプロセッサ |
Also Published As
Publication number | Publication date |
---|---|
WO1999024906A1 (fr) | 1999-05-20 |
US6851036B1 (en) | 2005-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4763244A (en) | Paged memory management unit capable of selectively supporting multiple address spaces | |
US4890223A (en) | Paged memory management unit which evaluates access permissions when creating translator | |
US6321314B1 (en) | Method and apparatus for restricting memory access | |
JP3740195B2 (ja) | データ処理装置 | |
JP4295111B2 (ja) | メモリ管理システム及び線形アドレスに基づいたメモリアクセスセキュリティ付与方法 | |
JP3457644B2 (ja) | データ処理装置およびデータ処理システム | |
US4763250A (en) | Paged memory management unit having variable number of translation table levels | |
JP3520102B2 (ja) | マイクロコンピュータ | |
US4937738A (en) | Data processing system which selectively bypasses a cache memory in fetching information based upon bit information of an instruction | |
JPH07191903A (ja) | データ処理システムおよび動作方法 | |
JP3227707B2 (ja) | 走行モード別キャッシュメモリ制御方式 | |
JP2001092662A (ja) | プロセッサコア及びこれを用いたプロセッサ | |
US7415576B2 (en) | Data processor with block transfer control | |
JP2005512228A (ja) | 強化されたメモリアクセスセキュリティを提供する、メモリに対するデバイスのアクセスを制御するシステムおよび方法 | |
JPH0916462A (ja) | データ処理装置および処理方法 | |
US4766537A (en) | Paged memory management unit having stack change control register | |
US5572700A (en) | Cache access controller and method for permitting caching of information in selected cache lines | |
US6324635B1 (en) | Method and apparatus for address paging emulation | |
JPH0447349A (ja) | データ記憶装置 | |
KR100611305B1 (ko) | 주소 맵핑 방법 및 장치 | |
US5793991A (en) | Method of equalizing loads on a computer bus | |
JPH09160831A (ja) | 情報処理装置 | |
EP0598570A2 (en) | Region configuration system and method for controlling memory subsystem operations by address region | |
JP2540959B2 (ja) | 情報処理装置 | |
JPH08305634A (ja) | 情報処理方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030715 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |