JP2011107925A - プログラム、制御方法、並びに制御装置 - Google Patents
プログラム、制御方法、並びに制御装置 Download PDFInfo
- Publication number
- JP2011107925A JP2011107925A JP2009261511A JP2009261511A JP2011107925A JP 2011107925 A JP2011107925 A JP 2011107925A JP 2009261511 A JP2009261511 A JP 2009261511A JP 2009261511 A JP2009261511 A JP 2009261511A JP 2011107925 A JP2011107925 A JP 2011107925A
- Authority
- JP
- Japan
- Prior art keywords
- page
- descriptor
- shared
- read
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1009—Address translation using page tables, e.g. page table structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/109—Address translation for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4418—Suspend and resume; Hibernate and awake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
- G06F12/1063—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently virtually addressed
Abstract
【解決手段】Memory Management Unit(MMU)を搭載したコンピュータシステム上で、MMUのテーブルに対し、ソフトウェアの動作に必要なページに対して、全てのページにてページフォルトが発生するようにページテーブルエントリが書き換えられる。起動時は、アクセスするRAMに対して発生したページフォルトに対し、保存したメモリイメージのページ単位の読み込みが実行される。このような読み込みが行われことで、不要なページの読み込みが行われず、その分の起動時間を短縮することが可能となる。本発明は、パーソナルコンピュータや組み込み型のコンピュータを備える電子機器に適用できる。
【選択図】図4
Description
図1は、本発明を適用した情報処理装置の一実施の形態の構成を示す図である。本発明を適用した情報処理装置は、パーソナルコンピュータ(PC)に適用できることは勿論のこと、組み込み型のコンピュータを有する装置にも適用できる。組み込み型のコンピュータを含む装置としては、テレビジョン受像器、ハードディスクレコーダといった電子機器がある。ここでは、ハードディスクレコーダに対して本発明を適用したときを例にあげて説明する。
図2は、CPU101が装備するMMU131のモデルを示す図である。図2に示したMMU131は、32bitクラス以上のCPU101が装備するモデルである。MMU131の構成や、物理アドレス、仮想アドレス、各テーブルのインデックスに使用するbit数、テーブルの段数等は、CPU101のメーカに依存するものであるが、特にメーカのアーキテクチャに依存はしない。ここでは説明の都合上、32bit等の具体的な数字を例にあげて説明するが、その数値は、本発明の適用範囲の限定を示すものではない。
レベル1ディスクリプタ203のアドレス
= レベル1ディスクリプタテーブル201の先頭アドレス
+ 仮想アドレス202(VA[31:20]) ×4
レベル2ディスクリプタ206のアドレス
= レベル2ディスクリプタテーブル204の先頭アドレス
+ 仮想アドレス205(VA[19:12]) ×4
図6は、物理ページ207が、RAM102(図1)上に並んでいる状態を擬似的に示している。RAM102には、1ページ分の物理ページ207が、物理ページ207−0から順に、物理ページ207−nまで配列されている。MMU131搭載のCPU101上でソフトウェアが動作される場合、1ページの物理ページ207は、このように4KB乃至64KB単位で1ページとして管理されるように構成されていることが多い。
次に、本発明を適用したソフトウェアの動作について説明する。まず、概要を説明し、その後詳細を説明する。本発明によれば、ソフトウェアの局所性を利用し、ソフトウェアを高速に起動することができる。ソフトウェアにはOS等も含まれる。例えば、容量4GBのRAMを備えるハードウエア上で、所定のソフトウェアを動作させると仮定する。その所定のソフトウェアのプログラムおよびデータの容量の合計が、仮に4GBであったとする。一般的にソフトウェアは、様々なモードや機能を有し、所定の単一の機能だけで、全容量の4GBを使う可能性は極めて低い。
(B) イメージ保存プログラムが起動され、その起動されたイメージ保存プログラムにより、MMU131の全てのページテーブルに対してのアクセスを禁止するために、アクセス禁止を示す情報に所定の情報が書き換えられた後、上記(A)の状態のメモリイメージがレジスタに保存されて終了される
(C) 次回以降は、高速起動モードにされることで、(A)の所望の状態で起動される
上記してきたように、本発明によれば、所望のソフトウェアをある状態まで通常の起動と比較して高速に起動することが可能である。その高速起動を行う手順を大きく分けると、簡便に上記したが、(A)、(B)、(C)の3つに分類される。さらに(A)、(B)、(C)を、フローチャートを参照した説明の前に、さらに説明を加える。(A)、(B)の一連の流れは、一度実行されれば、毎回行う必要がない処理である。通常、(C)から実行されるようにすることで、高速起動することが可能となる。
(A−1) 起動モード切替部110を通常起動モードに設定し、通常の方法により、OSや所望のプログラムが起動される。
(A−2) 所望のプログラムが起動された後、ソフトウェアが操作されて、ソフトウェアが所望の状態にされる。高速起動時は、この状態で起動される。
(B−1) 何らかのキーやコマンドなどによりイメージ保存プログラム606が起動される。この起動に関する起動方法には、特に制限はない。
(B−2) イメージ保存プログラム606は、次回以降に高速に起動したい状態で、メモリイメージとレジスタを保存する。具体的には、イメージ保存プログラム606は、MMU131のテーブルを全てアクセス禁止状態に設定し、その時点でのデータ601、プログラムコード602、MMUテーブル603、ページフォルトハンドラ604、割込ベクタ605、およびレジスタ類を不揮発メモリ104に保存させる。
(C−1) 起動モード切替部110が、高速起動モードに設定される。ブートローダ608が、起動モードを判断し、高速起動モードの場合は、イメージ復帰プログラム607を呼び出す。イメージ復帰プログラム607は、イメージ保存プログラム606が保存したMMUテーブル603、ページフォルトハンドラ604、割込ベクタ605を復帰させる。
(C−2) B−1の処理でイメージ保存プログラム606が起動された後のアドレスに戻る、即ちジャンプする。MMU131が全てアクセス禁止状態に設定されているので、プログラムコード602やデータ601にアクセスされる毎に、対応するアドレスにてページフォルトが発生し、ページフォルトハンドラ604が呼ばれる。
(C−3) ページフォルトハンドラ604は、対応する物理ページ207を不揮発メモリ104から1ページ分読み出し、MMU131を元に戻す。
(C−4) ページフォルトが次々に発生し、A−2の状態になるまで、必要なページフォルトが発生し続ける。
(C−5) A−2の状態になるまで物理ページ207が読み込まれる。この処理で読み込まれる物理ページ207は、実行されるソフトウェアや、その状態にも依存するが、極めて少なく、従来のハイバネーション技術で行われていたように、全ての物理ページ207を読み込むのと比較して起動時間は著しく短くすることが可能となる。
次に、高速起動時の処理について説明する。高速起動は、ステップS103において、通常起動スイッチがONになっていないと判断されたとき、すなわち、高速起動にスイッチが切り替えられていると判断されたときに実行される。図12のフローチャートは、ステップS103において、通常起動スイッチがONにはなっていないと判断されたときに処理が進められるフローチャートであり、高速起動時の処理について説明するためのフローチャートである。
次に、図14のフローチャートを参照し、ページフォルトが発生したときに実行される処理について説明を加える。ステップS201において、ページフォルトが発生すると、割込ベクタ605にジャンプされる。すなわち、割込ベクタ605から、実際のページフォルト処理を行う割込ハンドラへのジャンプが実行される。
物理ページ = アドレス/ページサイズ(例えば、上記した例では4KB)
この式が示すように物理ページは、アドレスをページサイズで除算したものとなる。
次に、レベル2ディスクリプタの書き換えの処理について説明する。共有ページの機能を有する場合、例えば、物理ページ207(図2)が共有される場合、複数のタスクから、アクセスされる可能性がある。レベル2ディスクリプタ206は、物理ページ207を示すポインタや属性から構成されるディスクリプタであるが、所定のタスク(タスクAと記述する)が、レベル2ディスクリプタ206を書き換えた後、タスクAとは異なるタスクBが物理ページ207にアクセスする可能性がある。
上記したように、本実施の形態を適用することで高速起動が可能となるが、さらなる高速化を実現するために、以下の処理が、上記した処理とは別のタイミングで行われるようにすることも可能である。一般的にコンピュータなどの制御装置は、何もしないアイドル時間が存在する。例えば、ユーザが何らかの操作を行うような制御装置の場合、特に何も操作がされない時間が発生する。この時間、すなわち、アイドルタイムを利用し、後の時点で読み込む必要があると思われるページを事前に読み込みしておくことで、さらなる高速起動を実現する。
上記したように、Memory Management Unit(MMU)、もしくは、MMU相当のメモリ管理機能を搭載したコンピュータシステム上で、MMUのテーブルに対し、ソフトウェアの動作に必要なRAMの最小単位、いわゆるページに対して、全てのページにてページフォルトが発生するようにページテーブルエントリを書き換え、起動時は、アクセスするRAMに対して発生したページフォルトに対し、本来OS等が有する既知の技術であるページイン・ページアウトとしての機能だけでなく、発生したページフォルトの機能を保存したメモリイメージのページ単位の読み込みに用いることで、以下のような効果がある。
Claims (6)
- メモリを管理する機能を有する制御装置に、
所定のソフトウェアの動作に必要なページに対して、全てのページでページフォルトが発生するようにページテーブルエントリを書き換え、
前記ソフトウェアが起動時に、前記ページテーブルエントリで、ページフォルトが発生し、そのページフォルトが発生したページを順次読み出す
ステップを含み、
前記ページが複数のタスクで共有される共有ページである場合、前記共有ページを管理するページディスクリプタに、前記ページフォルトが発生したページに対して既に読み込み済か否かを表すフラグが属性情報として含まれ、
既存のページに対して新規で前記共有ページを確保した場合、その新規に確保した前記共有ページに対応するページディスクリプタを書き直し、新規に確保した前記共有ページを確保した仮想メモリアドレスに対してもページフォルトが発生するようにする
処理を実行するコンピュータが読み取り可能なプログラム。 - 前記所定のソフトウェアが起動された後、前記ページテーブルエントリを書き換え、その起動時のデータ、プログラムコード、テーブル、ページフォルトハンドラ、割り込みベクタ、およびレジスタを、前記メモリに記憶させる
請求項1に記載のプログラム。 - 前記メモリのうち、書き換えの対象となる前記ページテーブルエントリを記憶しているのはRAMであり、順次読み出される前記ページを記憶しているのは不揮発メモリである
請求項1に記載のプログラム。 - 組み込み型のコンピュータが読み込む
請求項1に記載のプログラム。 - メモリを管理する機能を有する制御装置の制御方法において、
所定のソフトウェアの動作に必要なページに対して、全てのページでページフォルトが発生するようにページテーブルエントリを書き換え、
前記ソフトウェアが起動時に、前記ページテーブルエントリで、ページフォルトが発生し、そのページフォルトが発生したページを順次読み出す
ステップを含み、
前記ページが複数のタスクで共有される共有ページである場合、前記共有ページを管理するページディスクリプタに、前記ページフォルトが発生したページに対して既に読み込み済か否かを表すフラグが属性情報として含まれ、
既存のページに対して新規で前記共有ページを確保した場合、その新規に確保した前記共有ページに対応するページディスクリプタを書き直し、新規に確保した前記共有ページを確保した仮想メモリアドレスに対してもページフォルトが発生するようにする
制御方法。 - メモリを管理する機能を有する制御装置において、
所定のソフトウェアの動作に必要なページに対して、全てのページでページフォルトが発生するようにページテーブルエントリを書き換える書き換え手段と、
前記ソフトウェアが起動時に、前記ページテーブルエントリで、ページフォルトが発生し、そのページフォルトが発生したページを順次読み出す読み出し手段と
を備え、
前記ページが複数のタスクで共有される共有ページである場合、前記共有ページを管理するページディスクリプタに、前記ページフォルトが発生したページに対して既に読み込み済か否かを表すフラグが属性情報として含まれ、
既存のページに対して新規で前記共有ページを確保した場合、その新規に確保した前記共有ページに対応するページディスクリプタを書き直し、新規に確保した前記共有ページを確保した仮想メモリアドレスに対してもページフォルトが発生するようにする
制御装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009261511A JP2011107925A (ja) | 2009-11-17 | 2009-11-17 | プログラム、制御方法、並びに制御装置 |
PCT/JP2010/053628 WO2011061948A1 (ja) | 2009-11-17 | 2010-03-05 | プログラム、制御方法、並びに制御装置 |
CN2010800517732A CN102687113A (zh) | 2009-11-17 | 2010-03-05 | 程序、控制方法以及控制装置 |
US13/510,019 US20120254499A1 (en) | 2009-11-17 | 2010-03-05 | Program, control method, and control device |
EP10831347.9A EP2503458A4 (en) | 2009-11-17 | 2010-03-05 | PROGRAM, CONTROL PROCEDURE AND CONTROL DEVICE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009261511A JP2011107925A (ja) | 2009-11-17 | 2009-11-17 | プログラム、制御方法、並びに制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011107925A true JP2011107925A (ja) | 2011-06-02 |
JP2011107925A5 JP2011107925A5 (ja) | 2013-03-28 |
Family
ID=44059434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009261511A Pending JP2011107925A (ja) | 2009-11-17 | 2009-11-17 | プログラム、制御方法、並びに制御装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20120254499A1 (ja) |
EP (1) | EP2503458A4 (ja) |
JP (1) | JP2011107925A (ja) |
CN (1) | CN102687113A (ja) |
WO (1) | WO2011061948A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102662690B (zh) * | 2012-03-14 | 2014-06-11 | 腾讯科技(深圳)有限公司 | 应用程序启动方法和装置 |
US9304711B2 (en) * | 2012-10-10 | 2016-04-05 | Apple Inc. | Latency reduction in read operations from data storage in a host device |
JP6381187B2 (ja) * | 2013-08-09 | 2018-08-29 | キヤノン株式会社 | 情報処理装置、情報処理方法、及びプログラム |
US9383935B1 (en) * | 2014-12-16 | 2016-07-05 | Vmware, Inc. | Secondary CPU MMU initialization using page fault exception |
CN106155507A (zh) * | 2015-03-31 | 2016-11-23 | 北京搜狗科技发展有限公司 | 一种页面内容显示方法及电子设备 |
WO2017159620A1 (ja) * | 2016-03-14 | 2017-09-21 | オムロン株式会社 | 拡張性保有装置 |
US11341058B2 (en) * | 2018-07-26 | 2022-05-24 | Vmware Inc. | Handling software page faults using data from hierarchical data structures |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0520197A (ja) * | 1991-07-09 | 1993-01-29 | Hitachi Ltd | 記憶管理システム及びマイクロプロセツサ |
JP2005149225A (ja) * | 2003-11-17 | 2005-06-09 | Sony Corp | コンピュータシステム及びその起動方法 |
JP2006202252A (ja) * | 2004-12-24 | 2006-08-03 | Canon Inc | 電子機器、データ処理方法、及びコンピュータプログラム |
WO2006109095A1 (en) * | 2005-04-11 | 2006-10-19 | Johnson Matthey Plc | Steam reforming |
JP2007334383A (ja) * | 2006-06-12 | 2007-12-27 | Sony Corp | 情報処理装置とその起動方法およびプログラム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6694451B2 (en) * | 2000-12-07 | 2004-02-17 | Hewlett-Packard Development Company, L.P. | Method for redundant suspend to RAM |
US6546472B2 (en) * | 2000-12-29 | 2003-04-08 | Hewlett-Packard Development Company, L.P. | Fast suspend to disk |
GB0505289D0 (en) * | 2005-03-15 | 2005-04-20 | Symbian Software Ltd | Computing device with automated page based rem shadowing and method of operation |
CN101180612A (zh) * | 2005-03-31 | 2008-05-14 | 日本电气株式会社 | 计算机系统、存储器管理方法及其程序 |
US7523323B2 (en) * | 2005-09-15 | 2009-04-21 | Intel Corporation | Method and apparatus for quick resumption |
US7519808B2 (en) * | 2006-04-25 | 2009-04-14 | Apple Inc. | Method and apparatus for quickly reanimating devices from hibernation |
US7620784B2 (en) * | 2006-06-09 | 2009-11-17 | Microsoft Corporation | High speed nonvolatile memory device using parallel writing among a plurality of interfaces |
JP5289153B2 (ja) * | 2009-04-14 | 2013-09-11 | キヤノン株式会社 | 情報処理装置及びその制御方法、並びにコンピュータプログラム |
-
2009
- 2009-11-17 JP JP2009261511A patent/JP2011107925A/ja active Pending
-
2010
- 2010-03-05 WO PCT/JP2010/053628 patent/WO2011061948A1/ja active Application Filing
- 2010-03-05 CN CN2010800517732A patent/CN102687113A/zh active Pending
- 2010-03-05 EP EP10831347.9A patent/EP2503458A4/en not_active Withdrawn
- 2010-03-05 US US13/510,019 patent/US20120254499A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0520197A (ja) * | 1991-07-09 | 1993-01-29 | Hitachi Ltd | 記憶管理システム及びマイクロプロセツサ |
JP2005149225A (ja) * | 2003-11-17 | 2005-06-09 | Sony Corp | コンピュータシステム及びその起動方法 |
JP2006202252A (ja) * | 2004-12-24 | 2006-08-03 | Canon Inc | 電子機器、データ処理方法、及びコンピュータプログラム |
WO2006109095A1 (en) * | 2005-04-11 | 2006-10-19 | Johnson Matthey Plc | Steam reforming |
JP2007334383A (ja) * | 2006-06-12 | 2007-12-27 | Sony Corp | 情報処理装置とその起動方法およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
EP2503458A1 (en) | 2012-09-26 |
WO2011061948A1 (ja) | 2011-05-26 |
US20120254499A1 (en) | 2012-10-04 |
EP2503458A4 (en) | 2013-05-29 |
CN102687113A (zh) | 2012-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4986247B2 (ja) | プログラム、制御方法、並びに制御装置 | |
US8949512B2 (en) | Trim token journaling | |
WO2011061948A1 (ja) | プログラム、制御方法、並びに制御装置 | |
KR102084816B1 (ko) | Bpram을 사용한 소프트웨어 애플리케이션들의 레이아웃 및 실행 | |
TWI388983B (zh) | 用於促進快閃記憶體系統之快速喚起的方法及系統 | |
US8347029B2 (en) | Systems and methods for fast state modification of at least a portion of non-volatile memory | |
US8825946B2 (en) | Memory system and data writing method | |
JP6259459B2 (ja) | Bpramを使用したオペレーティング・システムのレイアウトおよび実行 | |
US20140304497A1 (en) | Electronic device having function of booting operating system by bootloader, method of performing the same function, and storage medium | |
KR20070070122A (ko) | 하드 디스크 드라이브 캐시 메모리 및 재생 장치 | |
KR20100126069A (ko) | 메모리 장치 및 메모리 장치의 동작 방법 | |
US20120311240A1 (en) | Information processing apparatus, information processing method, and storage medium | |
TW201525869A (zh) | 用於雙作業系統記憶體切換的系統及方法 | |
JP5506418B2 (ja) | プログラム、制御方法、並びに制御装置 | |
US10635614B2 (en) | Cooperative overlay | |
WO2022200760A1 (en) | Accelerator interface mechanism for data processing system | |
US20190324868A1 (en) | Backup portion of persistent memory | |
KR101582919B1 (ko) | 전자장치 및 그 부팅방법 | |
WO2011061949A1 (ja) | プログラム、制御方法、並びに制御装置 | |
CN115774681A (zh) | 信息处理装置 | |
JP4334312B2 (ja) | 起動時間短縮演算装置およびデータロード方法 | |
KR20030060342A (ko) | 개인 휴대 정보 단말기의 부팅 방법 | |
JP2007094497A (ja) | 情報処理装置及び情報処理方法 | |
US11061728B2 (en) | Systems and methods for heterogeneous address space allocation | |
CN112579481B (zh) | 数据处理方法、数据处理装置和计算装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111101 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111101 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111207 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130212 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140218 |