JP4986247B2 - プログラム、制御方法、並びに制御装置 - Google Patents
プログラム、制御方法、並びに制御装置 Download PDFInfo
- Publication number
- JP4986247B2 JP4986247B2 JP2009132708A JP2009132708A JP4986247B2 JP 4986247 B2 JP4986247 B2 JP 4986247B2 JP 2009132708 A JP2009132708 A JP 2009132708A JP 2009132708 A JP2009132708 A JP 2009132708A JP 4986247 B2 JP4986247 B2 JP 4986247B2
- Authority
- JP
- Japan
- Prior art keywords
- page
- software
- physical
- memory
- rewriting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 136
- 230000004913 activation Effects 0.000 claims description 50
- 230000006870 function Effects 0.000 claims description 20
- 230000010365 information processing Effects 0.000 claims description 11
- 230000008569 process Effects 0.000 description 99
- 238000012545 processing Methods 0.000 description 39
- 230000006266 hibernation Effects 0.000 description 13
- 230000007704 transition Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000007726 management method Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4418—Suspend and resume; Hibernate and awake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
図1は、本発明を適用した情報処理装置の一実施の形態の構成を示す図である。本発明を適用した情報処理装置は、パーソナルコンピュータ(PC)に適用できることは勿論のこと、組み込み型のコンピュータを有する装置にも適用できる。組み込み型のコンピュータを含む装置としては、テレビジョン受像器、ハードディスクレコーダといった電子機器がある。ここでは、ハードディスクレコーダに対して本発明を適用したときを例にあげて説明する。
図2は、CPU101が装備するMMU131のモデルを示す図である。図2に示したMMU131は、32bitクラス以上のCPU101が装備するモデルである。MMU131の構成や、物理アドレス、仮想アドレス、各テーブルのインデックスに使用するbit数、テーブルの段数等は、CPU101のメーカに依存するものであるが、特にメーカのアーキテクチャに依存はしない。ここでは説明の都合上、32bit等の具体的な数字を例にあげて説明するが、その数値は、本発明の適用範囲の限定を示すものではない。
レベル1ディスクリプタ203のアドレス
= レベル1ディスクリプタテーブル201の先頭アドレス
+ 仮想アドレス202(VA[31:20]) ×4
レベル2ディスクリプタ206のアドレス
= レベル2ディスクリプタテーブル204の先頭アドレス
+ 仮想アドレス205(VA[19:12]) ×4
図4は、物理ページ207が、RAM102(図1)上に並んでいる状態を擬似的に示している。RAM102には、1ページ分の物理ページ207が、物理ページ207−0から順に、物理ページ207−nまで配列されている。MMU131搭載のCPU101上でソフトウェアが動作される場合、1ページの物理ページ207は、このように4KB乃至64KB単位で1ページとして管理されるように構成されていることが多い。
次に、本発明を適用したソフトウェアの動作について説明する。まず、概要を説明し、その後詳細を説明する。本発明によれば、ソフトウェアの局所性を利用し、ソフトウェアを高速に起動することができる。ソフトウェアにはOS等も含まれる。例えば、容量4GBのRAMを備えるハードウエア上で、所定のソフトウェアを動作させると仮定する。その所定のソフトウェアのプログラムおよびデータの容量の合計が、仮に4GBであったとする。一般的にソフトウェアは、様々なモードや機能を有し、所定の単一の機能だけで、全容量の4GBを使う可能性は極めて低い。
(B) イメージ保存プログラムが起動され、その起動されたイメージ保存プログラムにより、MMU131の全てのページテーブルに対してのアクセスを禁止するために、アクセス禁止を示す情報に所定の情報が書き換えられた後、上記(A)の状態のメモリイメージがレジスタに保存されて終了される
(C) 次回以降は、高速起動モードにされることで、(A)の所望の状態で起動される
上記してきたように、本発明によれば、所望のソフトウェアをある状態まで通常の起動と比較して高速に起動することが可能である。その高速起動を行う手順を大きく分けると、簡便に上記したが、(A)、(B)、(C)の3つに分類される。さらに(A)、(B)、(C)を、フローチャートを参照した説明の前に、さらに説明を加える。(A)、(B)の一連の流れは、一度実行されれば、毎回行う必要がない処理である。通常、(C)から実行されるようにすることで、高速起動することが可能となる。
(A−1) 起動モード切替部110を通常起動モードに設定し、通常の方法により、OSや所望のプログラムが起動される。
(A−2) 所望のプログラムが起動された後、ソフトウェアが操作されて、ソフトウェアが所望の状態にされる。高速起動時は、この状態で起動される。
(B−1) 何らかのキーやコマンドなどによりイメージ保存プログラム406が起動される。この起動に関する起動方法には、特に制限はない。
(B−2) イメージ保存プログラム406は、次回以降に高速に起動したい状態で、メモリイメージとレジスタを保存する。具体的には、イメージ保存プログラム406は、MMU131のテーブルを全てアクセス禁止状態に設定し、その時点でのデータ401、プログラムコード402、MMUテーブル403、ページフォルトハンドラ404、割込ベクタ405、およびレジスタ類を不揮発メモリ104に保存させる。
(C−1) 起動モード切替部110が、高速起動モードに設定される。ブートローダ408が、起動モードを判断し、高速起動モードの場合は、イメージ復帰プログラム407を呼び出す。イメージ復帰プログラム407は、イメージ保存プログラム406が保存したMMUテーブル403、ページフォルトハンドラ404、割込ベクタ405を復帰させる。
(C−2) B−1の処理でイメージ保存プログラム406が起動された後のアドレスに戻る、即ちジャンプする。MMU131が全てアクセス禁止状態に設定されているので、プログラムコード402やデータ401にアクセスされる毎に、対応するアドレスにてページフォルトが発生し、ページフォルトハンドラ404が呼ばれる。
(C−3) ページフォルトハンドラ404は、対応する物理ページ207を不揮発メモリ104から1ページ分読み出し、MMU131を元に戻す。
(C−4) ページフォルトが次々に発生し、A−2の状態になるまで、必要なページフォルトが発生し続ける。
(C−5) A−2の状態になるまで物理ページ207が読み込まれる。この処理で読み込まれる物理ページ207は、実行されるソフトウェアや、その状態にも依存するが、極めて少なく、従来のハイバネーション技術で行われていたように、全ての物理ページ207を読み込むのと比較して起動時間は著しく短くすることが可能となる。
物理ページ = アドレス/ページサイズ(例えば、上記した例では4KB)
この式が示すように物理ページは、アドレスをページサイズで除算したものとなる。
上記したように、Memory Management Unit(MMU)、もしくは、MMU相当のメモリ管理機能を搭載したコンピュータシステム上で、MMUのテーブルに対し、ソフトウェアの動作に必要なRAMの最小単位、いわゆるページに対して、全てのページにてページフォルトが発生するようにページテーブルエントリを書き換え、起動時は、アクセスするRAMに対して発生したページフォルトに対し、本来OS等が有する既知の技術であるページイン・ページアウトとしての機能だけでなく、発生したページフォルトの機能を保存したメモリイメージのページ単位の読み込みに用いることで、以下のような効果がある。
Claims (15)
- ソフトウェアの起動を制御する方法であって、メモリを管理する機能を有するプロセッサに、
所定の動作状態にあるソフトウェアの前記所定の動作に必要な物理ページに対して、全ての物理ページでページフォルトが発生するように、メモリ管理用のページテーブルエントリを書き換えるステップ、
前記書き換えるステップの後に、前記所定の動作状態にあるソフトウェアのメモリイメージを保存するステップ、および
前記ソフトウェアが起動する時、前記メモリ管理用のページテーブルエントリを使用して、各ページテーブルエントリでページフォルトを発生させ、そのページフォルトが発生したページを順次読み出すステップ
を実行させる、ソフトウェアの起動制御方法。 - 請求項1に記載のソフトウェアの起動制御方法において、
前記メモリは、RAMおよび不揮発性メモリを含み、
前記書き換えるステップは、前記RAMが記憶しているページテーブルエントリを書き換えるステップを含み、
前記保存するステップは、前記所定の動作状態にあるソフトウェアのデータ、プログラムコード、ページテーブルエントリを書き換えられたメモリ管理用テーブル、ページフォルトハンドラ、割込ベクタ、およびレジスタを、前記不揮発性メモリに記憶させるステップを含む
方法。 - 請求項2に記載のソフトウェアの起動制御方法において、
前記書き換えるステップは、各ページテーブルエントリが示す物理ページが存在するか否か、および前記物理ページが前記RAM内にあるかを判断するステップ、前記RAMが記憶している前記ページテーブルエントリのうち前記物理ページが存在するページテーブルエントリを、前記物理ページへのアクセスを禁止する情報に書き換えるステップ、および前記書き換えるステップにより前記物理ページへのアクセスを禁止する情報に書き換えられたことを識別するマーキングを実行するステップを含み、
前記読み出すステップは、前記ページフォルトが発生した物理ページに前記マーキングがされているかを判断し、前記マーキングがされたと判断された物理ページを読み出す
方法。 - 請求項2または3に記載のソフトウェアの起動制御方法において、
前記読み出すステップは、
ページフォルトが発生したとき、前記割込ベクタが前記ページフォルトハンドラを呼び出し、前記ページフォルトハンドラが、ページフォルトが発生したアドレスからページを計算し、そのページを前記不揮発性メモリから読み出すステップを含む
方法。 - 請求項1または2に記載のソフトウェアの起動制御方法において、
前記プロセッサが、組み込み型のコンピュータのプロセッサである
方法。 - 情報処理装置であって、
メモリ、前記メモリを管理する機能を有するプロセッサ、およびプログラムコードを有し、
前記プログラムコードは、ソフトウェアの起動を制御するために前記プロセッサに、
所定の動作状態にあるソフトウェアの前記所定の動作に必要な物理ページに対して、全ての物理ページでページフォルトが発生するように、メモリ管理用のページテーブルエントリを書き換えるステップ、
前記書き換えるステップの後に、前記所定の動作状態にあるソフトウェアのメモリイメージを保存するステップ、および
前記ソフトウェアが起動する時、前記メモリ管理用のページテーブルエントリを使用して、各ページテーブルエントリでページフォルトを発生させ、そのページフォルトが発生したページを順次読み出すステップ
を実行させる、情報処理装置。 - 請求項6に記載の情報処理装置において、
前記メモリは、RAMおよび不揮発性メモリを含み、
前記書き換えるステップは、前記RAMが記憶しているページテーブルエントリを書き換えるステップを含み、
前記保存するステップは、前記所定の動作状態にあるソフトウェアのデータ、プログラムコード、ページテーブルエントリを書き換えられたメモリ管理用テーブル、ページフォルトハンドラ、割込ベクタ、およびレジスタを、前記不揮発性メモリに記憶させるステップを含む
装置。 - 請求項7に記載の情報処理装置において、
前記書き換えるステップは、各ページテーブルエントリが示す物理ページが存在するか否か、および前記物理ページが前記RAM内にあるかを判断するステップ、前記RAMが記憶している前記ページテーブルエントリのうち前記物理ページが存在するページテーブルエントリを、前記物理ページへのアクセスを禁止する情報に書き換えるステップ、および前記書き換えるステップにより前記物理ページへのアクセスを禁止する情報に書き換えられたことを識別するマーキングを実行するステップを含み、
前記読み出すステップは、前記ページフォルトが発生した物理ページに前記マーキングがされているかを判断し、前記マーキングがされたと判断された物理ページを読み出す
装置。 - 請求項7または8に記載の情報処理装置において、
前記読み出すステップは、
ページフォルトが発生したとき、前記割込ベクタが前記ページフォルトハンドラを呼び出し、前記ページフォルトハンドラが、ページフォルトが発生したアドレスからページを計算し、そのページを前記不揮発性メモリから読み出すステップを含む
装置。 - 請求項6または7に記載の情報処理装置において、
前記プロセッサが、組み込み型のコンピュータのプロセッサである
装置。 - 記憶媒体にコンピュータ読み取り可能に記憶されるプログラムであって、
メモリを管理する機能を有するプロセッサに、
所定の動作状態にあるソフトウェアの前記所定の動作に必要な物理ページに対して、全ての物理ページでページフォルトが発生するように、メモリ管理用のページテーブルエントリを書き換えるステップ、
前記書き換えるステップの後に、前記所定の動作状態にあるソフトウェアのメモリイメージを保存するステップ、および
前記ソフトウェアが起動する時、前記メモリ管理用のページテーブルエントリを使用して、各ページテーブルエントリでページフォルトを発生させ、そのページフォルトが発生したページを順次読み出すステップ
を含むソフトウェアの起動を制御する方法を実行させる、プログラム。 - 請求項11に記載のプログラムにおいて、
前記メモリは、RAMおよび不揮発性メモリを含み、
前記書き換えるステップは、前記RAMが記憶しているページテーブルエントリを書き換えるステップを含み、
前記保存するステップは、前記所定の動作状態にあるソフトウェアのデータ、プログラムコード、ページテーブルエントリを書き換えられたメモリ管理用テーブル、ページフォルトハンドラ、割込ベクタ、およびレジスタを、前記不揮発性メモリに記憶させるステップを含む
プログラム。 - 請求項12に記載のプログラムにおいて、
前記書き換えるステップは、各ページテーブルエントリが示す物理ページが存在するか否か、および前記物理ページが前記RAM内にあるかを判断するステップ、前記RAMが記憶している前記ページテーブルエントリのうち前記物理ページが存在するページテーブルエントリを、前記物理ページへのアクセスを禁止する情報に書き換えるステップ、および前記書き換えるステップにより前記物理ページへのアクセスを禁止する情報に書き換えられたことを識別するマーキングを実行するステップを含み、
前記読み出すステップは、前記ページフォルトが発生した物理ページに前記マーキングがされているかを判断し、前記マーキングがされたと判断された物理ページを読み出す
プログラム。 - 請求項12または13に記載のプログラムにおいて、
前記読み出すステップは、
ページフォルトが発生したとき、前記割込ベクタが前記ページフォルトハンドラを呼び出し、前記ページフォルトハンドラが、ページフォルトが発生したアドレスからページを計算し、そのページを前記不揮発性メモリから読み出すステップを含む
プログラム。 - 請求項11または12に記載のプログラムにおいて、
前記プロセッサが、組み込み型のコンピュータのプロセッサである
プログラム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009132708A JP4986247B2 (ja) | 2009-06-02 | 2009-06-02 | プログラム、制御方法、並びに制御装置 |
PCT/JP2010/053627 WO2010140403A1 (ja) | 2009-06-02 | 2010-03-05 | プログラム、制御方法、並びに制御装置 |
US13/375,659 US20120072658A1 (en) | 2009-06-02 | 2010-03-05 | Program, control method, and control device |
EP10783189A EP2439639A4 (en) | 2009-06-02 | 2010-03-05 | PROGRAM, CONTROL PROCEDURE AND CONTROL DEVICE |
CN2010800246514A CN102460384A (zh) | 2009-06-02 | 2010-03-05 | 程序、控制方法以及控制装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009132708A JP4986247B2 (ja) | 2009-06-02 | 2009-06-02 | プログラム、制御方法、並びに制御装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010282252A JP2010282252A (ja) | 2010-12-16 |
JP2010282252A5 JP2010282252A5 (ja) | 2012-01-26 |
JP4986247B2 true JP4986247B2 (ja) | 2012-07-25 |
Family
ID=43297544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009132708A Active JP4986247B2 (ja) | 2009-06-02 | 2009-06-02 | プログラム、制御方法、並びに制御装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20120072658A1 (ja) |
EP (1) | EP2439639A4 (ja) |
JP (1) | JP4986247B2 (ja) |
CN (1) | CN102460384A (ja) |
WO (1) | WO2010140403A1 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012104950A1 (ja) * | 2011-01-31 | 2012-08-09 | パナソニック株式会社 | 起動制御装置、情報機器および起動制御方法 |
CN102662690B (zh) * | 2012-03-14 | 2014-06-11 | 腾讯科技(深圳)有限公司 | 应用程序启动方法和装置 |
CN103914318A (zh) * | 2013-01-04 | 2014-07-09 | 腾讯科技(深圳)有限公司 | 程序启动的方法和装置 |
JP5901698B2 (ja) | 2014-06-17 | 2016-04-13 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | メモリ管理方法 |
US9830289B2 (en) | 2014-09-16 | 2017-11-28 | Apple Inc. | Methods and apparatus for aggregating packet transfer over a virtual bus interface |
US9798377B2 (en) | 2014-10-08 | 2017-10-24 | Apple Inc. | Methods and apparatus for recovering errors with an inter-processor communication link between independently operable processors |
US10042794B2 (en) | 2015-06-12 | 2018-08-07 | Apple Inc. | Methods and apparatus for synchronizing uplink and downlink transactions on an inter-device communication link |
EP3153971B1 (en) | 2015-10-08 | 2018-05-23 | Huawei Technologies Co., Ltd. | A data processing apparatus and a method of operating a data processing apparatus |
US10085214B2 (en) | 2016-01-27 | 2018-09-25 | Apple Inc. | Apparatus and methods for wake-limiting with an inter-device communication link |
US10572390B2 (en) | 2016-02-29 | 2020-02-25 | Apple Inc. | Methods and apparatus for loading firmware on demand |
US10198364B2 (en) | 2016-03-31 | 2019-02-05 | Apple Inc. | Memory access protection apparatus and methods for memory mapped access between independently operable processors |
US10775871B2 (en) | 2016-11-10 | 2020-09-15 | Apple Inc. | Methods and apparatus for providing individualized power control for peripheral sub-systems |
US10551902B2 (en) | 2016-11-10 | 2020-02-04 | Apple Inc. | Methods and apparatus for providing access to peripheral sub-system registers |
US10346226B2 (en) | 2017-08-07 | 2019-07-09 | Time Warner Cable Enterprises Llc | Methods and apparatus for transmitting time sensitive data over a tunneled bus interface |
US10331612B1 (en) | 2018-01-09 | 2019-06-25 | Apple Inc. | Methods and apparatus for reduced-latency data transmission with an inter-processor communication link between independently operable processors |
CN108564981B (zh) * | 2018-03-27 | 2021-10-01 | 深圳忆联信息系统有限公司 | 一种存储装置数据安全动态监控方法 |
US11792307B2 (en) | 2018-03-28 | 2023-10-17 | Apple Inc. | Methods and apparatus for single entity buffer pool management |
US10430352B1 (en) | 2018-05-18 | 2019-10-01 | Apple Inc. | Methods and apparatus for reduced overhead data transfer with a shared ring buffer |
US10585699B2 (en) | 2018-07-30 | 2020-03-10 | Apple Inc. | Methods and apparatus for verifying completion of groups of data transactions between processors |
US10846224B2 (en) | 2018-08-24 | 2020-11-24 | Apple Inc. | Methods and apparatus for control of a jointly shared memory-mapped region |
US10719376B2 (en) | 2018-08-24 | 2020-07-21 | Apple Inc. | Methods and apparatus for multiplexing data flows via a single data structure |
US10838450B2 (en) | 2018-09-28 | 2020-11-17 | Apple Inc. | Methods and apparatus for synchronization of time between independently operable processors |
US10789110B2 (en) | 2018-09-28 | 2020-09-29 | Apple Inc. | Methods and apparatus for correcting out-of-order data transactions between processors |
US11829303B2 (en) | 2019-09-26 | 2023-11-28 | Apple Inc. | Methods and apparatus for device driver operation in non-kernel space |
US11558348B2 (en) | 2019-09-26 | 2023-01-17 | Apple Inc. | Methods and apparatus for emerging use case support in user space networking |
US11513970B2 (en) * | 2019-11-01 | 2022-11-29 | International Business Machines Corporation | Split virtual memory address loading mechanism |
US11606302B2 (en) | 2020-06-12 | 2023-03-14 | Apple Inc. | Methods and apparatus for flow-based batching and processing |
US11775359B2 (en) | 2020-09-11 | 2023-10-03 | Apple Inc. | Methods and apparatuses for cross-layer processing |
US11954540B2 (en) | 2020-09-14 | 2024-04-09 | Apple Inc. | Methods and apparatus for thread-level execution in non-kernel space |
US11799986B2 (en) | 2020-09-22 | 2023-10-24 | Apple Inc. | Methods and apparatus for thread level execution in non-kernel space |
US11882051B2 (en) | 2021-07-26 | 2024-01-23 | Apple Inc. | Systems and methods for managing transmission control protocol (TCP) acknowledgements |
US11876719B2 (en) | 2021-07-26 | 2024-01-16 | Apple Inc. | Systems and methods for managing transmission control protocol (TCP) acknowledgements |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6694451B2 (en) * | 2000-12-07 | 2004-02-17 | Hewlett-Packard Development Company, L.P. | Method for redundant suspend to RAM |
US6546472B2 (en) * | 2000-12-29 | 2003-04-08 | Hewlett-Packard Development Company, L.P. | Fast suspend to disk |
US6883037B2 (en) * | 2001-03-21 | 2005-04-19 | Microsoft Corporation | Fast data decoder that operates with reduced output buffer bounds checking |
JP3906825B2 (ja) * | 2003-06-17 | 2007-04-18 | 日本電気株式会社 | 計算機システム、計算機システム起動方法およびプログラム |
JP2005149225A (ja) * | 2003-11-17 | 2005-06-09 | Sony Corp | コンピュータシステム及びその起動方法 |
JP4604543B2 (ja) * | 2004-04-30 | 2011-01-05 | 日本電気株式会社 | 計算機、計算機起動方法、管理サーバ装置およびプログラム |
EP1672487A1 (en) * | 2004-12-14 | 2006-06-21 | Sony Ericsson Mobile Communications AB | Method and means for an efficient memory usage |
JP4078360B2 (ja) * | 2004-12-24 | 2008-04-23 | キヤノン株式会社 | 電子機器、データ処理方法、及びコンピュータプログラム |
WO2006107095A1 (ja) * | 2005-03-31 | 2006-10-12 | Nec Corporation | 計算機システム、メモリ管理方法、およびそのプログラム |
US7620784B2 (en) * | 2006-06-09 | 2009-11-17 | Microsoft Corporation | High speed nonvolatile memory device using parallel writing among a plurality of interfaces |
JP2007334383A (ja) * | 2006-06-12 | 2007-12-27 | Sony Corp | 情報処理装置とその起動方法およびプログラム |
US8423740B2 (en) * | 2011-02-01 | 2013-04-16 | Wind River Systems, Inc. | System and method for fast boot from non-volatile memory |
-
2009
- 2009-06-02 JP JP2009132708A patent/JP4986247B2/ja active Active
-
2010
- 2010-03-05 CN CN2010800246514A patent/CN102460384A/zh active Pending
- 2010-03-05 US US13/375,659 patent/US20120072658A1/en not_active Abandoned
- 2010-03-05 WO PCT/JP2010/053627 patent/WO2010140403A1/ja active Application Filing
- 2010-03-05 EP EP10783189A patent/EP2439639A4/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP2439639A4 (en) | 2013-03-06 |
US20120072658A1 (en) | 2012-03-22 |
WO2010140403A1 (ja) | 2010-12-09 |
CN102460384A (zh) | 2012-05-16 |
JP2010282252A (ja) | 2010-12-16 |
EP2439639A1 (en) | 2012-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4986247B2 (ja) | プログラム、制御方法、並びに制御装置 | |
US8949512B2 (en) | Trim token journaling | |
US8255614B2 (en) | Information processing device that accesses memory, processor and memory management method | |
WO2011061948A1 (ja) | プログラム、制御方法、並びに制御装置 | |
JP5336060B2 (ja) | 不揮発性メモリ装置およびそれを動作させる方法 | |
TWI388983B (zh) | 用於促進快閃記憶體系統之快速喚起的方法及系統 | |
US9104329B2 (en) | Mount-time reconciliation of data availability | |
JP5702348B2 (ja) | 不揮発性メモリを有するシステムの非正常シャットダウンの取り扱い | |
US20080082729A1 (en) | Device driver including a flash memory file system and method thereof and a flash memory device and method thereof | |
WO2011033600A1 (ja) | 仮想記憶管理装置 | |
US11301331B2 (en) | Storage device and operating method of storage device | |
US8825946B2 (en) | Memory system and data writing method | |
JP2013137770A (ja) | Lbaビットマップの使用 | |
KR20140121233A (ko) | 부트로더에 의한 운영 체제 부팅 기능의 전자 장치, 방법 및 저장 매체 | |
JP5506418B2 (ja) | プログラム、制御方法、並びに制御装置 | |
KR101582919B1 (ko) | 전자장치 및 그 부팅방법 | |
WO2011061949A1 (ja) | プログラム、制御方法、並びに制御装置 | |
CN115774681A (zh) | 信息处理装置 | |
WO2010116405A1 (ja) | 不揮発性の主記憶を備えた計算機システム | |
JP2007094497A (ja) | 情報処理装置及び情報処理方法 | |
US11061728B2 (en) | Systems and methods for heterogeneous address space allocation | |
WO2009086692A1 (zh) | 嵌入式系统利用nand闪存记忆体储存及启动的处理方法 | |
KR20090120298A (ko) | 비휘발성 메모리에 기반한 컴퓨터 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111101 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111101 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111130 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111130 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111130 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20111130 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20111214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120319 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120419 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120420 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4986247 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |