JP2010282252A5 - - Google Patents

Download PDF

Info

Publication number
JP2010282252A5
JP2010282252A5 JP2009132708A JP2009132708A JP2010282252A5 JP 2010282252 A5 JP2010282252 A5 JP 2010282252A5 JP 2009132708 A JP2009132708 A JP 2009132708A JP 2009132708 A JP2009132708 A JP 2009132708A JP 2010282252 A5 JP2010282252 A5 JP 2010282252A5
Authority
JP
Japan
Prior art keywords
page
software
memory
table entry
rewriting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009132708A
Other languages
English (en)
Other versions
JP2010282252A (ja
JP4986247B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from JP2009132708A external-priority patent/JP4986247B2/ja
Priority to JP2009132708A priority Critical patent/JP4986247B2/ja
Priority to US13/375,659 priority patent/US20120072658A1/en
Priority to EP10783189A priority patent/EP2439639A4/en
Priority to CN2010800246514A priority patent/CN102460384A/zh
Priority to PCT/JP2010/053627 priority patent/WO2010140403A1/ja
Publication of JP2010282252A publication Critical patent/JP2010282252A/ja
Publication of JP2010282252A5 publication Critical patent/JP2010282252A5/ja
Publication of JP4986247B2 publication Critical patent/JP4986247B2/ja
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (15)

  1. ソフトウェアの起動を制御する方法であって、メモリを管理する機能を有するプロセッサに、
    所定の動作状態にあるソフトウェアの前記所定の動作に必要な物理ページに対して、全ての物理ページでページフォルトが発生するように、メモリ管理用のページテーブルエントリを書き換えるステップ、
    前記書き換えるステップの後に、前記所定の動作状態にあるソフトウェアのメモリイメージを保存するステップ、および
    前記ソフトウェアが起動する時、前記メモリ管理用のページテーブルエントリを使用して、各ページテーブルエントリでページフォルトを発生させ、そのページフォルトが発生したページを順次読み出すステップ
    を実行させる、ソフトウェアの起動制御方法。
  2. 請求項1に記載のソフトウェアの起動制御方法において、
    前記メモリは、RAMおよび不揮発性メモリを含み、
    前記書き換えるステップは、前記RAMが記憶しているページテーブルエントリを書き換えるステップを含み、
    前記保存するステップは、前記所定の動作状態にあるソフトウェアのデータ、プログラムコード、ページテーブルエントリを書き換えられたメモリ管理用テーブル、ページフォルトハンドラ、割込ベクタ、およびレジスタを、前記不揮発性メモリに記憶させるステップを含む
    方法。
  3. 請求項2に記載のソフトウェアの起動制御方法において、
    前記書き換えるステップは、前記RAMが記憶している前記ページテーブルエントリを、物理ページへのアクセスを禁止する情報に書き換える
    方法。
  4. 請求項2または3に記載のソフトウェアの起動制御方法において、
    前記読み出すステップは、
    ページフォルトが発生したとき、前記割込ベクタが前記ページフォルトハンドラを呼び出し、前記ページフォルトハンドラが、ページフォルトが発生したアドレスからページを計算し、そのページを前記不揮発性メモリから読み出すステップを含む
    方法。
  5. 請求項1または2に記載のソフトウェアの起動制御方法において、
    前記プロセッサが、組み込み型のコンピュータのプロセッサである
    方法。
  6. 情報処理装置であって、
    メモリ、前記メモリを管理する機能を有するプロセッサ、およびプログラムコードを有し、
    前記プログラムコードは、ソフトウェアの起動を制御するために前記プロセッサに、
    所定の動作状態にあるソフトウェアの前記所定の動作に必要な物理ページに対して、全ての物理ページでページフォルトが発生するように、メモリ管理用のページテーブルエントリを書き換えるステップ、
    前記書き換えるステップの後に、前記所定の動作状態にあるソフトウェアのメモリイメージを保存するステップ、および
    前記ソフトウェアが起動する時、前記メモリ管理用のページテーブルエントリを使用して、各ページテーブルエントリでページフォルトを発生させ、そのページフォルトが発生したページを順次読み出すステップ
    を実行させる、情報処理装置。
  7. 請求項6に記載の情報処理装置において、
    前記メモリは、RAMおよび不揮発性メモリを含み、
    前記書き換えるステップは、前記RAMが記憶しているページテーブルエントリを書き換えるステップを含み、
    前記保存するステップは、前記所定の動作状態にあるソフトウェアのデータ、プログラムコード、ページテーブルエントリを書き換えられたメモリ管理用テーブル、ページフォルトハンドラ、割込ベクタ、およびレジスタを、前記不揮発性メモリに記憶させるステップを含む
    装置。
  8. 請求項7に記載の情報処理装置において、
    前記書き換えるステップは、前記RAMが記憶している前記ページテーブルエントリを、物理ページへのアクセスを禁止する情報に書き換える
    装置。
  9. 請求項7または8に記載の情報処理装置において、
    前記読み出すステップは、
    ページフォルトが発生したとき、前記割込ベクタが前記ページフォルトハンドラを呼び出し、前記ページフォルトハンドラが、ページフォルトが発生したアドレスからページを計算し、そのページを前記不揮発性メモリから読み出すステップを含む
    装置。
  10. 請求項6または7に記載の情報処理装置において、
    前記プロセッサが、組み込み型のコンピュータのプロセッサである
    装置。
  11. 記憶媒体にコンピュータ読み取り可能に記憶されるプログラムであって、
    メモリを管理する機能を有するプロセッサに、
    所定の動作状態にあるソフトウェアの前記所定の動作に必要な物理ページに対して、全ての物理ページでページフォルトが発生するように、メモリ管理用のページテーブルエントリを書き換えるステップ、
    前記書き換えるステップの後に、前記所定の動作状態にあるソフトウェアのメモリイメージを保存するステップ、および
    前記ソフトウェアが起動する時、前記メモリ管理用のページテーブルエントリを使用して、各ページテーブルエントリでページフォルトを発生させ、そのページフォルトが発生したページを順次読み出すステップ
    を含むソフトウェアの起動を制御する方法を実行させる、プログラム。
  12. 請求項11に記載のプログラムにおいて、
    前記メモリは、RAMおよび不揮発性メモリを含み、
    前記書き換えるステップは、前記RAMが記憶しているページテーブルエントリを書き換えるステップを含み、
    前記保存するステップは、前記所定の動作状態にあるソフトウェアのデータ、プログラムコード、ページテーブルエントリを書き換えられたメモリ管理用テーブル、ページフォルトハンドラ、割込ベクタ、およびレジスタを、前記不揮発性メモリに記憶させるステップを含む
    プログラム。
  13. 請求項12に記載のプログラムにおいて、
    前記書き換えるステップは、前記RAMが記憶している前記ページテーブルエントリを、物理ページへのアクセスを禁止する情報に書き換える
    プログラム。
  14. 請求項12または13に記載のプログラムにおいて、
    前記読み出すステップは、
    ページフォルトが発生したとき、前記割込ベクタが前記ページフォルトハンドラを呼び出し、前記ページフォルトハンドラが、ページフォルトが発生したアドレスからページを計算し、そのページを前記不揮発性メモリから読み出すステップを含む
    プログラム。
  15. 請求項11または12に記載のプログラムにおいて、
    前記プロセッサが、組み込み型のコンピュータのプロセッサである
    プログラム。
JP2009132708A 2009-06-02 2009-06-02 プログラム、制御方法、並びに制御装置 Active JP4986247B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009132708A JP4986247B2 (ja) 2009-06-02 2009-06-02 プログラム、制御方法、並びに制御装置
PCT/JP2010/053627 WO2010140403A1 (ja) 2009-06-02 2010-03-05 プログラム、制御方法、並びに制御装置
EP10783189A EP2439639A4 (en) 2009-06-02 2010-03-05 PROGRAM, CONTROL PROCEDURE AND CONTROL DEVICE
CN2010800246514A CN102460384A (zh) 2009-06-02 2010-03-05 程序、控制方法以及控制装置
US13/375,659 US20120072658A1 (en) 2009-06-02 2010-03-05 Program, control method, and control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009132708A JP4986247B2 (ja) 2009-06-02 2009-06-02 プログラム、制御方法、並びに制御装置

Publications (3)

Publication Number Publication Date
JP2010282252A JP2010282252A (ja) 2010-12-16
JP2010282252A5 true JP2010282252A5 (ja) 2012-01-26
JP4986247B2 JP4986247B2 (ja) 2012-07-25

Family

ID=43297544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009132708A Active JP4986247B2 (ja) 2009-06-02 2009-06-02 プログラム、制御方法、並びに制御装置

Country Status (5)

Country Link
US (1) US20120072658A1 (ja)
EP (1) EP2439639A4 (ja)
JP (1) JP4986247B2 (ja)
CN (1) CN102460384A (ja)
WO (1) WO2010140403A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103329099B (zh) * 2011-01-31 2016-03-16 株式会社索思未来 启动控制装置、信息设备以及启动控制方法
CN102662690B (zh) * 2012-03-14 2014-06-11 腾讯科技(深圳)有限公司 应用程序启动方法和装置
CN103914318A (zh) * 2013-01-04 2014-07-09 腾讯科技(深圳)有限公司 程序启动的方法和装置
JP5901698B2 (ja) 2014-06-17 2016-04-13 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation メモリ管理方法
US9830289B2 (en) 2014-09-16 2017-11-28 Apple Inc. Methods and apparatus for aggregating packet transfer over a virtual bus interface
US9971397B2 (en) 2014-10-08 2018-05-15 Apple Inc. Methods and apparatus for managing power with an inter-processor communication link between independently operable processors
US10042794B2 (en) 2015-06-12 2018-08-07 Apple Inc. Methods and apparatus for synchronizing uplink and downlink transactions on an inter-device communication link
EP3153971B1 (en) * 2015-10-08 2018-05-23 Huawei Technologies Co., Ltd. A data processing apparatus and a method of operating a data processing apparatus
US10085214B2 (en) 2016-01-27 2018-09-25 Apple Inc. Apparatus and methods for wake-limiting with an inter-device communication link
US10558580B2 (en) 2016-02-29 2020-02-11 Apple Inc. Methods and apparatus for loading firmware on demand
US10191859B2 (en) 2016-03-31 2019-01-29 Apple Inc. Memory access protection apparatus and methods for memory mapped access between independently operable processors
US10551902B2 (en) 2016-11-10 2020-02-04 Apple Inc. Methods and apparatus for providing access to peripheral sub-system registers
US10775871B2 (en) 2016-11-10 2020-09-15 Apple Inc. Methods and apparatus for providing individualized power control for peripheral sub-systems
US10346226B2 (en) 2017-08-07 2019-07-09 Time Warner Cable Enterprises Llc Methods and apparatus for transmitting time sensitive data over a tunneled bus interface
US10331612B1 (en) 2018-01-09 2019-06-25 Apple Inc. Methods and apparatus for reduced-latency data transmission with an inter-processor communication link between independently operable processors
CN108564981B (zh) * 2018-03-27 2021-10-01 深圳忆联信息系统有限公司 一种存储装置数据安全动态监控方法
US11792307B2 (en) 2018-03-28 2023-10-17 Apple Inc. Methods and apparatus for single entity buffer pool management
US10430352B1 (en) 2018-05-18 2019-10-01 Apple Inc. Methods and apparatus for reduced overhead data transfer with a shared ring buffer
US10585699B2 (en) 2018-07-30 2020-03-10 Apple Inc. Methods and apparatus for verifying completion of groups of data transactions between processors
US10719376B2 (en) 2018-08-24 2020-07-21 Apple Inc. Methods and apparatus for multiplexing data flows via a single data structure
US10846224B2 (en) 2018-08-24 2020-11-24 Apple Inc. Methods and apparatus for control of a jointly shared memory-mapped region
US10789110B2 (en) 2018-09-28 2020-09-29 Apple Inc. Methods and apparatus for correcting out-of-order data transactions between processors
US10838450B2 (en) 2018-09-28 2020-11-17 Apple Inc. Methods and apparatus for synchronization of time between independently operable processors
US11829303B2 (en) 2019-09-26 2023-11-28 Apple Inc. Methods and apparatus for device driver operation in non-kernel space
US11558348B2 (en) 2019-09-26 2023-01-17 Apple Inc. Methods and apparatus for emerging use case support in user space networking
US11513970B2 (en) * 2019-11-01 2022-11-29 International Business Machines Corporation Split virtual memory address loading mechanism
US11606302B2 (en) 2020-06-12 2023-03-14 Apple Inc. Methods and apparatus for flow-based batching and processing
US11775359B2 (en) 2020-09-11 2023-10-03 Apple Inc. Methods and apparatuses for cross-layer processing
US11954540B2 (en) 2020-09-14 2024-04-09 Apple Inc. Methods and apparatus for thread-level execution in non-kernel space
US11799986B2 (en) 2020-09-22 2023-10-24 Apple Inc. Methods and apparatus for thread level execution in non-kernel space
US11876719B2 (en) 2021-07-26 2024-01-16 Apple Inc. Systems and methods for managing transmission control protocol (TCP) acknowledgements
US11882051B2 (en) 2021-07-26 2024-01-23 Apple Inc. Systems and methods for managing transmission control protocol (TCP) acknowledgements

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6694451B2 (en) * 2000-12-07 2004-02-17 Hewlett-Packard Development Company, L.P. Method for redundant suspend to RAM
US6546472B2 (en) * 2000-12-29 2003-04-08 Hewlett-Packard Development Company, L.P. Fast suspend to disk
US6883037B2 (en) * 2001-03-21 2005-04-19 Microsoft Corporation Fast data decoder that operates with reduced output buffer bounds checking
JP3906825B2 (ja) * 2003-06-17 2007-04-18 日本電気株式会社 計算機システム、計算機システム起動方法およびプログラム
JP2005149225A (ja) * 2003-11-17 2005-06-09 Sony Corp コンピュータシステム及びその起動方法
JP4604543B2 (ja) * 2004-04-30 2011-01-05 日本電気株式会社 計算機、計算機起動方法、管理サーバ装置およびプログラム
EP1672487A1 (en) * 2004-12-14 2006-06-21 Sony Ericsson Mobile Communications AB Method and means for an efficient memory usage
JP4078360B2 (ja) * 2004-12-24 2008-04-23 キヤノン株式会社 電子機器、データ処理方法、及びコンピュータプログラム
CN101180612A (zh) * 2005-03-31 2008-05-14 日本电气株式会社 计算机系统、存储器管理方法及其程序
US7620784B2 (en) * 2006-06-09 2009-11-17 Microsoft Corporation High speed nonvolatile memory device using parallel writing among a plurality of interfaces
JP2007334383A (ja) * 2006-06-12 2007-12-27 Sony Corp 情報処理装置とその起動方法およびプログラム
US8423740B2 (en) * 2011-02-01 2013-04-16 Wind River Systems, Inc. System and method for fast boot from non-volatile memory

Similar Documents

Publication Publication Date Title
JP2010282252A5 (ja)
JP2009037619A5 (ja)
US10338846B2 (en) Method for reducing read buffer size requirements in NVMe based solid state drives
JP2012198811A5 (ja) メモリシステム、不揮発性記憶装置、不揮発性記憶装置の制御方法、及びプログラム
CN106095416B (zh) 一种在应用程序中的跳转处理方法、装置及智能终端
JP2015506041A5 (ja)
JP2007058840A5 (ja)
JP2017526071A5 (ja)
CN107003864A (zh) 恢复片上系统设备
JP2012252576A5 (ja)
JP2011107925A5 (ja)
JP2010517131A5 (ja)
JP2008198310A (ja) ビットエラーの修復方法および情報処理装置
JP2015156205A5 (ja)
JP2021503127A5 (ja)
JP2015505091A5 (ja)
JP2011508296A5 (ja)
JP2011120176A5 (ja)
JP2016501417A5 (ja)
JP2009529740A5 (ja)
JP5981906B2 (ja) 画像形成装置
JP2005071303A (ja) プログラム起動装置
JP2015095001A5 (ja)
JP2013235531A5 (ja)
JP2012018626A (ja) メモリ制御装置、メモリ装置および停止制御方法