JP2015156205A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2015156205A5 JP2015156205A5 JP2014249199A JP2014249199A JP2015156205A5 JP 2015156205 A5 JP2015156205 A5 JP 2015156205A5 JP 2014249199 A JP2014249199 A JP 2014249199A JP 2014249199 A JP2014249199 A JP 2014249199A JP 2015156205 A5 JP2015156205 A5 JP 2015156205A5
- Authority
- JP
- Japan
- Prior art keywords
- processing apparatus
- information processing
- volatile memory
- hibernation image
- register value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006266 hibernation Effects 0.000 claims description 24
- 230000002093 peripheral Effects 0.000 claims description 14
- 230000004913 activation Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 claims 1
Description
本発明にかかる情報処理装置は、ハイバネーションが可能な情報処理装置であって、ブートコアと複数のスレーブコアを有するプロセッサと、揮発性メモリと、不揮発性メモリと、前記情報処理装置で稼働するシステムの中断要求が発生すると、前記揮発性メモリの記憶状態、前記情報処理装置の少なくとも一つの周辺機器のレジスタ値、および、前記プロセッサのレジスタ値を表すデータをハイバネーションイメージとして前記不揮発性メモリに格納する保持制御手段と、前記システムの起動要求が発生すると、前記不揮発性メモリにおいて、有効なハイバネーションイメージが利用可能か否かを判定する復帰制御手段とを有し、前記有効なハイバネーションイメージが利用可能と判定された場合、前記ブートコアは前記複数のスレーブコアの一部を初期化し、前記ブートコアおよび/または前記初期化されたスレーブコアは前記少なくとも一つの周辺機器の初期化を行うことで、前記システムのカーネル初期化を行い、前記カーネル初期化の後、前記復帰制御手段は、前記有効なハイバネーションイメージに基づき前記揮発性メモリの記憶状態、前記少なくとも一つの周辺機器のレジスタ値、および、前記プロセッサのレジスタ値を復元する。
Claims (13)
- ハイバネーションが可能な情報処理装置であって、
ブートコアと複数のスレーブコアを有するプロセッサと、
揮発性メモリと、
不揮発性メモリと、
前記情報処理装置で稼働するシステムの中断要求が発生すると、前記揮発性メモリの記憶状態、前記情報処理装置の少なくとも一つの周辺機器のレジスタ値、および、前記プロセッサのレジスタ値を表すデータをハイバネーションイメージとして前記不揮発性メモリに格納する保持制御手段と、
前記システムの起動要求が発生すると、前記不揮発性メモリにおいて、有効なハイバネーションイメージが利用可能か否かを判定する復帰制御手段とを有し、
前記有効なハイバネーションイメージが利用可能と判定された場合、前記ブートコアは前記複数のスレーブコアの一部を初期化し、前記ブートコアおよび/または前記初期化されたスレーブコアは前記少なくとも一つの周辺機器の初期化を行うことで、前記システムのカーネル初期化を行い、
前記カーネル初期化の後、前記復帰制御手段は、前記有効なハイバネーションイメージに基づき前記揮発性メモリの記憶状態、前記少なくとも一つの周辺機器のレジスタ値、および、前記プロセッサのレジスタ値を復元する情報処理装置。 - 前記有効なハイバネーションイメージが利用できないと判定された場合、前記ブートコアは前記複数のスレーブコアを初期化し、前記ブートコアおよび/または前記初期化されたスレーブコアは前記少なくとも一つの周辺機器の初期化を行うことで、前記カーネル初期化を行う請求項1に記載された情報処理装置。
- 前記復帰制御手段は、前記有効なハイバネーションイメージに基づき、前記中断要求に応じて前記複数のスレーブコアを停止した前の、前記揮発性メモリの記憶状態、前記少なくとも一つの周辺機器のレジスタ値、および、前記プロセッサのレジスタ値を復元する請求項1または請求項2に記載された情報処理装置。
- さらに、前記ブートコアが初期化する前記スレーブコアの数を制御する初期化制御手段を有する請求項1から請求項3の何れか一項に記載された情報処理装置。
- さらに、前記初期化するスレーブコアの数を示すユーザ指示を入力する入力手段を有し、
前記初期化制御手段は、前記ユーザ指示が示す数のスレーブコアが初期化されるように、前記ブートコアを制御する請求項4に記載された情報処理装置。 - 前記ハイバネーションイメージは、当該ハイバネーションイメージが有効であるか否かを示す識別情報を含み、前記復帰制御手段は、前記不揮発性メモリから読み出した前記ハイバネーションイメージの識別情報に基づき前記判定を行う請求項1から請求項5の何れか一項に記載された情報処理装置。
- さらに、前記揮発性メモリと前記不揮発性メモリにアクセスするダイレクトメモリアクセスコントローラを有し、
前記ブートコアは、前記復帰制御手段による前記判定の前に、前記ダイレクトメモリアクセスコントローラを初期化する請求項6に記載された情報処理装置。 - 前記復帰制御手段は、前記ダイレクトメモリアクセスコントローラを介して前記識別情報にアクセスし、前記判定を行う請求項7に記載された情報処理装置。
- 前記復帰制御手段は、前記カーネル初期化と並行して、前記有効なハイバネーションイメージを前記揮発性メモリにロードする能力を有する請求項4または請求項5に記載された情報処理装置。
- 前記揮発性メモリにロードされたハイバネーションイメージがデータ圧縮されている場合、前記初期化制御手段は、前記少なくとも一つの周辺機器の初期化と前記データ圧縮されたハイバネーションイメージの伸長に必要なスレーブコアの数を前記初期化するスレーブコアの数として設定する請求項9に記載された情報処理装置。
- 前記復帰制御手段は、前記初期化されたスレーブコアを制御して、前記少なくとも一つの周辺機器の初期化と並行して前記データ圧縮されたハイバネーションイメージの伸長を行う請求項10に記載された情報処理装置。
- 前記システムの中断要求が発生すると、前記ブートコアは、前記少なくとも一つの周辺機器のレジスタ値および前記プロセッサのレジスタ値を前記揮発性メモリに格納し、
前記保持制御手段は、前記揮発性メモリの記憶状態を表すデータを前記ハイバネーションイメージとして前記不揮発性メモリに格納する請求項1から請求項11の何れか一項に記載された情報処理装置。 - ハイバネーションが可能であり、ブートコアと複数のスレーブコアを有するプロセッサ、揮発性メモリ、および、不揮発性メモリを有する情報処理装置の制御方法であって、
前記情報処理装置で稼働するシステムの中断要求が発生すると、保持制御手段が、前記揮発性メモリの記憶状態、前記情報処理装置の少なくとも一つの周辺機器のレジスタ値、および、前記プロセッサのレジスタ値を表すデータをハイバネーションイメージとして前記不揮発性メモリに格納し、
前記システムの起動要求が発生すると、復帰制御手段が、前記不揮発性メモリにおいて、有効なハイバネーションイメージが利用可能か否かを判定し、
前記有効なハイバネーションイメージが利用可能と判定された場合、前記ブートコアが前記複数のスレーブコアの一部を初期化し、前記ブートコアおよび/または前記初期化されたスレーブコアが前記少なくとも一つの周辺機器の初期化を行うことで、前記システムのカーネル初期化が行われ、
前記カーネル初期化の後、前記復帰制御手段が、前記有効なハイバネーションイメージに基づき前記揮発性メモリの記憶状態、前記少なくとも一つの周辺機器のレジスタ値、および、前記プロセッサのレジスタ値を復元する制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014249199A JP6399916B2 (ja) | 2014-01-20 | 2014-12-09 | 情報処理装置およびその制御方法 |
US14/594,214 US9658863B2 (en) | 2014-01-20 | 2015-01-12 | Information processing apparatus and control method therefor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014008073 | 2014-01-20 | ||
JP2014008073 | 2014-01-20 | ||
JP2014249199A JP6399916B2 (ja) | 2014-01-20 | 2014-12-09 | 情報処理装置およびその制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015156205A JP2015156205A (ja) | 2015-08-27 |
JP2015156205A5 true JP2015156205A5 (ja) | 2018-01-25 |
JP6399916B2 JP6399916B2 (ja) | 2018-10-03 |
Family
ID=53544888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014249199A Active JP6399916B2 (ja) | 2014-01-20 | 2014-12-09 | 情報処理装置およびその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9658863B2 (ja) |
JP (1) | JP6399916B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9622182B2 (en) * | 2015-04-17 | 2017-04-11 | Suunto Oy | Embedded computing device |
TWI564802B (zh) * | 2015-12-14 | 2017-01-01 | 財團法人工業技術研究院 | 初始化週邊裝置之方法與使用此方法之電子裝置 |
US11204778B2 (en) * | 2017-01-23 | 2021-12-21 | Carl Zeiss Ag | Efficient hibernation apparatus and method for digital devices |
US10860332B2 (en) * | 2017-09-25 | 2020-12-08 | Qualcomm Incorporated | Multicore framework for use in pre-boot environment of a system-on-chip |
KR102345087B1 (ko) | 2017-10-31 | 2021-12-29 | 미츠비시 쥬고 기카이 시스템 가부시키가이샤 | 정보 처리 시스템, 정보 처리 방법 및 프로그램 |
US11288374B2 (en) | 2017-10-31 | 2022-03-29 | Mitsubishi Heavy Industries Machinery Systems. Ltd. | Information processing device, method for controlling information processing device, and program |
KR102345086B1 (ko) | 2017-10-31 | 2021-12-29 | 미츠비시 쥬고 기카이 시스템 가부시키가이샤 | 차량 탑재 기기, 제어 방법, 및 프로그램 |
JP6966568B2 (ja) * | 2017-11-17 | 2021-11-17 | 三菱重工機械システム株式会社 | 情報処理システム及び情報処理システムによる情報処理方法 |
CN113467923A (zh) * | 2020-03-31 | 2021-10-01 | 华为技术有限公司 | 一种设备休眠方法及计算设备 |
CN114691406A (zh) * | 2022-03-29 | 2022-07-01 | 深圳市广和通无线股份有限公司 | 外围设备的交互方法、外围设备、主控制器和存储介质 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0139985B1 (ko) * | 1995-01-06 | 1998-07-01 | 김광호 | 옵션 카드의 하이버네이션 시스템 |
US6883037B2 (en) * | 2001-03-21 | 2005-04-19 | Microsoft Corporation | Fast data decoder that operates with reduced output buffer bounds checking |
US7225448B2 (en) * | 2003-08-14 | 2007-05-29 | Lenovo (Singapore) Pte. Ltd. | System and method for hibernating application state data on removable module |
US20060212677A1 (en) * | 2005-03-15 | 2006-09-21 | Intel Corporation | Multicore processor having active and inactive execution cores |
US7519808B2 (en) * | 2006-04-25 | 2009-04-14 | Apple Inc. | Method and apparatus for quickly reanimating devices from hibernation |
US7900074B2 (en) * | 2006-06-02 | 2011-03-01 | Apple Inc. | Method and apparatus for quickly reanimating devices from hibernation |
JP2007334383A (ja) * | 2006-06-12 | 2007-12-27 | Sony Corp | 情報処理装置とその起動方法およびプログラム |
JP2009301319A (ja) | 2008-06-13 | 2009-12-24 | Panasonic Corp | マルチプロセッサシステム |
US8156320B2 (en) * | 2008-08-27 | 2012-04-10 | Wireless Silicon Group, Llc | Method and apparatus for fast booting a portable computing device allowing for immediate operation |
US8694764B2 (en) * | 2011-02-24 | 2014-04-08 | Microsoft Corporation | Multi-phase resume from hibernate |
JP5710424B2 (ja) * | 2011-08-26 | 2015-04-30 | ルネサスエレクトロニクス株式会社 | 情報機器 |
US8977879B2 (en) * | 2012-03-30 | 2015-03-10 | Motorola Solutions, Inc. | Method and apparatus for enhancing a multi-stage hibernate and resume process |
-
2014
- 2014-12-09 JP JP2014249199A patent/JP6399916B2/ja active Active
-
2015
- 2015-01-12 US US14/594,214 patent/US9658863B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015156205A5 (ja) | ||
JP6399916B2 (ja) | 情報処理装置およびその制御方法 | |
KR20160126067A (ko) | 컴퓨팅 장치의 보안 부팅 기법 | |
RU2016126976A (ru) | Общая последовательность загрузки для управляющей сервисной программы, способной к инициализации во множественных архитектурах | |
US10592253B2 (en) | Technologies for pre-memory phase initialization of a computing device | |
JP2002287978A5 (ja) | ||
US20120311240A1 (en) | Information processing apparatus, information processing method, and storage medium | |
JP2011527777A5 (ja) | ||
JP2009512020A5 (ja) | ||
JP2013233285A5 (ja) | ||
CN105739961B (zh) | 一种嵌入式系统的启动方法和装置 | |
JP2012252576A5 (ja) | ||
JP2016515265A5 (ja) | ||
US20130080755A1 (en) | Method for speeding up the boot time of electric device and electric device using the same | |
JP2017518574A5 (ja) | ||
TW201229752A (en) | Alignment control | |
TWI546661B (zh) | 使用狀態資訊回復系統之技術 | |
US10591980B2 (en) | Power management with hardware virtualization | |
JP6189267B2 (ja) | 情報処理装置、方法およびプログラム | |
KR102613643B1 (ko) | 예외 처리 | |
JP2012173814A5 (ja) | 情報処理装置及び情報処理装置を制御する制御方法及びプログラム | |
US20150161404A1 (en) | Device initiated auto freeze lock | |
US20190018475A1 (en) | Update memory management information to boot an electronic device from a reduced power mode | |
US9904559B2 (en) | Information processing apparatus and activation method therefor for processing data of a hibernation image | |
JP2018526720A5 (ja) |