RU2016126976A - Общая последовательность загрузки для управляющей сервисной программы, способной к инициализации во множественных архитектурах - Google Patents
Общая последовательность загрузки для управляющей сервисной программы, способной к инициализации во множественных архитектурах Download PDFInfo
- Publication number
- RU2016126976A RU2016126976A RU2016126976A RU2016126976A RU2016126976A RU 2016126976 A RU2016126976 A RU 2016126976A RU 2016126976 A RU2016126976 A RU 2016126976A RU 2016126976 A RU2016126976 A RU 2016126976A RU 2016126976 A RU2016126976 A RU 2016126976A
- Authority
- RU
- Russia
- Prior art keywords
- architecture
- processor
- switching operation
- control service
- service program
- Prior art date
Links
- PWPJGUXAGUPAHP-UHFFFAOYSA-N lufenuron Chemical compound C1=C(Cl)C(OC(F)(F)C(C(F)(F)F)F)=CC(Cl)=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F PWPJGUXAGUPAHP-UHFFFAOYSA-N 0.000 title 1
- 238000000034 method Methods 0.000 claims 15
- 238000004590 computer program Methods 0.000 claims 3
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4403—Processor initialisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4405—Initialisation of multiprocessor systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4406—Loading of operating system
- G06F9/441—Multiboot arrangements, i.e. selecting an operating system to be loaded
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Stored Programmes (AREA)
- Multi Processors (AREA)
Claims (30)
1. Способ инициализации управляющей сервисной программы в вычислительном окружении, причем способ содержит:
выполнение посредством процессора последовательности загрузки для начальной загрузки управляющей сервисной программы в выбранном архитектурном режиме, который основан на выбранной архитектуре, причем управляющая сервисная программа записана для выбранной архитектуры и сконфигурирована для инициализации по меньшей мере в одной из первой архитектурной конфигурации, которая инициализируется в одной архитектуре и переключается на выбранную архитектуру для обработки, или во второй архитектурной конфигурации, которая инициализируется и производит обработку в выбранной архитектуре, и причем выполнение последовательности загрузки содержит:
выполнение одной или нескольких команд независимо от того, должен ли процессор выполнять инициализацию на основании первой архитектурной конфигурации или второй архитектурной конфигурации, причем одна или несколько команд являются общими для одной архитектуры и для выбранной архитектуры так, что одна или несколько команд заданы в одной архитектуре и в выбранной архитектуре, и выполнение содержит операцию переключения для запроса переключения архитектурных режимов для процессора независимо от того, должен ли процессор выполнять инициализацию в одной архитектуре или выбранной архитектуре, причем операция переключения выполняется различным образом на основании того, для какой архитектуры, одной архитектуры или выбранной архитектуры, процессор должен выполнять инициализацию, и на основании выполнения операции переключения управляющая сервисная программа загружается в выбранном архитектурном режиме.
2. Способ по п. 1, причем управляющая сервисная программа содержит операционную систему.
3. Способ по одному из предшествующих пунктов, причем выполнение последовательности загрузки содержит:
задание слова состояния программы в формате одной архитектуры или выбранной архитектуры в зависимости от того, должен ли процессор выполнять инициализацию в одной архитектуре или в выбранной архитектуре, и
подготовку к режиму переключения для выполнения операции переключения.
4. Способ по одному из предшествующих пунктов, причем выполнение операции переключения содержит переключение от одной архитектуры к выбранной архитектуре, и причем обработка управляющей сервисной программы производится в выбранной архитектуре.
5. Способ по одному из предшествующих пунктов, причем выполнение операции переключения содержит запрос на переключение от выбранной архитектуры к выбранной архитектуре, и причем выполнение операции переключения имеет результатом сохранение состояния, указывающего на пребывание процессора в настоящее время в выбранном архитектурном режиме, причем состояние обрабатывается как приемлемое для выпускающего операции переключения.
6. Способ по п. 5, причем операция переключения содержит команду процессора обработки сигналов.
7. Способ по одному из предшествующих пунктов, причем одна архитектура использует 31-битовую адресацию и 32-битовые регистры общего назначения, а выбранная архитектура использует 64-битовую адресацию и 64-битовые регистры общего назначения.
8. Способ по одному из предшествующих пунктов, причем выполнение последовательности загрузки содержит выявление того, записана ли управляющая сервисная программа для выбранной архитектуры, и продолжение выполнения последовательности загрузки на основании записи управляющей сервисной программы для выбранной архитектуры.
9. Способ по одному из предшествующих пунктов, предусматривающий, кроме того, выполнение сброса для перезагрузки управляющей сервисной программы.
10. Способ по п. 9, причем выполнение сброса содержит задание слова состояния программы, отображающего сброс.
11. Компьютерная система для инициализации управляющей сервисной программы в вычислительном окружении, причем компьютерная система содержит:
память, и
соединенный с памятью процессор, причем компьютерная система сконфигурирована для выполнения способа, причем способ содержит:
выполнение посредством процессора последовательности загрузки для начальной загрузки управляющей сервисной программы в выбранном архитектурном режиме, который основан на выбранной архитектуре, причем управляющая сервисная программа записана для выбранной архитектуры и сконфигурирована для инициализации по меньшей мере в одной из первой архитектурной конфигурации, которая инициализируется в одной архитектуре и переключается на выбранную архитектуру для обработки, или во второй архитектурной конфигурации, которая инициализируется и производит обработку в выбранной архитектуре, и причем выполнение последовательности загрузки содержит:
выполнение одной или нескольких команд независимо от того, должен ли процессор выполнять инициализацию на основании первой архитектурной конфигурации или второй архитектурной конфигурации, причем одна или несколько команд являются общими для одной архитектуры и для выбранной архитектуры так, что одна или несколько команд заданы в одной архитектуре и в выбранной архитектуре, и выполнение содержит операцию переключения для запроса переключения архитектурных режимов для процессора независимо от того, должен ли процессор выполнять инициализацию в одной архитектуре или выбранной архитектуре, причем операция переключения выполняется различным образом на основании того, для какой архитектуры, одной архитектуры или выбранной архитектуры, процессор должен выполнять инициализацию, и на основании выполнения операции переключения управляющая сервисная программа загружается в выбранном архитектурном режиме.
12. Компьютерная система по п. 11, причем выполнение последовательности загрузки содержит:
задание слова состояния программы в формате одной архитектуры или выбранной архитектуры в зависимости от того, должен ли процессор выполнять инициализацию в одной архитектуре или в выбранной архитектуре, и
подготовку к режиму переключения для выполнения операции переключения.
13. Компьютерная система согласно одному из пп. 11 или 12, причем выполнение операции переключения содержит переключение от одной архитектуры к выбранной архитектуре, и причем обработка управляющей сервисной программы производится в выбранной архитектуре.
14. Компьютерная система согласно одному из пп. 11-13, причем выполнение операции переключения содержит запрос на переключение от выбранной архитектуры к выбранной архитектуре, и причем выполнение операции переключения имеет результатом сохранение состояния, указывающего на пребывание процессора в настоящее время в выбранном архитектурном режиме, причем состояние обрабатывается как приемлемое для выпускающего операции переключения.
15. Компьютерная система согласно одному из пп. 11-14, причем одна архитектура использует 31-битовую адресацию и 32-битовые регистры общего назначения, а выбранная архитектура использует 64-битовую адресацию и 64-битовые регистры общего назначения.
16. Компьютерная система согласно одному из пп. 11-15, причем выполнение последовательности загрузки содержит выявление того, записана ли управляющая сервисная программа для выбранной архитектуры, и продолжение выполнения последовательности загрузки на основании записи управляющей сервисной программы для выбранной архитектуры.
17. Компьютерная система согласно одному из пп. 11-16, предусматривающая, кроме того, выполнение сброса для перезагрузки управляющей сервисной программы.
18. Компьютерный программный продукт для инициализации управляющей сервисной программы в вычислительном окружении, причем компьютерный программный продукт содержит:
машиночитаемый информационный носитель, выполненный с возможностью считывания посредством устройства обработки данных и сохраняющий команды для устройства обработки данных для выполнения способа согласно одному из пп. 1-10.
19. Компьютерная программа, содержащая участки программного кода, сохраненная на машиночитаемом носителе и выполненная с возможностью загрузки во внутреннюю память цифровой вычислительной машины, когда данная программа выполняется на компьютере, для выполнения способа согласно одному из пп. 1-10.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/217,800 | 2014-03-18 | ||
| US14/217,800 US9588774B2 (en) | 2014-03-18 | 2014-03-18 | Common boot sequence for control utility able to be initialized in multiple architectures |
| US14/554,313 | 2014-11-26 | ||
| US14/554,313 US9600292B2 (en) | 2014-03-18 | 2014-11-26 | Common boot sequence for control utility able to be initialized in multiple architectures |
| PCT/EP2015/053638 WO2015139917A1 (en) | 2014-03-18 | 2015-02-20 | Common boot sequence for control utility able to be initialized in multiple architectures |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2016126976A true RU2016126976A (ru) | 2018-04-18 |
| RU2665238C2 RU2665238C2 (ru) | 2018-08-28 |
Family
ID=54142192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2016126976A RU2665238C2 (ru) | 2014-03-18 | 2015-02-20 | Общая последовательность загрузки для управляющей сервисной программы, способной к инициализации во множественных архитектурах |
Country Status (22)
| Country | Link |
|---|---|
| US (2) | US9588774B2 (ru) |
| EP (1) | EP3120239B1 (ru) |
| JP (1) | JP6437008B2 (ru) |
| KR (1) | KR101918831B1 (ru) |
| CN (1) | CN106133682B (ru) |
| AU (1) | AU2015233763B2 (ru) |
| BR (1) | BR112016021599B1 (ru) |
| CA (1) | CA2940867C (ru) |
| DK (1) | DK3120239T3 (ru) |
| ES (1) | ES2746479T3 (ru) |
| HU (1) | HUE045068T2 (ru) |
| IL (1) | IL247819B (ru) |
| LT (1) | LT3120239T (ru) |
| MX (1) | MX2016011922A (ru) |
| PL (1) | PL3120239T3 (ru) |
| PT (1) | PT3120239T (ru) |
| RU (1) | RU2665238C2 (ru) |
| SG (1) | SG11201606096VA (ru) |
| SI (1) | SI3120239T1 (ru) |
| TW (1) | TWI639090B (ru) |
| WO (1) | WO2015139917A1 (ru) |
| ZA (1) | ZA201605468B (ru) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9916185B2 (en) | 2014-03-18 | 2018-03-13 | International Business Machines Corporation | Managing processing associated with selected architectural facilities |
| US9588774B2 (en) | 2014-03-18 | 2017-03-07 | International Business Machines Corporation | Common boot sequence for control utility able to be initialized in multiple architectures |
| US9582295B2 (en) | 2014-03-18 | 2017-02-28 | International Business Machines Corporation | Architectural mode configuration |
| US10234921B2 (en) * | 2016-03-04 | 2019-03-19 | Schneider Electric USA, Inc. | Systems and methods for operating a virtual power environment |
| US10282327B2 (en) * | 2017-01-19 | 2019-05-07 | International Business Machines Corporation | Test pending external interruption instruction |
| US10423191B2 (en) | 2017-01-19 | 2019-09-24 | International Business Machines Corporation | Clock comparator sign control |
| US10705825B2 (en) | 2018-09-20 | 2020-07-07 | Hewlett Packard Enterprise Development Lp | Creation of images |
| US10831507B2 (en) | 2018-11-21 | 2020-11-10 | SambaNova Systems, Inc. | Configuration load of a reconfigurable data processor |
| US11188497B2 (en) | 2018-11-21 | 2021-11-30 | SambaNova Systems, Inc. | Configuration unload of a reconfigurable data processor |
| TWI766211B (zh) * | 2018-11-21 | 2022-06-01 | 美商聖巴諾瓦系統公司 | 可重組態資料處理器的組態加載和卸載 |
| CN110109707B (zh) * | 2019-04-10 | 2022-05-31 | 广州视源电子科技股份有限公司 | 终端启动方法、装置及终端 |
| US11386038B2 (en) | 2019-05-09 | 2022-07-12 | SambaNova Systems, Inc. | Control flow barrier and reconfigurable data processor |
| WO2020236133A1 (en) * | 2019-05-17 | 2020-11-26 | Hewlett-Packard Development Company, L.P. | Disabling software persistence |
| US11055141B2 (en) | 2019-07-08 | 2021-07-06 | SambaNova Systems, Inc. | Quiesce reconfigurable data processor |
| US11500653B2 (en) | 2020-02-05 | 2022-11-15 | International Business Machines Corporation | Signal handling between programs associated with different addressing modes |
| US11782729B2 (en) | 2020-08-18 | 2023-10-10 | SambaNova Systems, Inc. | Runtime patching of configuration files |
| CN112591152B (zh) * | 2020-12-01 | 2023-01-31 | 上海航天控制技术研究所 | 空间站太阳翼控制系统 |
| US11327771B1 (en) | 2021-07-16 | 2022-05-10 | SambaNova Systems, Inc. | Defect repair circuits for a reconfigurable data processor |
| US11409540B1 (en) | 2021-07-16 | 2022-08-09 | SambaNova Systems, Inc. | Routing circuits for defect repair for a reconfigurable data processor |
| US11556494B1 (en) | 2021-07-16 | 2023-01-17 | SambaNova Systems, Inc. | Defect repair for a reconfigurable data processor for homogeneous subarrays |
| US12118387B2 (en) * | 2021-08-05 | 2024-10-15 | International Business Machines Corporation | Query and update of processor boost information |
| US11487694B1 (en) | 2021-12-17 | 2022-11-01 | SambaNova Systems, Inc. | Hot-plug events in a pool of reconfigurable data flow resources |
| US20240320341A1 (en) * | 2023-03-23 | 2024-09-26 | Intel Corporation | Apparatus and method for booting an application processor |
Family Cites Families (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0734021Y2 (ja) * | 1989-04-13 | 1995-08-02 | 株式会社ダイフク | 搬送設備 |
| WO1994027215A1 (en) | 1993-05-07 | 1994-11-24 | Apple Computer, Inc. | Method for decoding guest instructions for a host computer |
| JPH06332803A (ja) * | 1993-05-25 | 1994-12-02 | Hitachi Ltd | 仮想計算機システムにおけるｔｌｂ制御方法 |
| US5551013A (en) | 1994-06-03 | 1996-08-27 | International Business Machines Corporation | Multiprocessor for hardware emulation |
| US5790825A (en) | 1995-11-08 | 1998-08-04 | Apple Computer, Inc. | Method for emulating guest instructions on a host computer through dynamic recompilation of host instructions |
| US6009261A (en) | 1997-12-16 | 1999-12-28 | International Business Machines Corporation | Preprocessing of stored target routines for emulating incompatible instructions on a target processor |
| US6199202B1 (en) | 1998-01-06 | 2001-03-06 | Hewlett-Packard Company | Method and apparatus for the inter-operation of differing architectural and run time conventions |
| US6308255B1 (en) | 1998-05-26 | 2001-10-23 | Advanced Micro Devices, Inc. | Symmetrical multiprocessing bus and chipset used for coprocessor support allowing non-native code to run in a system |
| US20020147969A1 (en) | 1998-10-21 | 2002-10-10 | Richard A. Lethin | Dynamic optimizing object code translator for architecture emulation and dynamic optimizing object code translation method |
| US6772325B1 (en) | 1999-10-01 | 2004-08-03 | Hitachi, Ltd. | Processor architecture and operation for exploiting improved branch control instruction |
| US6496971B1 (en) * | 2000-02-07 | 2002-12-17 | Xilinx, Inc. | Supporting multiple FPGA configuration modes using dedicated on-chip processor |
| US7406682B2 (en) | 2001-03-26 | 2008-07-29 | Emc Corporation | Translator-compiler for converting legacy management software |
| US7234037B2 (en) | 2003-11-25 | 2007-06-19 | International Business Machines Corporation | Memory mapped Input/Output operations |
| US8024730B2 (en) | 2004-03-31 | 2011-09-20 | Intel Corporation | Switching between protected mode environments utilizing virtual machine functionality |
| GB0407384D0 (en) | 2004-03-31 | 2004-05-05 | Ignios Ltd | Resource management in a multicore processor |
| US7562209B2 (en) * | 2004-04-07 | 2009-07-14 | Marvell International, Ltd. | Supporting different instruction set architectures during run time |
| US7339837B2 (en) * | 2004-05-18 | 2008-03-04 | Infineon Technologies Ag | Configurable embedded processor |
| US7260702B2 (en) * | 2004-06-30 | 2007-08-21 | Microsoft Corporation | Systems and methods for running a legacy 32-bit x86 virtual machine on a 64-bit x86 processor |
| US7308571B2 (en) | 2004-10-06 | 2007-12-11 | Intel Corporation | Overriding processor configuration settings |
| US7647589B1 (en) | 2005-02-07 | 2010-01-12 | Parallels Software International, Inc. | Methods and systems for safe execution of guest code in virtual machine context |
| US7562349B2 (en) | 2005-04-25 | 2009-07-14 | Sap Ag | Version adaptation interface for integration of different virtual machines |
| US7496495B2 (en) | 2005-05-12 | 2009-02-24 | Microsoft Corporation | Virtual operating system device communication relying on memory access violations |
| KR100663864B1 (ko) * | 2005-06-16 | 2007-01-03 | 엘지전자 주식회사 | 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법 |
| US7409537B2 (en) * | 2005-10-06 | 2008-08-05 | Microsoft Corporation | Fast booting an operating system from an off state |
| JP2007207074A (ja) * | 2006-02-03 | 2007-08-16 | Ricoh Co Ltd | オペレーションシステム、スレッド制御機構、及び情報処理装置 |
| EP2087424A4 (en) | 2006-04-26 | 2009-12-23 | Tata Consultancy Services | SYSTEM AND METHOD FOR AUTOMATED RE-ARCHITECTURE OF FORMER SYSTEMS MODELS USING OBJECT-ORIENTED LANGUAGE |
| US8117614B2 (en) | 2006-05-19 | 2012-02-14 | International Business Machines Corporation | Extract CPU time facility |
| US20080093277A1 (en) * | 2006-06-13 | 2008-04-24 | John Armour | Cadence detection in a sequence of video fields |
| WO2008083277A1 (en) | 2006-12-31 | 2008-07-10 | San Disk Corporation | Portable multi-platform booting systems and architectures |
| US7739434B2 (en) | 2008-01-11 | 2010-06-15 | International Business Machines Corporation | Performing a configuration virtual topology change and instruction therefore |
| US8117417B2 (en) | 2008-01-11 | 2012-02-14 | International Business Machines Corporation | Dynamic address translation with change record override |
| US7734900B2 (en) | 2008-01-11 | 2010-06-08 | International Business Machines Corporation | Computer configuration virtual topology discovery and instruction therefore |
| US8321861B2 (en) | 2008-02-20 | 2012-11-27 | Arm Limited | Non-native program execution across multiple execution environments |
| US8086811B2 (en) | 2008-02-25 | 2011-12-27 | International Business Machines Corporation | Optimizations of a perform frame management function issued by pageable guests |
| US8176280B2 (en) | 2008-02-25 | 2012-05-08 | International Business Machines Corporation | Use of test protection instruction in computing environments that support pageable guests |
| WO2013098643A2 (en) | 2011-12-16 | 2013-07-04 | Hyperion Core Inc. | Advanced processor architecture |
| US8301865B2 (en) | 2009-06-29 | 2012-10-30 | Oracle America, Inc. | System and method to manage address translation requests |
| GB2478726B (en) | 2010-03-15 | 2013-12-25 | Advanced Risc Mach Ltd | Mapping between registers used by multiple instruction sets |
| US9851969B2 (en) | 2010-06-24 | 2017-12-26 | International Business Machines Corporation | Function virtualization facility for function query of a processor |
| US8479172B2 (en) | 2010-11-23 | 2013-07-02 | International Business Machines Corporation | Virtual machine testing |
| US9141389B2 (en) | 2011-04-07 | 2015-09-22 | Via Technologies, Inc. | Heterogeneous ISA microprocessor with shared hardware ISA registers |
| TW201248499A (en) | 2011-05-18 | 2012-12-01 | Asustek Comp Inc | Method of swapping between operating systems applied to computer system |
| KR101780052B1 (ko) * | 2011-08-24 | 2017-09-19 | 한국전자통신연구원 | 정보처리 시스템에서 운영체제 전환방법 |
| TW201321949A (zh) | 2011-11-23 | 2013-06-01 | Inventec Corp | 電源開機控制方法及其系統 |
| US9298469B2 (en) | 2012-06-15 | 2016-03-29 | International Business Machines Corporation | Management of multiple nested transactions |
| US9588774B2 (en) | 2014-03-18 | 2017-03-07 | International Business Machines Corporation | Common boot sequence for control utility able to be initialized in multiple architectures |
| US9916185B2 (en) | 2014-03-18 | 2018-03-13 | International Business Machines Corporation | Managing processing associated with selected architectural facilities |
| US9582295B2 (en) | 2014-03-18 | 2017-02-28 | International Business Machines Corporation | Architectural mode configuration |
-
2014
- 2014-03-18 US US14/217,800 patent/US9588774B2/en active Active
- 2014-11-26 US US14/554,313 patent/US9600292B2/en active Active
-
2015
- 2015-02-20 SG SG11201606096VA patent/SG11201606096VA/en unknown
- 2015-02-20 PT PT157053331T patent/PT3120239T/pt unknown
- 2015-02-20 CN CN201580014476.3A patent/CN106133682B/zh active Active
- 2015-02-20 AU AU2015233763A patent/AU2015233763B2/en active Active
- 2015-02-20 ES ES15705333T patent/ES2746479T3/es active Active
- 2015-02-20 WO PCT/EP2015/053638 patent/WO2015139917A1/en active Application Filing
- 2015-02-20 JP JP2016557115A patent/JP6437008B2/ja active Active
- 2015-02-20 SI SI201530886T patent/SI3120239T1/sl unknown
- 2015-02-20 RU RU2016126976A patent/RU2665238C2/ru active
- 2015-02-20 LT LTEP15705333.1T patent/LT3120239T/lt unknown
- 2015-02-20 KR KR1020167026898A patent/KR101918831B1/ko active IP Right Grant
- 2015-02-20 DK DK15705333.1T patent/DK3120239T3/da active
- 2015-02-20 HU HUE15705333A patent/HUE045068T2/hu unknown
- 2015-02-20 EP EP15705333.1A patent/EP3120239B1/en active Active
- 2015-02-20 BR BR112016021599-0A patent/BR112016021599B1/pt active IP Right Grant
- 2015-02-20 PL PL15705333T patent/PL3120239T3/pl unknown
- 2015-02-20 CA CA2940867A patent/CA2940867C/en active Active
- 2015-02-20 MX MX2016011922A patent/MX2016011922A/es unknown
- 2015-03-17 TW TW104108516A patent/TWI639090B/zh active
-
2016
- 2016-08-05 ZA ZA2016/05468A patent/ZA201605468B/en unknown
- 2016-09-14 IL IL247819A patent/IL247819B/en active IP Right Grant
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2016126976A (ru) | Общая последовательность загрузки для управляющей сервисной программы, способной к инициализации во множественных архитектурах | |
| RU2016127224A (ru) | Конфигурация архитектурного режима в вычислительной системе | |
| US9703562B2 (en) | Instruction emulation processors, methods, and systems | |
| JP6006248B2 (ja) | 命令エミュレーションプロセッサ、方法、およびシステム | |
| JP6143872B2 (ja) | 装置、方法、およびシステム | |
| RU2016126975A (ru) | Связанное с выбранными архитектурными функциями администрирование обработки | |
| US9804851B2 (en) | Operand size control | |
| KR101839479B1 (ko) | 더 넓은 레지스터에의 모드 의존형 부분 폭 로드 프로세서들, 방법들, 및 시스템들 | |
| EP2660715A3 (en) | Optimizing register initialization operations | |
| US20120311240A1 (en) | Information processing apparatus, information processing method, and storage medium | |
| JP2017527902A (ja) | 例外からの復帰時のマスク不可割り込みの早期有効化の回避 | |
| JP2016515265A5 (ru) | ||
| CN104346132B (zh) | 应用于智能卡虚拟机运行的控制装置及智能卡虚拟机 | |
| JP2018537800A5 (ru) | ||
| CN108885552B (zh) | 用于向后兼容性的欺骗cpuid | |
| US9858083B2 (en) | Dual boot panel SWAP mechanism | |
| WO2009087166A4 (en) | Load relative and store relative facility and instructions therefore | |
| US11249777B2 (en) | Virtual machine context management | |
| GB2579757A (en) | Handling effective address synonyms in a load-store unit that operates without address translation | |
| JP6920286B2 (ja) | 例外処理 | |
| US20160026467A1 (en) | Instruction and logic for executing instructions of multiple-widths | |
| US9383935B1 (en) | Secondary CPU MMU initialization using page fault exception | |
| US7904697B2 (en) | Load register instruction short circuiting method | |
| US9411625B2 (en) | Apparatus and control method for hypervisor to obtain faulting instruction | |
| JP2018531462A6 (ja) | 例外処理 |