RU2016126975A - Связанное с выбранными архитектурными функциями администрирование обработки - Google Patents
Связанное с выбранными архитектурными функциями администрирование обработки Download PDFInfo
- Publication number
- RU2016126975A RU2016126975A RU2016126975A RU2016126975A RU2016126975A RU 2016126975 A RU2016126975 A RU 2016126975A RU 2016126975 A RU2016126975 A RU 2016126975A RU 2016126975 A RU2016126975 A RU 2016126975A RU 2016126975 A RU2016126975 A RU 2016126975A
- Authority
- RU
- Russia
- Prior art keywords
- architectural
- function
- virtual machine
- guest virtual
- mode
- Prior art date
Links
- 230000006870 function Effects 0.000 claims 48
- 238000000034 method Methods 0.000 claims 24
- 230000004913 activation Effects 0.000 claims 6
- 230000000977 initiatory effect Effects 0.000 claims 4
- 238000004590 computer program Methods 0.000 claims 3
- 230000009849 deactivation Effects 0.000 claims 3
- 238000012795 verification Methods 0.000 claims 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45554—Instruction set architectures of guest OS and hypervisor or native processor differ, e.g. Bochs or VirtualPC on PowerPC MacOS
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5061—Partitioning or combining of resources
- G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/301—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is a virtual computing platform, e.g. logically partitioned systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1009—Address translation using page tables, e.g. page table structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/52—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
- G06F21/53—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow by executing in a restricted environment, e.g. sandbox or secure virtual machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
- G06F21/6218—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
- G06F21/6281—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database at program execution time, where the protection is within the operating system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
- G06F2009/45583—Memory management, e.g. access or allocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/657—Virtual address space management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Computing Systems (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Databases & Information Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Executing Machine-Instructions (AREA)
- Stored Programmes (AREA)
Claims (39)
1. Способ администрирования обработки с помощью вычислительного окружения, причем способ содержит:
- инициирование посредством производящего обработку в первом архитектурном режиме хост-процессора первой гостевой виртуальной машины, причем первая гостевая виртуальная машина должна производить обработку в первом архитектурном режиме, причем первый архитектурный режим имеет первую архитектуру системы команд и обеспечивает первый набор архитектурных функций,
- инициирование посредством хост-процессора второй гостевой виртуальной машины, причем вторая гостевая виртуальная машина должна производить обработку во втором архитектурном режиме, причем второй архитектурный режим имеет вторую архитектуру системы команд и обеспечивает второй набор архитектурных функций, и причем второй набор архитектурных функций является уменьшенным набором архитектурных функций, обеспечиваемых в первом наборе архитектурных функций, и причем выбранная архитектурная функция, обеспечиваемая в первом наборе архитектурных функций, отсутствует во втором наборе архитектурных функций, и причем второй архитектурный режим является режимом запрета функции, и
выполнение обработки посредством второй гостевой виртуальной машины во втором архитектурном режиме, причем выполнение обработки отменяет один или несколько управляющих элементов, связанных с выбранной архитектурной функцией, которые заданы для управления выполнением второй гостевой виртуальной машиной.
2. Способ по п. 1, причем выбранная архитектурная функция содержит динамическую трансляцию адресов.
3. Способ по п. 2, причем по меньшей мере одно из хост-процессора и первой гостевой виртуальной машины использует динамическую трансляцию адресов для трансляции одного адреса в другой адрес, и причем для второй гостевой виртуальной машины динамическая трансляция адресов является недоступной, хотя индикатор в блоке управления указывает на включение динамической трансляции адресов.
4. Способ по одному из предшествующих пунктов, причем способ, кроме того, содержит:
- получение второй гостевой виртуальной машиной запроса на выполнение операции, причем операция предусматривает использование или активацию выбранной архитектурной функции,
- выявление на основании получения запроса, производит ли вторая гостевая виртуальная машина обработку во втором архитектурном режиме, и
- обеспечение на основании выявления, что вторая гостевая виртуальная машина производит обработку во втором архитектурном режиме, указателя того, что выбранная архитектурная функция не должна быть использована или активирована.
5. Способ по п. 4, причем обеспечение указателя включает в себя индикацию ошибки.
6. Способ по п. 5, причем ошибка является исключением.
7. Способ по одному из пп. 4-6, причем операция содержит одно из команды загрузки слова состояния программы, которая пытается включить выбранную архитектурную функцию, команды загрузки действительного адреса, команды задания системной маски, которая пытается включить выбранную архитектурную функцию, команды изначального сохранения или системной маски, которая пытается включить выбранную архитектурную функцию, или прерывания, в котором слово состояния программы пытается включить выбранную архитектурную функцию.
8. Способ по одному из предшествующих пунктов, причем выбранная архитектурная функция отсутствует во втором наборе архитектурных функций на основании индикатора вычислительного окружения, указывающего на то, что выбранная архитектурная функция не поддерживается, независимо от того, указывает ли индикатор активации/деактивации для выбранной архитектурной функции на ее активацию.
9. Способ по одному из предшествующих пунктов, причем первый архитектурный режим включает в себя 64-битовую адресацию и использует 64-битовые регистры общего назначения, а второй архитектурный режим включает в себя 31-битовую адресацию и использует 32-битовые регистры общего назначения.
10. Способ управления обработкой в пределах вычислительного окружения, причем способ содержит:
- получение процессором вычислительного окружения запроса на выполнение операции, причем операция должна использовать или активировать выбранную архитектурную функцию, причем процессор сконфигурирован для многопоточной поддержки нескольких архитектур, включающих в себя первую архитектуру и вторую архитектуру, и причем первая архитектура сконфигурирована для выбранной архитектурной функции и поддерживает ее, а вторая архитектура имеет выбранную архитектурную функцию в качестве из нее удаленной,
- выявление на основании получения запроса того, производит ли процессор обработку в первом архитектурном режиме на основании первой архитектуры или втором архитектурном режиме на основании второй архитектуры,
- выполнение на основании выявления обработки процессором в первом архитектурном режиме операции, и
- обеспечение на основании выявления обработки процессором во втором архитектурном режиме и удаления выбранной архитектурной функции указателя того, что выбранная архитектурная функция не подлежит использованию или активированию, причем обеспечение выполняется в отсутствие проверки управляющего элемента, указывающего на активацию/деактивацию выбранного архитектурного признака, и причем управляющий элемент является отдельным от указателя удаления.
11. Способ по п. 10, причем выбранная архитектурная функция содержит динамическую трансляцию адресов.
12. Способ по одному из пп. 10 или 11, причем операция содержит одно из команды загрузки слова состояния программы, которая пытается включить выбранную архитектурную функцию, команды загрузки действительного адреса, команды задания системной маски, которая пытается включить выбранную архитектурную функцию, команды изначального сохранения или системной маски, которая пытается включить выбранную архитектурную функцию, или прерывания, в котором слово состояния программы пытается включить выбранную архитектурную функцию.
13. Компьютерная система для администрирования обработки с помощью вычислительного окружения, причем компьютерная система содержит:
- память, и
- соединенный с памятью процессор, причем компьютерная система сконфигурирована для осуществления способа, причем способ содержит:
- инициирование посредством производящего обработку в первом архитектурном режиме хост-процессора первой гостевой виртуальной машины, причем первая гостевая виртуальная машина должна производить обработку в первом архитектурном режиме, причем первый архитектурный режим имеет первую архитектуру системы команд и обеспечивает первый набор архитектурных функций,
- инициирование посредством хост-процессора второй гостевой виртуальной машины, причем вторая гостевая виртуальная машина должна производить обработку во втором архитектурном режиме, причем второй архитектурный режим имеет вторую архитектуру системы команд и обеспечивает второй набор архитектурных функций, и причем второй набор архитектурных функций является уменьшенным набором архитектурных функций, обеспечиваемых в первом наборе архитектурных функций, и причем выбранная архитектурная функция, обеспечиваемая в первом наборе архитектурных функций, отсутствует во втором наборе архитектурных функций, и причем второй архитектурный режим является режимом запрета функции, и
- выполнение обработки посредством второй гостевой виртуальной машины во втором архитектурном режиме, причем выполнение обработки отменяет один или несколько управляющих элементов, связанных с выбранной архитектурной функцией, которые заданы для управления выполнением второй гостевой виртуальной машиной.
14. Компьютерная система по п. 13, причем выбранная архитектурная функция содержит динамическую трансляцию адресов.
15. Компьютерная система по п. 14, причем по меньшей мере одно из хост-процессора и первой гостевой виртуальной машины использует динамическую трансляцию адресов для трансляции одного адреса в другой адрес, и причем для второй гостевой виртуальной машины динамическая трансляция адресов является недоступной, хотя индикатор в блоке управления указывает на включение динамической трансляции адресов.
16. Компьютерная система по одному из пп. 12-15, причем способ, кроме того, содержит:
- получение второй гостевой виртуальной машиной запроса на выполнение операции, причем операция предусматривает использование или активацию выбранной архитектурной функции,
- выявление на основании получения запроса, производит ли вторая гостевая виртуальная машина обработку во втором архитектурном режиме, и
- обеспечение на основании выявления, что вторая гостевая виртуальная машина производит обработку во втором архитектурном режиме, указателя того, что выбранная архитектурная функция не должна быть использована или активирована.
17. Компьютерная система по п. 16, причем операция содержит одно из команды загрузки слова состояния программы, которая пытается включить выбранную архитектурную функцию, команды загрузки действительного адреса, команды задания системной маски, которая пытается включить выбранную архитектурную функцию, команды изначального сохранения или системной маски, которая пытается включить выбранную архитектурную функцию, или прерывания, в котором слово состояния программы пытается включить выбранную архитектурную функцию.
18. Компьютерная система по одному из пп. 13-17, причем выбранная архитектурная функция отсутствует во втором наборе архитектурных функций на основании индикатора вычислительного окружения, указывающего на то, что выбранная архитектурная функция не поддерживается, независимо от того, указывает ли индикатор активации/деактивации для выбранной архитектурной функции на ее активацию.
19. Компьютерный программный продукт для администрирования обработки с помощью вычислительного окружения, причем компьютерный программный продукт содержит:
- машиночитаемый информационный носитель, который выполнен с возможностью считывания посредством устройства обработки данных и который сохраняет подлежащие выполнению команды для осуществления способа согласно одному из пп. 1-12.
20. Компьютерная программа, содержащая участки программного кода, сохраняемая на машиночитаемом носителе и загружаемая во внутреннюю память цифровой вычислительной машины, когда данная программа выполняется на компьютере для осуществления способа по одному из пп. 1-12.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/217,824 | 2014-03-18 | ||
US14/217,824 US9916185B2 (en) | 2014-03-18 | 2014-03-18 | Managing processing associated with selected architectural facilities |
US14/554,675 US9916186B2 (en) | 2014-03-18 | 2014-11-26 | Managing processing associated with selected architectural facilities |
US14/554,675 | 2014-11-26 | ||
PCT/EP2015/054841 WO2015139988A1 (en) | 2014-03-18 | 2015-03-09 | Managing processing associated with selected architectural facilities |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2016126975A true RU2016126975A (ru) | 2018-04-18 |
RU2665243C2 RU2665243C2 (ru) | 2018-08-28 |
Family
ID=54142212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2016126975A RU2665243C2 (ru) | 2014-03-18 | 2015-03-09 | Связанное с выбранными архитектурными функциями администрирование обработки |
Country Status (22)
Country | Link |
---|---|
US (4) | US9916185B2 (ru) |
EP (1) | EP3117310B1 (ru) |
JP (1) | JP6407299B2 (ru) |
KR (1) | KR101843679B1 (ru) |
CN (1) | CN106133687B (ru) |
AU (1) | AU2015233738B2 (ru) |
BR (1) | BR112016021603B1 (ru) |
CA (1) | CA2940909C (ru) |
DK (1) | DK3117310T3 (ru) |
ES (1) | ES2878147T3 (ru) |
HU (1) | HUE055096T2 (ru) |
IL (1) | IL247855B (ru) |
LT (1) | LT3117310T (ru) |
MX (1) | MX2016011920A (ru) |
PL (1) | PL3117310T3 (ru) |
PT (1) | PT3117310T (ru) |
RU (1) | RU2665243C2 (ru) |
SG (1) | SG11201606097WA (ru) |
SI (1) | SI3117310T1 (ru) |
TW (1) | TWI639084B (ru) |
WO (1) | WO2015139988A1 (ru) |
ZA (1) | ZA201605469B (ru) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9652210B2 (en) * | 2007-08-28 | 2017-05-16 | Red Hat, Inc. | Provisioning a device with multiple bit-size versions of a software component |
US9588774B2 (en) | 2014-03-18 | 2017-03-07 | International Business Machines Corporation | Common boot sequence for control utility able to be initialized in multiple architectures |
US9916185B2 (en) | 2014-03-18 | 2018-03-13 | International Business Machines Corporation | Managing processing associated with selected architectural facilities |
US9582295B2 (en) | 2014-03-18 | 2017-02-28 | International Business Machines Corporation | Architectural mode configuration |
US10447728B1 (en) * | 2015-12-10 | 2019-10-15 | Fireeye, Inc. | Technique for protecting guest processes using a layered virtualization architecture |
US10846117B1 (en) | 2015-12-10 | 2020-11-24 | Fireeye, Inc. | Technique for establishing secure communication between host and guest processes of a virtualization architecture |
US10108446B1 (en) | 2015-12-11 | 2018-10-23 | Fireeye, Inc. | Late load technique for deploying a virtualization layer underneath a running operating system |
CN111258867B (zh) * | 2015-12-30 | 2022-04-22 | 华为技术有限公司 | 一种公有云的拨测方法和装置 |
US10241924B2 (en) | 2016-07-18 | 2019-03-26 | International Business Machines Corporation | Reducing over-purging of structures associated with address translation using an array of tags |
US10180909B2 (en) | 2016-07-18 | 2019-01-15 | International Business Machines Corporation | Host-based resetting of active use of guest page table indicators |
US10176110B2 (en) | 2016-07-18 | 2019-01-08 | International Business Machines Corporation | Marking storage keys to indicate memory used to back address translation structures |
US10176111B2 (en) | 2016-07-18 | 2019-01-08 | International Business Machines Corporation | Host page management using active guest page table indicators |
US10162764B2 (en) | 2016-07-18 | 2018-12-25 | International Business Machines Corporation | Marking page table/page status table entries to indicate memory used to back address translation structures |
US10802986B2 (en) | 2016-07-18 | 2020-10-13 | International Business Machines Corporation | Marking to indicate memory used to back address translation structures |
US10176006B2 (en) | 2016-07-18 | 2019-01-08 | International Business Machines Corporation | Delaying purging of structures associated with address translation |
US10282305B2 (en) | 2016-07-18 | 2019-05-07 | International Business Machines Corporation | Selective purging of entries of structures associated with address translation in a virtualized environment |
US10223281B2 (en) * | 2016-07-18 | 2019-03-05 | International Business Machines Corporation | Increasing the scope of local purges of structures associated with address translation |
US10169243B2 (en) | 2016-07-18 | 2019-01-01 | International Business Machines Corporation | Reducing over-purging of structures associated with address translation |
US10168902B2 (en) | 2016-07-18 | 2019-01-01 | International Business Machines Corporation | Reducing purging of structures associated with address translation |
US10248573B2 (en) | 2016-07-18 | 2019-04-02 | International Business Machines Corporation | Managing memory used to back address translation structures |
US10175946B2 (en) * | 2016-09-30 | 2019-01-08 | International Business Machines Corporation | Perform sign operation decimal instruction |
US11327454B2 (en) * | 2016-09-30 | 2022-05-10 | 3M Innovative Properties Company | Synchronizing multiple processing systems |
US10684984B2 (en) | 2016-12-21 | 2020-06-16 | Intel Corporation | Computing devices and server systems with processing cores having different instruction set architectures |
US10552207B2 (en) | 2016-12-21 | 2020-02-04 | Intel Corporation | Systems and methods for multi-architecture computing including program stack translation |
US10713213B2 (en) * | 2016-12-21 | 2020-07-14 | Intel Corporation | Systems and methods for multi-architecture computing |
US11275709B2 (en) | 2017-05-02 | 2022-03-15 | Intel Corporation | Systems and methods for multi-architecture computing |
US10228981B2 (en) * | 2017-05-02 | 2019-03-12 | Intel Corporation | High-performance input-output devices supporting scalable virtualization |
US11175853B2 (en) * | 2017-05-09 | 2021-11-16 | Samsung Electronics Co., Ltd. | Systems and methods for write and flush support in hybrid memory |
TWI649690B (zh) * | 2017-07-24 | 2019-02-01 | 優像數位媒體科技股份有限公司 | Integration of distributed computing engine modules and control of interactive interface analysis modules system |
TWI658365B (zh) * | 2017-10-30 | 2019-05-01 | 緯創資通股份有限公司 | 連接模組 |
US11226839B2 (en) * | 2019-02-27 | 2022-01-18 | International Business Machines Corporation | Maintaining compatibility for complex functions over multiple machine generations |
US12014198B2 (en) | 2021-03-25 | 2024-06-18 | International Business Machines Corporation | Running smaller memory-address width program code in a larger memory-address width address space |
Family Cites Families (79)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59123943A (ja) * | 1982-12-29 | 1984-07-17 | Fujitsu Ltd | Vmアシスト制御方式 |
JPS60254358A (ja) | 1984-05-31 | 1985-12-16 | Toshiba Corp | マルチア−キテクチヤマイクロプロセツサシステム |
JPH02135528A (ja) | 1988-11-16 | 1990-05-24 | Oki Electric Ind Co Ltd | マルチosにおける起動os選択方法 |
US5212777A (en) * | 1989-11-17 | 1993-05-18 | Texas Instruments Incorporated | Multi-processor reconfigurable in single instruction multiple data (SIMD) and multiple instruction multiple data (MIMD) modes and method of operation |
JPH0447853A (ja) | 1990-06-15 | 1992-02-18 | Nec Home Electron Ltd | 情報処理装置の通信中通話方式 |
WO1994027215A1 (en) | 1993-05-07 | 1994-11-24 | Apple Computer, Inc. | Method for decoding guest instructions for a host computer |
JPH06332803A (ja) | 1993-05-25 | 1994-12-02 | Hitachi Ltd | 仮想計算機システムにおけるtlb制御方法 |
GB2289353B (en) | 1994-05-03 | 1997-08-27 | Advanced Risc Mach Ltd | Data processing with multiple instruction sets |
US5551013A (en) | 1994-06-03 | 1996-08-27 | International Business Machines Corporation | Multiprocessor for hardware emulation |
US5638525A (en) | 1995-02-10 | 1997-06-10 | Intel Corporation | Processor capable of executing programs that contain RISC and CISC instructions |
US5790825A (en) | 1995-11-08 | 1998-08-04 | Apple Computer, Inc. | Method for emulating guest instructions on a host computer through dynamic recompilation of host instructions |
US6009261A (en) | 1997-12-16 | 1999-12-28 | International Business Machines Corporation | Preprocessing of stored target routines for emulating incompatible instructions on a target processor |
US6199202B1 (en) | 1998-01-06 | 2001-03-06 | Hewlett-Packard Company | Method and apparatus for the inter-operation of differing architectural and run time conventions |
US6308255B1 (en) | 1998-05-26 | 2001-10-23 | Advanced Micro Devices, Inc. | Symmetrical multiprocessing bus and chipset used for coprocessor support allowing non-native code to run in a system |
US20020147969A1 (en) | 1998-10-21 | 2002-10-10 | Richard A. Lethin | Dynamic optimizing object code translator for architecture emulation and dynamic optimizing object code translation method |
US6772325B1 (en) | 1999-10-01 | 2004-08-03 | Hitachi, Ltd. | Processor architecture and operation for exploiting improved branch control instruction |
US6496971B1 (en) | 2000-02-07 | 2002-12-17 | Xilinx, Inc. | Supporting multiple FPGA configuration modes using dedicated on-chip processor |
US7058791B1 (en) * | 2000-08-09 | 2006-06-06 | Advanced Micro Devices, Inc. | Establishing a mode indication responsive to two or more indications |
US7146305B2 (en) | 2000-10-24 | 2006-12-05 | Vcis, Inc. | Analytical virtual machine |
US7406682B2 (en) | 2001-03-26 | 2008-07-29 | Emc Corporation | Translator-compiler for converting legacy management software |
US7496498B2 (en) | 2003-03-24 | 2009-02-24 | Microsoft Corporation | Front-end architecture for a multi-lingual text-to-speech system |
US7496915B2 (en) * | 2003-04-24 | 2009-02-24 | International Business Machines Corporation | Dynamic switching of multithreaded processor between single threaded and simultaneous multithreaded modes |
US7552426B2 (en) | 2003-10-14 | 2009-06-23 | Microsoft Corporation | Systems and methods for using synthetic instructions in a virtual machine |
US7234037B2 (en) | 2003-11-25 | 2007-06-19 | International Business Machines Corporation | Memory mapped Input/Output operations |
US8024730B2 (en) | 2004-03-31 | 2011-09-20 | Intel Corporation | Switching between protected mode environments utilizing virtual machine functionality |
US7562209B2 (en) | 2004-04-07 | 2009-07-14 | Marvell International, Ltd. | Supporting different instruction set architectures during run time |
US7339837B2 (en) | 2004-05-18 | 2008-03-04 | Infineon Technologies Ag | Configurable embedded processor |
US7260702B2 (en) * | 2004-06-30 | 2007-08-21 | Microsoft Corporation | Systems and methods for running a legacy 32-bit x86 virtual machine on a 64-bit x86 processor |
US7308571B2 (en) * | 2004-10-06 | 2007-12-11 | Intel Corporation | Overriding processor configuration settings |
US7647589B1 (en) | 2005-02-07 | 2010-01-12 | Parallels Software International, Inc. | Methods and systems for safe execution of guest code in virtual machine context |
US7562349B2 (en) | 2005-04-25 | 2009-07-14 | Sap Ag | Version adaptation interface for integration of different virtual machines |
US7496495B2 (en) | 2005-05-12 | 2009-02-24 | Microsoft Corporation | Virtual operating system device communication relying on memory access violations |
KR100663864B1 (ko) | 2005-06-16 | 2007-01-03 | 엘지전자 주식회사 | 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법 |
US7523291B2 (en) * | 2005-07-26 | 2009-04-21 | International Business Machines Corporation | System and method for testing for memory address aliasing errors |
RU2294010C1 (ru) * | 2005-09-05 | 2007-02-20 | Павел Михайлович Шестаков | Способ обработки цифровых данных |
US7409537B2 (en) | 2005-10-06 | 2008-08-05 | Microsoft Corporation | Fast booting an operating system from an off state |
JP2007207074A (ja) | 2006-02-03 | 2007-08-16 | Ricoh Co Ltd | オペレーションシステム、スレッド制御機構、及び情報処理装置 |
EP2087424A4 (en) | 2006-04-26 | 2009-12-23 | Tata Consultancy Services | SYSTEM AND METHOD FOR AUTOMATED RE-ARCHITECTURE OF FORMER SYSTEMS MODELS USING OBJECT-ORIENTED LANGUAGE |
US8001549B2 (en) * | 2006-04-27 | 2011-08-16 | Panasonic Corporation | Multithreaded computer system and multithread execution control method |
US8117614B2 (en) | 2006-05-19 | 2012-02-14 | International Business Machines Corporation | Extract CPU time facility |
CN100470476C (zh) | 2006-05-25 | 2009-03-18 | 杭州晟元芯片技术有限公司 | 一种芯片上电后的程序引导方法 |
US20080093277A1 (en) | 2006-06-13 | 2008-04-24 | John Armour | Cadence detection in a sequence of video fields |
US8028290B2 (en) * | 2006-08-30 | 2011-09-27 | International Business Machines Corporation | Multiple-core processor supporting multiple instruction set architectures |
US8479264B2 (en) * | 2006-09-29 | 2013-07-02 | Micron Technology, Inc. | Architecture for virtual security module |
KR101120956B1 (ko) | 2006-12-31 | 2012-03-05 | 쌘디스크 코포레이션 | 휴대용 멀티-플랫폼 부팅시스템과 아키텍쳐 |
US7783867B2 (en) | 2007-02-01 | 2010-08-24 | International Business Machines Corporation | Controlling instruction execution in a processing environment |
US7739434B2 (en) | 2008-01-11 | 2010-06-15 | International Business Machines Corporation | Performing a configuration virtual topology change and instruction therefore |
US8677098B2 (en) * | 2008-01-11 | 2014-03-18 | International Business Machines Corporation | Dynamic address translation with fetch protection |
US8117417B2 (en) | 2008-01-11 | 2012-02-14 | International Business Machines Corporation | Dynamic address translation with change record override |
US7734900B2 (en) | 2008-01-11 | 2010-06-08 | International Business Machines Corporation | Computer configuration virtual topology discovery and instruction therefore |
US8321861B2 (en) * | 2008-02-20 | 2012-11-27 | Arm Limited | Non-native program execution across multiple execution environments |
US8086811B2 (en) | 2008-02-25 | 2011-12-27 | International Business Machines Corporation | Optimizations of a perform frame management function issued by pageable guests |
US8176279B2 (en) | 2008-02-25 | 2012-05-08 | International Business Machines Corporation | Managing use of storage by multiple pageable guests of a computing environment |
US8095773B2 (en) * | 2008-02-26 | 2012-01-10 | International Business Machines Corporation | Dynamic address translation with translation exception qualifier |
US8301865B2 (en) | 2009-06-29 | 2012-10-30 | Oracle America, Inc. | System and method to manage address translation requests |
US20110179254A1 (en) * | 2010-01-15 | 2011-07-21 | Sun Microsystems, Inc. | Limiting speculative instruction fetching in a processor |
GB2478726B (en) | 2010-03-15 | 2013-12-25 | Advanced Risc Mach Ltd | Mapping between registers used by multiple instruction sets |
US9851969B2 (en) * | 2010-06-24 | 2017-12-26 | International Business Machines Corporation | Function virtualization facility for function query of a processor |
US10521231B2 (en) * | 2010-06-24 | 2019-12-31 | International Business Machines Corporation | Function virtualization facility for blocking instruction function of a multi-function instruction of a virtual processor |
US8479172B2 (en) | 2010-11-23 | 2013-07-02 | International Business Machines Corporation | Virtual machine testing |
US9141389B2 (en) * | 2011-04-07 | 2015-09-22 | Via Technologies, Inc. | Heterogeneous ISA microprocessor with shared hardware ISA registers |
US8924695B2 (en) | 2011-04-07 | 2014-12-30 | Via Technologies, Inc. | Conditional ALU instruction condition satisfaction propagation between microinstructions in read-port limited register file microprocessor |
US9063747B2 (en) * | 2011-04-28 | 2015-06-23 | Freescale Semiconductor, Inc. | Microprocessor systems and methods for a combined register file and checkpoint repair register |
TW201248499A (en) * | 2011-05-18 | 2012-12-01 | Asustek Comp Inc | Method of swapping between operating systems applied to computer system |
KR101780052B1 (ko) | 2011-08-24 | 2017-09-19 | 한국전자통신연구원 | 정보처리 시스템에서 운영체제 전환방법 |
CN102955713B (zh) | 2011-08-31 | 2015-11-25 | 北京中电华大电子设计有限责任公司 | 一种802.11n无线网卡芯片仿真固件优化的处理方法 |
US20140351563A1 (en) | 2011-12-16 | 2014-11-27 | Hyperion Core Inc. | Advanced processor architecture |
US8930950B2 (en) * | 2012-01-19 | 2015-01-06 | International Business Machines Corporation | Management of migrating threads within a computing environment to transform multiple threading mode processors to single thread mode processors |
US9251027B2 (en) * | 2012-03-05 | 2016-02-02 | Dell Productes L.P. | Information handling system performance optimization system |
US9298469B2 (en) | 2012-06-15 | 2016-03-29 | International Business Machines Corporation | Management of multiple nested transactions |
WO2014036451A2 (en) * | 2012-08-30 | 2014-03-06 | University of Virginia Patent Foundation d/b/a University of Virginia Licensing & Ventures Group | Ultra low power sensing platform with multimodal radios |
CN103530089B (zh) | 2012-08-31 | 2018-06-15 | 威盛电子股份有限公司 | 微处理器及其操作方法 |
US9348757B2 (en) * | 2012-10-08 | 2016-05-24 | International Business Machines Corporation | System supporting multiple partitions with differing translation formats |
JP6075013B2 (ja) | 2012-10-31 | 2017-02-08 | 富士通株式会社 | ログ取得プログラム、ログ取得装置及びログ取得方法 |
US9582295B2 (en) | 2014-03-18 | 2017-02-28 | International Business Machines Corporation | Architectural mode configuration |
US9588774B2 (en) | 2014-03-18 | 2017-03-07 | International Business Machines Corporation | Common boot sequence for control utility able to be initialized in multiple architectures |
US9916185B2 (en) | 2014-03-18 | 2018-03-13 | International Business Machines Corporation | Managing processing associated with selected architectural facilities |
US9594660B2 (en) * | 2014-03-27 | 2017-03-14 | International Business Machines Corporation | Multithreading computer system and program product for executing a query instruction for idle time accumulation among cores |
US9921848B2 (en) * | 2014-03-27 | 2018-03-20 | International Business Machines Corporation | Address expansion and contraction in a multithreading computer system |
-
2014
- 2014-03-18 US US14/217,824 patent/US9916185B2/en active Active
- 2014-11-26 US US14/554,675 patent/US9916186B2/en active Active
-
2015
- 2015-03-09 JP JP2016557127A patent/JP6407299B2/ja active Active
- 2015-03-09 BR BR112016021603-2A patent/BR112016021603B1/pt active IP Right Grant
- 2015-03-09 CN CN201580014448.1A patent/CN106133687B/zh active Active
- 2015-03-09 PL PL15708240T patent/PL3117310T3/pl unknown
- 2015-03-09 WO PCT/EP2015/054841 patent/WO2015139988A1/en active Application Filing
- 2015-03-09 KR KR1020167028749A patent/KR101843679B1/ko active IP Right Grant
- 2015-03-09 SG SG11201606097WA patent/SG11201606097WA/en unknown
- 2015-03-09 RU RU2016126975A patent/RU2665243C2/ru active
- 2015-03-09 ES ES15708240T patent/ES2878147T3/es active Active
- 2015-03-09 CA CA2940909A patent/CA2940909C/en active Active
- 2015-03-09 SI SI201531635T patent/SI3117310T1/sl unknown
- 2015-03-09 LT LTEPPCT/EP2015/054841T patent/LT3117310T/lt unknown
- 2015-03-09 MX MX2016011920A patent/MX2016011920A/es unknown
- 2015-03-09 AU AU2015233738A patent/AU2015233738B2/en active Active
- 2015-03-09 PT PT157082405T patent/PT3117310T/pt unknown
- 2015-03-09 EP EP15708240.5A patent/EP3117310B1/en active Active
- 2015-03-09 HU HUE15708240A patent/HUE055096T2/hu unknown
- 2015-03-09 DK DK15708240.5T patent/DK3117310T3/da active
- 2015-03-17 TW TW104108514A patent/TWI639084B/zh active
-
2016
- 2016-08-05 ZA ZA2016/05469A patent/ZA201605469B/en unknown
- 2016-09-15 IL IL24785516A patent/IL247855B/en active IP Right Grant
-
2017
- 2017-11-27 US US15/822,796 patent/US10747583B2/en active Active
- 2017-11-27 US US15/822,664 patent/US10747582B2/en active Active
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2016126975A (ru) | Связанное с выбранными архитектурными функциями администрирование обработки | |
RU2016127224A (ru) | Конфигурация архитектурного режима в вычислительной системе | |
RU2016126976A (ru) | Общая последовательность загрузки для управляющей сервисной программы, способной к инициализации во множественных архитектурах | |
RU2012148582A (ru) | Команда для загрузки данных до заданной границы памяти, указанной командой | |
JP2016525255A5 (ru) | ||
JP2017526071A5 (ru) | ||
JP2018538630A5 (ru) | ||
RU2016104469A (ru) | Внесение ошибки страницы в виртуальных машинах | |
RU2012148581A (ru) | Выполнение вынужденной транзакции | |
US10162657B2 (en) | Device and method for address translation setting in nested virtualization environment | |
RU2017104753A (ru) | Системы и способы предоставления текущей команды процессора при выходе из виртуальной машины | |
JP2015523668A5 (ru) | ||
US9760374B2 (en) | Stack pointer and memory access alignment control | |
JP2014531088A5 (ru) | ||
GB2595428A (en) | Transparent interpretation of guest instructions in secure virtual machine environment | |
JP2016507096A5 (ru) | ||
EP3063692B1 (en) | Virtual machine introspection | |
JP2009528632A5 (ru) | ||
CN108885552B (zh) | 用于向后兼容性的欺骗cpuid | |
EP2972823B1 (en) | Dual boot system with memory area swapping mechanism | |
JP2013532880A5 (ru) | ||
KR20110019750A (ko) | 호스트 데이터 처리장치내의 디바이스 에뮬레이션 지원 | |
JP6920286B2 (ja) | 例外処理 | |
US9383935B1 (en) | Secondary CPU MMU initialization using page fault exception | |
US11461104B2 (en) | Deferred system error exception handling in a data processing apparatus |