TWI658365B - 連接模組 - Google Patents
連接模組 Download PDFInfo
- Publication number
- TWI658365B TWI658365B TW106137396A TW106137396A TWI658365B TW I658365 B TWI658365 B TW I658365B TW 106137396 A TW106137396 A TW 106137396A TW 106137396 A TW106137396 A TW 106137396A TW I658365 B TWI658365 B TW I658365B
- Authority
- TW
- Taiwan
- Prior art keywords
- server system
- acceleration device
- communication unit
- connection module
- acceleration
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/12—Protocol engines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/14—Multichannel or multilink protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multi Processors (AREA)
- Advance Control (AREA)
- Power Sources (AREA)
Abstract
連接模組,用來連接加速裝置與第一伺服器系統或第二伺服器系統,以傳遞數位訊號,包含第一通訊單元,用來連接該加速裝置及該第一伺服器系統,以傳遞該數位訊號;第二通訊單元,用來連接該加速裝置及該第二伺服器系統,以傳遞該數位訊號;以及處理單元,耦接於該第一通訊單元及該第二通訊單元,用來於該第一通訊單元連接該加速裝置及該第一伺服器系統時,透過該第一通訊單元指示該加速裝置之至少一連接器互相耦接,或者於該第二通訊單元連接該加速裝置及該第二伺服器系統時,指示該第二通訊單元與該加速裝置之該至少一連接器互相連接。
Description
本發明係指一種連接模組,尤指一種可將加速裝置連接於不同處理器架構之伺服器系統的連接模組。
隨著人工智慧(Artificial Intelligence,AI)、大數據、雲端運算等技術的發展,高速的伺服器系統運算已經成為業界重要的處理器發展目標之一。為了達到高速的伺服器運算速度,利用繪圖處理器(Graphics Processing Unit,GPU)來外接於伺服器系統,以進行加速運算已成為最有效的加速手段之一。值得注意的是,在習知技術中,伺服器系統會因為不同訊號的傳輸標準而有不同的訊號傳輸速率以及不同的硬體連接裝置,而加速裝置僅能選擇性地根據其支援的硬體連接裝置,與相對應的伺服器系統進行連接。
進一步來說,伺服器系統大致可分為x86處理器架構及威力晶片(PowerPC)處理器架構,其在訊號的通訊協定、連接的硬體裝置以及訊號的傳輸速率皆有所不同。x86處理器架構之伺服器系統係透過快捷外設互聯標準(PCI Express,PCI-e)來進行訊號的傳遞,而威力晶片處理器架構之伺服器系統係透過NVLink傳輸標準來進行訊號的傳遞。由於x86處理器架構與威力晶片處理器連接的硬體裝置不同,加速裝置僅能選擇性地裝置快捷外設互聯標準的連接裝置或是NVLink傳輸標準的連接裝置。因此,在不同傳輸標準以及不同連接硬體裝置的情況下,加速裝置無法連結於不同處理器架構下的伺服器系統,而為了提升加速裝置在不同處理器架構下伺服器系統的系統相容性,現有技術實有改善的必要。
因此,本發明主要目的即在於提供一種可將加速裝置連接於不同處理器架構之伺服器系統的連接模組,以提升加速裝置在不同伺服器系統下的系統相容性
本發明揭露一種連接模組,用來連接一加速裝置與一第一伺服器系統或一第二伺服器系統,以傳遞一數位訊號,包含有一第一通訊單元,用來連接該加速裝置以及該第一伺服器系統,以傳遞該數位訊號;一第二通訊單元,用來連接該加速裝置以及該第二伺服器系統,以傳遞該數位訊號;以及一處理單元,耦接於該第一通訊單元及該第二通訊單元,用來於該第一通訊單元連接該加速裝置以及該第一伺服器系統時,透過該第一通訊單元指示該加速裝置之至少一連接器互相耦接,或者於該第二通訊單元連接該加速裝置以及該第二伺服器系統時,指示該第二通訊單元與該加速裝置之該至少一連接器互相連接。
10、CNx_1~CNx_N‧‧‧連接模組
12、AC_1~AC_N‧‧‧加速裝置
14、16、44、46‧‧‧伺服器系統
100‧‧‧第一通訊單元
102‧‧‧第二通訊單元
104、404‧‧‧處理單元
120‧‧‧圖形處理單元
122‧‧‧交換器
124、126‧‧‧連接器
140‧‧‧第一界面裝置
142‧‧‧x86處理器
160‧‧‧第二界面裝置
162‧‧‧威力晶片處理器
40‧‧‧連接系統
42‧‧‧加速系統
CPUx_1~CPUx_N‧‧‧第一伺服器子系統
CPUp_1~CPUp_N‧‧‧第二伺服器子系統
第1圖為本發明實施例一連接模組之示意圖。
第2圖為第1圖之連接模組連接於一加速裝置以及一第一伺服器系統的示意圖。
第3圖為第1圖之連接模組連接於一加速裝置以及一第二伺服器系統的示意圖。
第4圖為本發明實施例一連接系統之示意圖。
一般來說,加速裝置可利用外接的方式連接於伺服器系統來進行加速運算,且依據伺服器系統的種類不同,加速裝置需根據依據訊號傳輸標準或連接方式以連接伺服器系統。因此,由於連接方式的限制,習知的加速裝置僅
能連接於特定訊號傳輸標準的伺服器系統,無法與其他不同訊號傳輸標準的伺服器系統連接。在此情形下,本發明提供一種連接模組,其可將加速裝置連接於不同處理器架構之伺服器系統,以提昇加速裝置在不同伺服器系統下的系統相容性。
請參考第1圖,第1圖為本發明實施例一連接模組10之示意圖。連接模組10可連接於一加速裝置12及一第一伺服器系統14或一第二伺服器系統16。值得注意的是,第一伺服器系統14以及第二伺服器系統16為不同處理器架構下的伺服器系統,其具有不同的訊號傳輸標以及訊號傳輸的硬體裝置,而加速裝置12可透過連接模組10接收第一伺服器系統14或第二伺服器系統16所傳送之數位訊號,進行加速運算後經由連接模組10將運算結果傳遞回第一伺服器系統14或第二伺服器系統16,以達到加速運算的功能。
連接模組10包含有一第一通訊單元100、一第二通訊單元102及一處理單元104。第一通訊單元100用來連接第一伺服器系統14,而第二通訊單元102用來連接第二伺服器系統16。於此實施例中,第一伺服器系統14為x86處理器架構之伺服器系統,因此第一伺服器系統14及第一通訊單元100可用來傳遞快捷外設互聯標準(PCI Express,PCI-e)的訊號。第二伺服器系統16為一威力晶片處理器架構之伺服器系統,因此第二伺服器系統16及第二通訊單元102用來傳輸NVLink傳輸標準的訊號。其中,快捷外設互聯標準係透過單一訊號路徑來傳遞,因此,第一通訊單位100可與加速裝置12以及第一伺服器系統14透過單一連接口的方式以傳遞數位訊號。NVLink傳輸標準係透過雙連接口的方式以傳遞數位訊號,第二通訊單元102可與加速裝置12以及第二伺服器系統16透過雙連接口的方式以傳遞數位訊號。在此情形下,處理單元104耦接於第一通訊單元100以及第二通訊單元102,用來於第一通訊單元100連接加速裝置12及第一伺服器系統14時,透過第一通訊單元100指示加速裝置12進行相對應於快捷外設互聯標準的連
接方式,或者於第二通訊單元102連接加速裝置12及第二伺服器系統16時,透過第二通訊單元102指示加速裝置12進行相對應於NVLink傳輸標準的連接方式,使加速裝置12可相容於快捷外設互聯標準或NVLink傳輸標準。
換言之,本發明之連接模組10可耦接於加速裝置12以及第一伺服器系統14或第二伺服器系統16之間,可將加速裝置12連接於不同處理器架構之伺服器系統,使加速裝置12整合於不同伺服器系統且提升系統相容性。
詳細來說,請參考第2圖,第2圖為本發明實施例連接模組10連接於加速裝置12以及第一伺服器系統14的示意圖。在此實施例中,第一伺服器系統14為x86處理器架構之伺服器系統,因此,第一伺服器系統14係透過快捷外設互聯標準的方式接收或傳遞數位訊號。詳細來說,如第2圖所示,第一伺服器系統14包含有一第一界面裝置140及一x86處理器142。x86處理器142用來進行伺服器系統14的運算處理,且產生數位訊號至加速裝置12以進行加速運算。第一界面裝置140透過快捷外設互聯標準,將x86處理器142產生的數位訊號由x86處理器142經由連接模組10傳遞至加速裝置12,並經由連接模組10接收加速裝置12的運算結果。加速裝置12包含有複數個圖形處理單元120、一交換器122、連接器124及連接器126。圖形處理單元120用來接收數位訊號並進行加速運算以產生運算結果。圖形處理單元120之間透過NVLink傳輸標準互相連接,透過圖形處理單元120之間的耦接關係可提升加速裝置12的運算速度。交換器122耦接於圖形處理單元120,用來透過快捷外設互聯標準以傳遞數位訊號至圖形處理單元120或接收圖形處理單元120輸出的數位訊號。連接器124及連接器126耦接於圖形處理單元120,用來透過NVLink傳輸標準傳遞數位訊號至圖形處理單元120或接收圖形處理單元120輸出的數位訊號。
詳細來說,於連接模組10連接於加速裝置12以及第一伺服器系統14時,可透過快捷外設互聯標準以進行數位訊號的傳遞。因此,透過第一伺服器
系統14的第一界面裝置140、連接模組10的第一通訊單元100以及加速裝置的交換器122可形成一訊號路徑,用來傳遞快捷外設互聯標準的數位訊號。此外,處理單元104於第一通訊單元100連接加速裝置12及第一伺服器系統14時,可透過第一通訊單元100來指示加速裝置12之連接器124及連接器126,使連接器124及連接器126互相耦接,產生相對應於快捷外設互聯標準的連接方式,因此,加速裝置12透過連接模組10連接於第一伺服器系統14時,連接器124及連接器126可互相耦接而形成訊號傳遞路徑以傳遞加速裝置12的運算結果。也就是說,當連接模組10連接於加速裝置12及x86處理器架構之第一伺服器系統14時,連接模組10可藉由第一通訊單元100傳遞快捷外設互聯標準的數位訊號至加速裝置12以及第一伺服器系統14,且藉由處理單元104產生相對應的連接方式,使第一伺服器系統14可透過加速裝置12進行數位訊號的加速運算。
除此之外,請參考第3圖,第3圖為本發明實施例連接模組10連接於加速裝置12以及第二伺服器系統16的示意圖。值得注意的是,於此實施例中,第二伺服器系統16為威力晶片處理器架構之伺服器系統,因此第二伺服器系統16係透過快捷外設互聯標準以接收或傳遞數位訊號。詳細來說,如第3圖所示,第二伺服器系統16包含有一第二界面裝置160及一威力晶片處理器162。威力晶片處理器162用來進行伺服器系統16的運算處理,且產生數位訊號傳遞至加速裝置12以進行加速運算。第二界面裝置160透過NVLink傳輸標準,經由連接模組10將威力晶片處理器162產生的數位訊號傳遞至加速裝置12,並經由連接模組接收加速裝置12的運算結果。
詳細來說,於連接模組10連接於加速裝置12以及第二伺服器系統16時,可透過快捷外設互聯標準以及NVLink傳輸標準以進行數位訊號的傳遞。其中,藉由伺服器系統16的第二界面裝置160、連接模組10的第二通訊單元102以及加速裝置的交接器122可形成一第一訊號路徑,用來傳遞快捷外設互聯標準的
數位訊號。此外,藉由伺服器系統16的第二界面裝置160、連接模組10的第二通訊單元102、加速裝置的連接器124及連接器126可形成一第二訊號路徑,用來傳遞NVLink傳輸標準的數位訊號。因此,處理單元104於第二通訊單元102連接加速裝置12及第二伺服器系統16時,可透過第二通訊單元102來指示加速裝置12之連接器124及連接器126,使連接器124及連接器126耦接於第二通訊單元102,產生相對應於NVLink傳輸標準的連接方式,因此,加速裝置12連接於第二伺服器系統16時,透過連接器124、連接器126、第二通訊單元102及第二界面裝置160相連接形成的第二訊號路徑可以符合NVLink傳輸標準,以傳遞加速裝置12的運算結果。由於第一路徑及第二路徑係透過不同的傳輸標準進行數位訊號的傳遞,因此,第二通訊單元102可比較第一訊號路徑以及第二訊號路徑的傳輸速率,由兩者之間選擇傳輸速率較快速的訊號路徑以進行數位訊號的傳遞,以提升系統的傳輸速度。也就是說,當連接模組10連接於威力晶片處理器架構之第二伺服器系統16時,連接模組10可藉由第二通訊單元102產生第一訊號路徑以傳遞快捷外設互聯標準的數位訊號,且產生第二訊號路徑以傳遞NVLink傳輸標準的數位訊號,使加速裝置12以及第二伺服器系統16可藉由第一訊號路徑及第二訊號路徑相連結,並藉由第二通訊單元102選擇較快速的訊號路徑進行傳輸,以提升第二伺服器系統16的訊號傳輸速率。
需注意的是,連接模組10係為本發明實施例,本領域具通常知識者當可據以做不同之修飾,而不以此為限。舉例來說,連接模組10的數量可視伺服器系統的架構而適當調整模組的數量。舉例來說,請參考第4圖。第4圖為本發明實施例一連接系統40之示意圖。連接系統40可將一加速系統42連接於一第一伺服器系統44或一第二伺服器系統46。連接系統40係由連接模組10所衍生,故相同元件採相同符號表示,以求簡潔。連接系統40適用於多核架構,也就是說,第一伺服器系統44及第二伺服器系統46皆為多核心處理器系統。詳細而言,
第一伺服器系統44包含有N個第一伺服器子系統CPUx_1~CPUx_N,而每一第一伺服器子系統CPUx_1~CPUx_N即為第1圖之第一伺服器系統14,分別包含有第一界面裝置140及x86處理器142。同樣地,第二伺服器系統46包含有N個第二伺服器子系統CPUp_1~CPUp_N,而每一第二伺服器子系統CPUp_1~CPUp_N即為第1圖之第二伺服器系統16,分別包含有第二界面裝置160及威力晶片處理器162。因此,相對應於處理器的數量,連接系統40包含有N個連接模組CNx_1~CNx_N,每一連接模組CNx_1~CNx_N由第一通訊單元100及第二通訊單元102所組成,藉由連接系統40中的N個連接模組CNx_1~CNx_N可將第一伺服器系統44或第二伺服器系統46產生的數位訊號傳遞至加速系統42中的N個加速裝置AC_1~AC_N。因此,藉由本發明的連接系統40,加速系統42可連接於第一伺服器系統44或第二伺服器系統46,使加速系統42相容於多核心處理器以進行加速運算。
除此之外,如第4圖所示,連接系統40藉由單一處理單元404,統合連接模組CNx_1~CNx_N的運作,其耦接於N個第一通訊單元100以及N個第二通訊單元102,透過第一通訊單元100或第二通訊單元102以指示加速系統42中的連接器124產生相對應於訊號傳輸標準的耦接關係,以使加速系統42相容於第一伺服器系統44或第二伺服器系統46。然而,不限於此,連接系統40亦可如第1圖之連接模組10而採用多個處理單元分別處理各連接模組的運作,亦屬本發明之範疇。
在先前技術中,外接的加速裝置僅能根據訊號的傳輸標準選擇性的相容於單一的伺服器系統。加速裝置無法相容於不同訊號傳輸標準的伺服器系統。相較之下,本發明的連接模組可將加速裝置連接於不同處理器架構之伺服器系統,提升加速裝置的系統相容性。以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化
與修飾,皆應屬本發明之涵蓋範圍。
Claims (6)
- 一種連接模組,用來連接一加速裝置與一第一伺服器系統或一第二伺服器系統,以傳遞一數位訊號,包含有:一第一通訊單元,用來連接該加速裝置以及該第一伺服器系統,以傳遞該數位訊號;一第二通訊單元,用來連接該加速裝置以及該第二伺服器系統,以傳遞該數位訊號;以及一處理單元,耦接於該第一通訊單元及該第二通訊單元,用來於該第一通訊單元連接該加速裝置以及該第一伺服器系統時,指示該第一通訊單元與該加速裝置之至少一連接器互相耦接,或者於該第二通訊單元連接該加速裝置以及該第二伺服器系統時,指示該第二通訊單元與該加速裝置之該至少一連接器互相連接;其中該第二通訊單元透過一快捷外設互聯標準(PCI Express,PCI-e)連結該加速裝置之一交換器以及該第二伺服器系統以產生一第一訊號路徑,且透過一NVLink傳輸標準連結該加速裝置之該至少一連接器以及該第二伺服器系統,以產生一第二訊號路徑;其中該第二通訊單元另用來比較該第一訊號路徑的傳輸速率以及該第二訊號路徑的傳輸速率,並由該第一訊號路徑及該第二訊號路徑中選擇傳輸速率較快速的一訊號路徑以進行該數位訊號的傳遞。
- 如請求項1所述之連接模組,其中該第一伺服器系統為一x86處理器架構之伺服器系統。
- 如請求項2所述之連接模組,其中該第一通訊單元透過一快捷外設互聯標準(PCI Express,PCI-e),以傳遞該數位訊號至該加速裝置以及該第一伺服器系統。
- 如請求項2所述之連接模組,其中該第一通訊單元連接該加速裝置之一交換器以及該第一伺服器系統,以於該加速裝置及該第一伺服器系統間交換該數位訊號。
- 如請求項1所述之連接模組,其中該第二伺服器系統為一威力晶片(PowerPC)處理器架構之伺服器系統。
- 如請求項1所述之連接模組,其中該第一伺服器系統或該第二伺服器系統透過該連接模組,將該數位訊號傳遞至該加速裝置,以產生一運算結果並傳遞至該第一伺服器系統或該第二伺服器系統。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106137396A TWI658365B (zh) | 2017-10-30 | 2017-10-30 | 連接模組 |
CN201711181884.5A CN109726159B (zh) | 2017-10-30 | 2017-11-23 | 连接模块 |
US15/871,077 US20190132184A1 (en) | 2017-10-30 | 2018-01-15 | Connecting Module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106137396A TWI658365B (zh) | 2017-10-30 | 2017-10-30 | 連接模組 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201917592A TW201917592A (zh) | 2019-05-01 |
TWI658365B true TWI658365B (zh) | 2019-05-01 |
Family
ID=66244459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106137396A TWI658365B (zh) | 2017-10-30 | 2017-10-30 | 連接模組 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20190132184A1 (zh) |
CN (1) | CN109726159B (zh) |
TW (1) | TWI658365B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201506843A (zh) * | 2012-11-28 | 2015-02-16 | Nvidia Corp | 提供給遠端顯示器的基於雲端虛擬圖形處理的方法與系統 |
CN104657317A (zh) * | 2015-03-06 | 2015-05-27 | 北京百度网讯科技有限公司 | 服务器 |
CN105117170A (zh) * | 2015-08-24 | 2015-12-02 | 浪潮(北京)电子信息产业有限公司 | 一种计算机系统架构 |
US20160292115A1 (en) * | 2015-03-30 | 2016-10-06 | Integrated Device Technology, Inc. | Methods and Apparatus for IO, Processing and Memory Bandwidth Optimization for Analytics Systems |
CN106951926A (zh) * | 2017-03-29 | 2017-07-14 | 山东英特力数据技术有限公司 | 一种混合架构的深度学习系统方法及装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8914805B2 (en) * | 2010-08-31 | 2014-12-16 | International Business Machines Corporation | Rescheduling workload in a hybrid computing environment |
TWI451283B (zh) * | 2011-09-30 | 2014-09-01 | Quanta Comp Inc | 事故資訊整合及管理系統及其相關事故資訊整合及管理方法 |
US8996781B2 (en) * | 2012-11-06 | 2015-03-31 | OCZ Storage Solutions Inc. | Integrated storage/processing devices, systems and methods for performing big data analytics |
CN103853686A (zh) * | 2012-11-30 | 2014-06-11 | 英业达科技有限公司 | 服务器 |
US9525586B2 (en) * | 2013-03-15 | 2016-12-20 | Intel Corporation | QoS based binary translation and application streaming |
CN104182372A (zh) * | 2013-05-22 | 2014-12-03 | 英业达科技有限公司 | 数据烧录装置 |
US9916185B2 (en) * | 2014-03-18 | 2018-03-13 | International Business Machines Corporation | Managing processing associated with selected architectural facilities |
US10110679B2 (en) * | 2015-06-02 | 2018-10-23 | National Instruments Corporation | Timed functions for distributed decentralized real time systems |
CN105094243A (zh) * | 2015-07-21 | 2015-11-25 | 浪潮电子信息产业股份有限公司 | 一种gpu节点以及服务器系统 |
CN106292911A (zh) * | 2016-08-04 | 2017-01-04 | 浪潮(北京)电子信息产业有限公司 | 一种融合架构服务器 |
US10896064B2 (en) * | 2017-03-27 | 2021-01-19 | International Business Machines Corporation | Coordinated, topology-aware CPU-GPU-memory scheduling for containerized workloads |
US11178063B2 (en) * | 2017-06-30 | 2021-11-16 | Intel Corporation | Remote hardware acceleration |
-
2017
- 2017-10-30 TW TW106137396A patent/TWI658365B/zh active
- 2017-11-23 CN CN201711181884.5A patent/CN109726159B/zh active Active
-
2018
- 2018-01-15 US US15/871,077 patent/US20190132184A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201506843A (zh) * | 2012-11-28 | 2015-02-16 | Nvidia Corp | 提供給遠端顯示器的基於雲端虛擬圖形處理的方法與系統 |
CN104657317A (zh) * | 2015-03-06 | 2015-05-27 | 北京百度网讯科技有限公司 | 服务器 |
US20160292115A1 (en) * | 2015-03-30 | 2016-10-06 | Integrated Device Technology, Inc. | Methods and Apparatus for IO, Processing and Memory Bandwidth Optimization for Analytics Systems |
CN105117170A (zh) * | 2015-08-24 | 2015-12-02 | 浪潮(北京)电子信息产业有限公司 | 一种计算机系统架构 |
CN106951926A (zh) * | 2017-03-29 | 2017-07-14 | 山东英特力数据技术有限公司 | 一种混合架构的深度学习系统方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN109726159A (zh) | 2019-05-07 |
TW201917592A (zh) | 2019-05-01 |
CN109726159B (zh) | 2020-12-04 |
US20190132184A1 (en) | 2019-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10210121B2 (en) | System for switching between a single node PCIe mode and a multi-node PCIe mode | |
US20210182236A1 (en) | Peripheral module validation for modular digital optical gunsight systems | |
US20160179734A1 (en) | Method and system for hot-plug functions | |
US9654342B2 (en) | Bandwidth configurable IO connector | |
CN108388532A (zh) | 可配置硬件算力的ai运算加速板卡及其处理方法、服务器 | |
US9760525B2 (en) | Sideband signal consolidation fanout using a clock generator chip | |
CN110764585B (zh) | 一种通用的独立bmc板卡 | |
CN107450987A (zh) | 一种高可用的异构服务器 | |
US20220114132A1 (en) | Data Switch Chip and Server | |
US20130124772A1 (en) | Graphics processing | |
TWI658365B (zh) | 連接模組 | |
US20220334983A1 (en) | Techniques For Sharing Memory Interface Circuits Between Integrated Circuit Dies | |
US8954623B2 (en) | Universal Serial Bus devices supporting super speed and non-super speed connections for communication with a host device and methods using the same | |
CN116340077A (zh) | 具有调试控制器的输入-输出设备 | |
CN111274193A (zh) | 数据处理装置及方法 | |
Kim et al. | Compression accelerator for hadoop appliance | |
US10877920B2 (en) | Communications device for routing signals on communications networks | |
CN205318374U (zh) | 一种rs-232串口的冗余电路 | |
TWI450098B (zh) | 主控端電子裝置以及主控端操作方法 | |
US9792167B1 (en) | Transparent north port recovery | |
US20150149686A1 (en) | Adapter card with a computer module form factor | |
CN110597689A (zh) | 一种基于zynq的健康管理平台的实现方法及系统 | |
CN113258941B (zh) | 一种矢量信号产生模块及产生方法 | |
CN208063364U (zh) | 机载红外图像传输装置 | |
WO2016061778A1 (zh) | 光互联系统、节点、光网络控制器和传输数据的方法 |