CN116340077A - 具有调试控制器的输入-输出设备 - Google Patents

具有调试控制器的输入-输出设备 Download PDF

Info

Publication number
CN116340077A
CN116340077A CN202211669106.1A CN202211669106A CN116340077A CN 116340077 A CN116340077 A CN 116340077A CN 202211669106 A CN202211669106 A CN 202211669106A CN 116340077 A CN116340077 A CN 116340077A
Authority
CN
China
Prior art keywords
debug
controller
host system
packet
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211669106.1A
Other languages
English (en)
Inventor
A·P·尼尔森
A·R·伊斯梅尔
A·米斯拉
E·D·卡莉鄂丽
I·瓦格纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN116340077A publication Critical patent/CN116340077A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Information Transfer Systems (AREA)

Abstract

本公开涉及具有调试控制器的输入‑输出设备。在实施例中，输入‑输出(IO)设备可包括IO控制器和调试控制器。IO控制器可处理IO数据分组。调试控制器可用于：经由带内连接从主机系统接收第一调试分组；处理第一调试分组以提取由主机系统生成的命令；以及执行所提取的命令来调试IO设备。描述并要求保护其他实施例。

Description

具有调试控制器的输入-输出设备
背景技术
在许多计算机系统中，外围设备可以使用通信链路被连接到计算系统。通信链路可实现总线协议，诸如,通用串行总线(universal serial bus，USB)总线协议族中的一个。
附图说明
图1A-图1B是根据一个或多个实施例的示例系统的框图。
图2是根据一个或多个实施例的示例方法的流程图。
图3A-图3C是根据一个或多个实施例的示例设备的框图。
图4A-图4B是根据一个或多个实施例的示例系统的框图。
图5是根据一个或多个实施例的示例方法的流程图。
图6是根据一个或多个实施例的示例方法的流程图。
图7是根据一个或多个实施例的示例系统的框图。
图8是根据一个或多个实施例的示例存储介质的图示。
具体实施方式
在一些计算机系统中，主机设备可以经由通信链路耦合到一个或多个外围设备。例如，系统可包括经由通用串行总线(USB)链路连接到多个输入-输出(input-output,IO)设备的主机计算机。每个IO设备可包括控制器，用于处理经由链路接收或发送的IO数据分组。例如，IO控制器可以是执行特定于IO设备的功能的固件的简化处理器。在主机设备与IO设备之间传输IO数据分组的主数据链路可被称为“带内”链路。进一步地，与带内主链路不同和/或分开的数据链路可被称为“带外”链路。
在一些示例中，开发和/或修改此类计算机系统可包括执行“调试”，或标识系统的硬件或软件中的问题。主机系统的调试可包括在主机系统上执行调试软件，这可为源级调试提供运行控制能力(例如，在特定断点处暂停程序的执行)。然而，调试包括被连接的IO设备的系统会涉及附加的复杂性和成本。例如，在主机系统上执行的调试软件可具有对IO设备的带内访问，但可能缺乏对在IO设备上执行的固件的运行控制能力。进一步地，基于硬件的调试工具可用于运行控制能力，但可能需要物理地连接(例如，焊接)到IO控制器的连接器引脚，或连接到专用于调试用途的附加物理端口。因此，此类基于硬件的调试工具可能仅提供带外调试，这可涉及显著的成本和/或复杂性。
在本文中描述的各种实施例中，IO设备可包括调试控制器或功能，以提供IO设备的带内调试。例如，调试控制器可以经由带内连接接收来自主机系统的调试分组，这些调试分组包括调试命令。如本文中所使用，术语“调试分组”是指专用于在调试过程中使用的分组。调试控制器可以从所接收的分组提取命令，并且然后执行命令以在IO设备中执行调试动作。例如，此类调试动作可包括调试IO设备的各种组件或功能、执行对源级调试的运行控制、访问板载调试跟踪能力、访问遥测数据等。调试控制器可以获得经执行的命令的结果，将结果封装在另一个调试分组中，并经由带内连接将调试分组传输到主机系统。在接收到调试分组后，主机系统可以从调试分组提取结果，并在调试过程中使用结果。以这种方式，一些实施例可提供包括运行控制能力的、IO设备的带内调试。因此，一个或多个实施例可执行高级调试动作，而无需单独的带外连接或设备修改，因此可以降低与调试IO设备相关联的成本和复杂性。
图1A-图1B——示例系统
现在参考图1A，所示为根据一个或多个实施例的第一示例系统100的框图。系统100可包括经由链路140连接到输入-输出(IO)设备150的主机系统110。主机系统110可以是计算设备(例如，服务器、桌面型计算机、膝上型电脑、手持式计算机等)。IO设备150可以是连接到主机系统110的外围设备。如本文中所使用，“IO设备”是指向被连接的计算设备(例如，主机系统110)提供输入和/或输出的任何设备。例如，IO设备可指USB中枢、USB设备等。
如图1A所示，主机系统110可包括存储器120、存储装置125、处理器130和端口146。在一些实施例中，存储器120可以利用任何(一个或多个)类型的计算机存储器(例如，动态随机存取存储器(dynamic random-access memory，DRAM)、静态随机存取存储器(staticrandom-access memory，SRAM)、非易失性存储器(non-volatile memory，NVM)、DRAM和NVM的组合等)来实现。存储装置125可以使用(一个或多个)持久性(例如，非易失性)存储设备中的一个或多个来实现，该(一个或多个)持久性存储设备诸如，(一个或多个)基于盘的存储设备(例如，(一个或多个)硬盘驱动器(hard disk drive，HDD))、(一个或多个)固态设备(solid state device，SSD)(例如，闪存设备)、光盘等等。处理器130可以是硬件处理设备(例如，中央处理单元(central processing unit，CPU)、片上系统(System on a Chip，SoC)等等)，并且可包括任何数量的处理电路或“核心”。端口146可以是用于跨链路传输数据单元(例如，分组)的IO通信端口(例如，USB端口)。
在一些实施例中，处理器130可执行各种软件，包括IO控制器软件132、调试接口134和调试软件136。IO控制器软件132可以将IO数据分组142发送到IO设备150的IO控制器162，并且还可以(例如，经由链路140和端口146)从IO控制器162接收IO数据分组142。在一些实施例中，IO控制器162可以是硬件处理设备，该硬件处理设备执行固件或软件指令来发送和接收IO数据分组142，并控制IO设备150及其设备能力166。设备能力166可包括具有IO设备150的不同功能(例如，路由、复用、滤波、协议转换、压缩等)的各种硬件和软件元件。IO数据分组142可根据链路140的总线协议进行格式化。
在一些实施例中，调试软件136可被执行来执行主机系统110和IO设备150的调试。例如，调试软件136可以分析诸如数据、指令、寄存器、缓冲器等的项。进一步地，调试软件136可以确定调试过程所需的一个或多个调试动作(例如，暂停执行、读取变量值等)，并且可发出命令，以使调试动作在主机系统110和/或IO设备150中被执行。
在一些实施例中，调试接口134可将来自调试软件136的命令封装在调试分组144中。然后，调试接口134可以经由链路140将调试分组144(包括命令)传输到IO设备150。进一步地，调试接口134可从I/O设备150接收包括调试结果的调试分组144(例如，执行来自调试软件136的命令的结果)，并且可以从所接收的调试分组144提取调试结果。在一些实施例中，通过使用调试接口134生成出站调试分组144并处理入站调试分组144，主机系统110可以执行IO设备150的带内调试(即，不需要带外连接)。在一些实施例中，调试分组144可具有专用于在调试过程中使用的分组类型。进一步地，在一些实施例中，调试分组144可以根据链路140的总线协议进行格式化。
在一个或多个实施例中，IO设备150的调试控制器180可以是专用于调试IO设备150的硬件控制设备(例如，电路、微控制器、可编程集成电路、可编程门阵列、处理器等)。例如，调试控制器180可接收由调试接口134发送的第一调试分组144，可以提取经封装的命令(即，由调试软件136生成)，然后可执行命令(例如，以暂停执行，读取变量值等)。在另一个示例中，调试控制器180可确定或获取执行命令的结果(例如，指示IO设备150的状态的数据)，将结果封装在第二调试分组144中，然后经由链路140和端口146将第二调试分组144传输到主机系统110。进一步地，调试接口134可接收第二调试分组144，提取经封装的结果，然后将结果提供给调试软件136。调试软件136可以使用结果调试IO设备150，和/或调试包括主机系统110和IO设备150的组合式系统。
在一些实施例中，IO设备150可包括IO功率域160和调试功率域170。IO功率域160可以向IO控制器162和设备能力166提供电功率。进一步地，调试功率域170可以向调试控制器180提供电功率，并且可以独立于IO功率域160操作。例如，当IO功率域160不被供电时，调试功率域可保持被供电。以这种方式，当IO控制器162通过被掉电然后被上电而被重置时，调试控制器180可继续执行调试。进一步地，当调试功率域170不被供电时，IO功率域160可保持被供电。
在一个或多个实施例中，IO设备150可以进入在其中对IO设备150的调试被允许执行的专门的操作模式(被称为“调试模式”)。例如，调试控制器180可在IO设备150已进入调试模式时仅执行调试命令和/或执行调试动作。在一些实施例中，由调试控制器180执行的调试动作可包括：访问可在IO设备150中被调试的所有实体(例如，设备能力166)，提供对源级调试的运行控制能力，访问任何可用的板载调试跟踪能力，以及访问在本地存储在IO设备150中的遥测数据(例如，故障率、磨损分析等)
在一些实施例中，调试模式可以响应于(例如，经由链路140)来自主机系统110的请求而被实现。在接收到进入调试模式的请求后，调试控制器180可以确定该请求是否有效和/或经授权。如果是，则调试控制器180可以解锁调试模式(即，使IO设备150在调试模式下操作)。例如，调试模式请求可以是由调试控制器180接收和验证的安全令牌。安全令牌可以指定调试的类型(源级别、跟踪、遥测等)和调试访问的级别(完全解锁、部分解锁等)。进一步地，在其他示例中，调试模式请求可以使用数字证书、质询/响应技术或任何合适形式的密码认证来实现。在一些实施例中，调试接口134可以将调试模式请求封装在第一调试分组144中。进一步地，调试控制器180可以从第一调试分组144提取调试模式请求。
在一个或多个实施例中，在进入调试模式后，调试控制器180可以经由链路140向主机系统110发送确认。该确认可指示IO设备150进入到调试模式中。进一步地，在接收到确认后，主机系统110的调试软件136可生成被发送到IO设备150的调试命令。在一些实施例中，调试控制器180可以将确认封装在第二调试分组144中。进一步地，调试接口134可以从第二调试分组144提取确认。
现在参考图1B，所示为根据其他实施例的第二示例系统105的框图。注意，在图1B中所示的示例中，主机系统110包括与上文参考图1A中所示的示例描述的组合和功能相同的组件和功能。然而，IO设备150包括调试功能185，该调试功能185可以是由IO控制器162执行的指令(例如，固件或软件)。调试功能185可以提供调试控制器180的功能中的一些或全部(如上文参考图1A所描述)。例如，调试功能185可接收由接口134发送的调试分组144，提取经经封装命令，并且执行命令。在另一个示例中，调试功能185可获得执行命令的结果，将结果封装在调试分组144中，并将调试分组144传输到主机系统110。
图2–示例方法
现在参考图2，所示出的是根据一个或多个实施例的方法200的流程图。在各种实施例中，方法200可以通过处理逻辑(例如，图1A-图1B中示出的处理器130、输入-输出(IO)控制器162、调试控制器180和/或的调试功能185)来执行，该处理逻辑可包括硬件(例如，处理设备、电路系统、专用逻辑、可编程逻辑、微代码等)、软件和/或固件(例如，在处理设备上运行的指令)或其组合。在固件或软件实施例中，方法200可由存储在诸如光学、半导体或磁存储设备之类的非瞬态机器可读介质中的计算机执行的指令来实现。机器可读介质可存储数据，该数据如果由至少一个机器执行则使得该至少一个机器制造用于执行方法的至少一个集成电路。
框210可包括：主机系统将对调试模式的请求传输到IO设备。框220可包括：IO设备验证请求。框230可包括：IO设备进入调试模式，并向主机系统发送确认。例如，参考图1A，主机系统110可经由链路140向IO设备150传输调试模式请求。调试控制器180可(例如，使用请求的密码认证)确定调试模式请求被授权，并作为响应，可以解锁IO设备150的调试模式。进一步地，调试控制器180可以向主机系统110传输调试模式的解锁的确认。在一些实施例中，调试模式请求可被封装在第一调试分组144中。进一步地，在一些实施例中，确认可被封装在第二调试分组144中。
框240可包括：主机系统在接收到确认后生成调试IO设备的命令。框250可包括：主机系统将命令封装在调试分组中，并将调试分组发送到IO设备。例如，参考图1A，主机系统110的调试软件136可经由链路140接收来自IO设备150的确认，并且可生成调试IO设备150的命令。调试接口134可将命令封装在调试分组144中，并且经由链路140将调试分组144传输到IO设备150。
框260可包括：IO设备从由主机系统发送的调试分组提取命令。框270可包括：IO设备执行所提取的命令以在IO设备中执行调试动作。例如，参考图1A，调试控制器180可以从主机系统110接收调试分组144，并可以从所接收的调试分组144提取命令。调试控制器180可以执行所提取的命令，以在IO设备150中执行调试动作。
框280可包括：IO设备将调试动作(即，通过执行命令)的结果封装在调试分组中，并将调试分组传输到主机系统。框290可包括：主机系统从由IO设备发送的调试分组提取结果。例如，参考图1A，调试控制器180可确定或获得指示指示执行调试命令的结果的数据，将结果封装在调试分组144中，并经由链路140将调试分组144传输到主机系统110。进一步地，调试接口134可接收调试分组144，并且可以从调试分组144提取调试结果。在一些实施例中，调试软件136可以使用结果来调试IO设备150和/或调试包括主机系统110和IO设备150的组合式系统。在框290之后，方法200完成。
图3A-图3C——示例设备
现在参考图3A-图3C，所示出的是示例设备的框图，即通用串行总线4(USB4)主机302、USB4主机和USB4设备306。在一些实施例中，示例设备302、304、306中的一些或全部可总体上对应于输入-输出(IO)设备150(图1A中所示)的示例实现方式。
在一些实施例中，USB4主机302可包括主机路由器310、内部主机控制器和显示端口源312。显示端口源312可以是图形处理器，并且可以包括显示端口发射器(DisplayPorttransmitter，DPTX)。USB4主机302也可以可选地包含PCIe控制器314。PCIe控制器314可以包括(或被连接到)PCIe根复合体或PCIe交换机复合体，用于控制到一个或多个外围设备的基于PCIe的路由。PCIe控制器314可以通过一个或多个PCIe适配器(例如，面向PCIe下游的适配器328、330)连接到USB4主机路由器310。
在一些实施例中，USB4中枢304可以包括经由面向PCIe上游的适配器354和面向PCIe下游的适配器356和358的PCIe交换机344(或者可经由面向PCIe上游的适配器354和面向PCIe下游的适配器356和358被连接到PCIe交换机344)。USB4设备306可以包括PCIe功能380，该PCIe功能380是可以(例如，跨USB4结构)与PCIe控制器314通信的PCIe下游连接的组件或端点设备。USB4设备路由器378可以包括用于将PCIe功能380与上游连接的组件(例如，USB4中枢304、PCIe交换机344和PCIe控制器314)耦合的面向PCIe上游的适配器390。
在一些实施例中，USB4主机302可以包括USB主机路由器310。USB4中枢304可以包括USB中枢路由器342。USB4设备306可以包括USB设备路由器378。路由器是USB4体系结构的构建块。路由器将隧道协议通信量映射到USB4分组，并通过USB4结构来路由分组。路由器还经由其时间管理单元(Time Management Unit，TMU)(诸如，TMU 340、370和396)贯穿整个USB4结构来分布和同步时间。路由器由位于USB4主机302内的连接管理器(例如，主机接口适配器)324发现和配置。路由器包括在适配器之间创建内部路径所必需的平坦的点到点、可配置的交换机。USB4主机302、USB4中枢304或USB4设备306的每个实例中典型地存在一个路由器。有两种类型的路由器：主机路由器和设备路由器。
在一些实施例中，USB4主机302可以包括(或可被连接到)显示端口(displayport，DP)源312，诸如图形处理单元(graphics processing unit，GPU)或其他图形、视频、图像等的源。USB4主机路由器310可以包括DP_IN适配器326，该DP_IN适配器326可以促进到DP源312的接口。在实施例中，DP源可以是USB4外围设备，或者可以经由基于显示端口的互连(例如，经由显示端口协议互连)连接到USB4主机路由器310。
在一些实施例中，USB4中枢304可以包括DP_OUT适配器352，用于将DP信令输出到DP接收端(sink)，诸如，显示器或监视器。USB4中枢304还可以经由USB4隧道将DP信令传输到USB4设备306。USB4设备306可以包括DP_OUT适配器392，用于将DP信号输出到DP接收端382，该DP接收端可以是显示器或监视器。
在一些实施例中，内部增强型超速主机316可暴露一个或多个下游USB3端口，这一个或多个下游USB3端口可以被连接到USB端点或下游USB3协议适配器。内部增强型超速中枢的上游端口对上游USB3协议适配器提供接口，该上游USB3协议适配器将分组转发到USB4中枢304的面向上游的端口。在一些实施例中，每个路由器可包含最多64个适配器。适配器可以在路由器与外部实体之间提供接口。适配器可包括三种类型：协议适配器、通道适配器和控制适配器。协议适配器用于在所支持的原生协议与USB4隧道之间进行转译。可存在四种类型的协议适配器：USB3适配器336、338、364、366、368和394，显示端口(DP)适配器326、352和392，PCIe适配器328、330、354、356、358和390，以及主机接口适配器324。在一些实施例中，路由器可支持内部控制适配器，该内部控制适配器仅用于将控制分组传输到传输层以及从传输层接收控制分组。与非控制适配器不同，控制适配器不直接连接到链路，因此没有与之相关联的物理层。
在一些实施例中，USB4端口可以是提供驻留在USB4链路的每一端上的USB4功能接口的实体。它可包括USB4数据总线的传输和接收通道，以及双线边带(sideband,SB)信道(SBTX/SBRX)。USB4端口可以作为单通道链路或双通道链路操作。当作为单通道链路操作时，USB4端口的通道1被禁用。当作为双通道链路操作时，通道0和通道1在逻辑上接合在一起，以提供单个数据信道。示例USB4端口被示出为元件332、334、360、362和388。USB4端口可以容纳USB类型-C连接器或雷电(Thunderbolt)(例如，TBT3)类型连接器等。除了特定于USB4的中枢功能外，还支持USB 3.2和USB 2.0中枢功能，使得USB4中枢的面向下游的端口可以支持与USB 3.2和USB 2.0设备的向后兼容。USB 2.0功能可以经由连接到USB 2.0中枢346和USB 2.0功能384的USB 2.0主机318来提供。
在一些实施例中，USB4主机302、USB4中枢304和USB4设备306中的每一个可包括一个或多个USB类型-C连接器端口320、322、372、374、376和398。USB类型-C连接器端口可以接纳USB类型-C连接器，该USB类型-C连接器用于所连接的符合USB的组件以及用于在组件之间传输信息和功率。
在一些实施例中，USB4主机302、USB4中枢304和USB4设备306中的每一个可包括调试控制器301和相关联功率域303。调试控制器301可总体上对应于调试控制器180的示例实现方式(如上文参考图1A所描述)。例如，调试控制器301可接收由主机系统发送的调试分组(例如，图1A中示出的主机系统110)，提取经封装的命令，并且执行命令。调试控制器301还可获得执行命令的结果，将结果封装在调试分组中，并将调试分组传输到主机系统。如图3A-图3B中所示，调试控制器301可以被连接到各种组件，并可以执行各种组件(例如，PCIe控制器314、增强型超速主机316、USB 2.0主机318、PCIe交换机344、PCIe功能380等)的调试。
在一些实施例中，功率域303可以向相关联的调试控制器301提供电功率，并且可以独立于IO设备302、304、306操作。例如，功率域303可允许调试控制器301保持被供电，并在相关联的IO设备掉电时(例如，在重新启动期间)继续执行调试。
图4A-图4B——示例系统
现在参考图4A-图4B，示出的是根据一些实施例的示例系统400、405的框图。具体而言，系统400、405可包括以串联或链式布置连接的多个设备410、420、430、440。在一些实施例中，主机系统410总体上可对应于主机系统110(图1A中示出)的示例实现方式。进一步地，设备420、430、440中的一些或全部可总体上对应于输入-输出(IO)设备150(图1A中示出)的示例实现方式。
现在参考图4A，示出的是第一示例系统400，该第一示例系统400包括主机系统410、主机路由器440、IO中枢420和IO设备430。如图所示，主机系统410可包括IO控制器软件132、调试接口134和调试软件136(如上文参考图1A所描述)。进一步地，主机路由器440、IO中枢420和IO设备430可各自包括IO控制器162、调试控制器180和调试功率域170(如上文参考图1A所描述)。
如图所示，在一些实施例中，设备410、420、430、440可以通过带内链路被连接。进一步地，带内链路可由各种IO控制器162使用来发送、转发或接收IO数据分组142。带内链路还可由各种调试控制器180使用来发送、转发或接收调试分组144。例如，主机系统410可以传输第一调试分组144来调试IO设备430。在一些实施例中，第一调试分组144可被寻址到IO设备430。因此，第一调试分组144可以被主机路由器440和IO中枢420转发到IO设备430。在另一个示例中，主机系统410可以传输第二调试分组144来调试主机路由器440，因此第二调试分组144可被寻址到主机路由器440。在又另一个示例中，主机系统410可以传输第三调试分组144来调试包括设备420、430、440中的每一个的整个链路路径。在仍另一个示例中，主机系统410可接收其他调试分组144，该其他调试分组144包括在设备420、430、440中的任一个处被执行调试动作的结果。
现在参考图4B，所示为根据其他实施例的第二示例系统405。注意，在图4B所示的示例中，主机系统411包括IO控制器软件132、调试接口134和调试软件136。进一步地，IO中枢420和IO设备430可各自包括IO控制器162、调试控制器180和调试功率域170。注意，系统405不包括主机路由器440(如上文参考图4A所描述)。相反，在图4B中示出的系统405中，主机系统411可包括集成主机路由器450。如图所示，集成主机路由器450可包括IO控制器162、调试控制器180和调试功率域170。在一些实施例中，主机系统411可以是片上系统(Systemon a Chip，SoC)设备。进一步地，调试软件136可以执行同一主机系统411中所包括的集成主机路由器450的调试。
图5–示例方法
现在参考图5，所示出的是根据一个或多个实施例的方法500的流程图。在各种实施例中，方法500可以通过处理逻辑(例如，图1A-图1B中所示的调试控制器180和/或调试功能185)来执行，该处理逻辑可包括硬件(例如，处理设备、电路系统、专用逻辑、可编程逻辑、微代码等)、软件和/或固件(例如，在处理设备上运行的指令)或其组合。在固件或软件实施例中，方法500可由存储在诸如光学、半导体或磁存储设备之类的非瞬态机器可读介质中的计算机执行的指令来实现。机器可读介质可存储数据，该数据如果由至少一个机器执行则使得该至少一个机器制造用于执行方法的至少一个集成电路。
框510可包括：由输入-输出(IO)设备经由带内连接从主机系统接收调试分组，该IO设备包括IO控制器和调试控制器。框520可包括：由调试控制器处理调试分组，以提取由主机系统生成的命令。框530可包括：由调试控制器执行所提取的命令来调试IO设备。在框530之后，方法500完成。例如，参考图1A，调试控制器180可以从主机系统110接收调试分组144，并可以从所接收的调试分组144提取命令。调试控制器180可以执行所提取的命令，以在IO设备150中执行调试动作。在一些实施例中，主机系统110的调试软件136可以生成命令，并且调试接口134可以将该命令封装在调试分组144中。
图6–示例方法
现在参考图6，所示出的是根据一个或多个实施例的方法600的流程图。在各种实施例中，方法600可以通过处理逻辑(例如，图1A中所示的处理器130、调试接口134和/或调试软件136)来执行，该处理逻辑可包括硬件(例如，处理设备、电路系统、专用逻辑、可编程逻辑、微代码等)、软件和/或固件(例如，在处理设备上运行的指令)或其组合。在固件或软件实施例中，方法600可由存储在诸如光学、半导体或磁存储设备之类的非瞬态机器可读介质中的计算机执行的指令实现。机器可读介质可存储数据，该数据如果由至少一个机器执行则使得该至少一个机器制造用于执行方法的至少一个集成电路。
框610可包括：由主机系统生成调试耦合到主机系统的输入-输出(IO)设备的命令。框620可包括：由主机系统将命令封装在第一调试分组中。框630可包括：由主机系统经由带内连接将第一调试分组传输到IO设备。例如，参考图1A，主机系统110的调试软件136可生成调试IO设备150的命令。调试接口134可将命令封装在调试分组144中，并且经由链路140将调试分组144传输到IO设备150。
框640可包括：由主机系统经由带内连接从IO设备接收第二调试分组。框650可包括：由主机系统从第二调试分组提取调试结果，其中调试结果由IO设备在命令的执行之后生成。在框650之后，方法600完成。例如，参考图1A，调试控制器180可以从主机系统110接收调试分组144，并可以从所接收的调试分组144提取命令。调试控制器180可以执行所提取的命令，以在IO设备150中执行调试动作。
图7-示例系统
现在参考图7，示出的是根据另一实施例(诸如，边缘平台)的系统的框图。如图7中所示，多处理器系统700包括经由互连750耦合的第一处理器770和第二处理器780，在实施例中，互连750可以是与光学电路系统(该光学电路系统可被包括在处理器770中或耦合至处理器770)通信的光学互连。如图7中所示，处理器770和780中的每一者可以是包括代表性的第一处理器核心和第二处理器核心(即，处理器核心774a和774b以及处理器核心784a和784b)的众核心处理器。
在图7的实施例中，处理器770和780进一步包括点到点互连777和787，它们经由互连742和744(其可以是CXL总线)耦合到交换机759和760。进而，交换机759、760耦合至经池化的存储器755和765。
仍参考图7，第一处理器770进一步包括存储器控制器中枢(memory controllerhub，MCH)772和点到点(point-to-point，P-P)接口776和778。类似地，第二处理器780包括MCH 782以及P-P接口786和788。如图7中所示，MCH 772和782将处理器耦合到相应的存储器(即，存储器732和存储器734)，这些存储器可以是被本地附连到相应处理器的系统存储器(例如，DRAM)的部分。第一处理器770与第二处理器780可以分别经由P-P互连776和786耦合到芯片组790。如图7中所示，芯片组790包括P-P接口794和798。
此外，芯片组790包括用于通过P-P互连739将芯片组790与高性能图形引擎738耦合的接口792。如图7中所示，各种输入/输出(I/O)设备714和总线桥接器718可被耦合至第一总线716，该总线桥接器718将第一总线716耦合至第二总线720。在一个实施例中，各种设备可被耦合至第二总线720，这些设备包括例如，键盘/鼠标722、通信设备726以及数据存储单元728，该数据存储单元728诸如可包括代码730的盘驱动器或者其他大容量存储设备。此外，音频I/O 724可被耦合至第二总线720。
图8–示例存储介质
现在参考图8，所示出的是存储可执行指令810的存储介质800。在一些实施例中，存储介质800可以是非瞬态机器可读机制，诸如光学介质、半导体、磁存储设备等等。可执行指令810可以是可由处理设备执行的。进一步地，可执行指令810可由至少一个机器用于制造至少一个集成电路，以执行如图1-图6中所示出的方法和/或操作中的一个或多个方法和/或操作。
下列条款和/或示例涉及进一步的实施例。
在示例1中，一种用于调试的输入-输出(IO)设备包括耦合到调试控制器的IO控制器。IO控制器用于处理IO数据分组。调试控制器用于：经由带内连接从主机系统接收第一调试分组；处理第一调试分组以提取由主机系统生成的命令；以及执行所提取的命令以调试IO设备。
在示例2中，示例1的主题可以可选地包括：调试控制器用于：从所提取的命令的执行获得调试结果；将调试结果封装在第二调试分组中；以及将第二调试分组传输到主机系统。
在示例3中，示例1-2的主题可以可选地包括：调试控制器用于在接收第一调试分组之前：从主机系统接收调试请求；确定调试请求是否经授权；以及响应于确定了调试请求经授权而：解锁IO设备的调试模式；以及将调试请求的确认传输到主机系统。
在示例4中，示例1-3的主题可以可选地包括：调试请求包括安全令牌，以指示调试类型和调试级别，并且主机系统用于响应于从IO设备接收到确认而生成第一调试分组。
在示例5中，示例1-4的主题可以可选地包括：第一功率域，用于向IO控制器提供电功率；以及第二功率域，用于向调试控制器提供电功率，其中第二功率域用于在第一功率域未被供电时保持被供电。
在示例6中，示例1-5的主题可以可选地包括：IO设备是从通用串行总线(USB)主机、USB中枢和USB设备中选择的一个。
在示例7中，示例1-6的主题可以可选地包括：调试控制器用于执行所提取的命令以暂停IO控制器的执行。
在示例8中，示例1-7的主题可以可选地包括：带内端口，用于传输多个IO数据分组和多个调试分组。
在示例9中，示例1-8的主题可以可选地包括：至少一个附加的组件，其中调试控制器用于执行所提取的命令以调试该至少一个附加的组件。
在示例10中，一种用于调试的方法可包括：由输入-输出(IO)设备经由带内连接从主机系统接收第一调试分组，IO设备包括IO控制器和调试控制器；由调试控制器处理第一调试分组，以提取由主机系统生成的命令；以及由调试控制器执行所提取的命令以调试IO设备。
在示例11中，示例10的主题可以可选地包括：由调试控制器从所提取的命令的执行获得调试结果；由调试控制器将调试结果封装在第二调试分组中；以及由调试控制器将第二调试分组传输到主机系统。
在示例12中，示例10-11的主题可以可选地包括：在接收第一调试分组之前：由调试控制器从主机系统接收调试请求；由调试控制器确定调试请求是否经授权；以及响应于确定了调试请求经授权而：由调试控制器解锁IO设备的调试模式；以及由调试控制器将调试请求的确认传输到主机系统。
在示例13中，示例10-12的主题可以可选地包括：由主机系统从调试控制器接收调试请求的确认；由主机系统响应于接收到确认而生成命令；以及由主机系统响应于接收到确认将命令封装在第一调试分组中。
在示例14中，示例10-13的主题可以可选地包括：由IO设备的IO控制器处理多个IO数据分组；由IO设备的调试控制器处理多个调试分组；以及使用IO设备的带内端口传输多个IO数据分组和多个调试分组。
在示例15中，示例10-14的主题可以可选地包括：由调试控制器执行所提取的命令包括暂停IO控制器的执行。
在示例16中，一种计算设备可包括：一个或多个处理器；以及存储器，具有存储于其中的多个指令，该多个指令在由一个或多个处理器执行时，使该计算设备执行如示例10至15中的任一项所述的方法。
在示例17中，一种机器可读介质，具有存储于其上的数据，该数据如果由至少一个机器使用则使得该至少一个机器制造至少一个集成电路以执行根据示例10至15中任一项所述的方法。
在示例18中，一种电子设备可包括用于执行如示例10至15中任一项所述的方法的装置。
在示例19中，一种用于调试的系统可包括主机系统和输入-输出(IO)设备。IO设备可包括：用于处理IO数据分组的IO控制器，以及耦合到IO控制器的调试控制器。调试控制器可用于：经由带内连接从主机系统接收第一调试分组；处理第一调试分组以提取由主机系统生成的命令；以及执行所提取的命令来调试IO设备。
在示例20中，示例19的主题可以可选地包括：调试控制器用于：从所提取的命令的执行获得调试结果；将调试结果封装在第二调试分组中；以及将第二调试分组传输到主机系统。
在示例21中，示例19-20的主题可以可选地包括：调试控制器用于在接收第一调试分组之前：从主机系统接收调试请求；确定调试请求是否经授权；以及响应于确定了调试请求经授权而：解锁IO设备的调试模式；以及将调试请求的确认传输到主机系统。
在示例22中，示例19-21的主题可以可选地包括：调试请求包括安全令牌，以指示调试类型和调试级别，并且主机系统用于响应于从IO设备接收到确认而生成第一调试分组。
在示例23中，示例19-22的主题可以可选地包括：IO设备包括：第一功率域，用于向IO控制器提供电功率；以及第二功率域，用于向调试控制器提供电功率，其中第二功率域用于在第一功率域不被供电时保持被供电。
在示例24中，一种用于调试的设备可包括：用于由输入-输出(IO)设备经由带内连接从主机系统接收第一调试分组的装置，IO设备包括IO控制器和调试控制器；用于处理第一调试分组以提取由主机系统生成的命令的装置；以及用于执行所提取的命令以调试IO设备的装置。
在示例25中，示例24的主题可以可选地包括：用于从所提取的命令的执行获得调试结果的装置；用于将调试结果封装在第二调试分组中的装置；以及用于将第二调试分组从调试控制器传输到主机系统的装置。
在示例26中，示例24-25的主题可以可选地包括：用于从主机系统接收调试请求的装置；用于确定调试请求是否经授权的装置；以及用于响应于确定了调试请求经授权而解锁IO设备的调试模式并向主机系统传输调试请求的确认的装置。
在示例27中，示例24-26的主题可以可选地包括：用于接收调试请求的确认的装置；用于响应于接收到确认而生成命令的装置；以及用于响应于接收到确认而将命令封装在第一调试分组中的装置。
在示例28中，示例24-27的主题可以可选地包括：用于处理多个IO数据分组的装置；用于处理多个调试分组的装置；以及用于使用IO设备的带内端口传输多个IO数据分组和多个调试分组的装置。
在示例29中，示例24-28的主题可以可选地包括：用于由调试控制器执行所提取的命令的装置包括用于暂停IO控制器的执行的装置。
在本文描述的一些实施例中，IO设备可包括调试控制器，用于经由带内连接从主机系统接收调试分组，该调试分组包括调试命令。调试控制器可以从所接收的分组提取命令，并且然后执行命令以在IO设备中执行调试操作。调试控制器可以获得经执行的命令的结果，将结果封装在另一个调试分组中，并经由带内连接将调试分组传输到主机系统。在接收调试分组后，主机系统可以从调试分组提取结果，并且可以在调试过程中使用结果。以这种方式，一些实施例可提供包括运行控制能以的、IO设备的带内调试。因此，一个或多个实施例可执行高级调试动作，而无需单独的带外连接或设备修改，因此可以降低与调试IO设备相关联的成本和复杂性。
注意，尽管图1-图8图示出各种示例实现方式，但是其他变型是可能的。例如，为了说明起见而提供图1-图8中示出的示例，并且图1-图8中示出的示例不旨在限制任何实施例。具体而言，尽管实施例可以为清楚起见而以简化的形式示出，但实施例可包括任何数量和/或布置的组件。例如，构想一些实施例除了示出的那些组件之外还可包括任何数量的组件，并且示出的组件的不同布置可在某些实现方式中出现。此外，构想在图1-图8中示出的示例中的细节可在一个或多个实施例中的任何地方使用。
应理解，以上示例的各种组合是可能的。实施例可在许多不同类型的系统中使用。例如，在一个实施例中，可以将通信设备布置为用于执行本文中所描述的各种方法和技术。当然，本发明的范围不限于通信设备，并且相反，其他实施例可以涉及用于处理指令的其他类型的装置、或者一种或多种机器可读介质，该机器可读介质包括指令，响应于在计算设备上执行这些指令，这些指令使该设备执行本文中所描述的方法与技术中的一者或多者。
在本说明书通篇中对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明中所包含的至少一个实现中。因此，短语“一个实施例”或“在实施例中”的出现不一定指代同一实施例。此外，特定的特征、结构或特性可按照与所示特定实施例不同的其他适当形式来创立，而且所有此类形式可被涵盖在本申请的权利要求中。
尽管已参照有限数量的实施例描述了本发明，但是本领域技术人员将从中领会众多修改和变型。所附权利要求旨在将所有此类修改和变型涵盖为落入本发明的真实精神与范围内。

Claims (23)

1.一种用于调试的输入-输出IO设备，包括：
IO控制器，用于处理IO数据分组；以及
调试控制器，耦合至所述IO控制器，所述调试控制器用于：
经由带内连接从主机系统接收第一调试分组；
处理所述第一调试分组以提取由所述主机系统生成的命令；以及
执行所提取的命令以调试所述IO设备。
2.如权利要求1所述的IO设备，其特征在于，所述调试控制器用于：
从所述所提取的命令的执行获得调试结果；
将所述调试结果封装在第二调试分组中；以及
将所述第二调试分组传输到所述主机系统。
3.如权利要求1所述的IO设备，其特征在于，所述调试控制器在接收所述第一调试分组之前用于：
从所述主机系统接收调试请求；
确定所述调试请求是否经授权；以及
响应于确定了所述调试请求经授权而：
解锁所述IO设备的调试模式；以及
将所述调试请求的确认传输到所述主机系统。
4.如权利要求3所述的IO设备，其特征在于，所述调试请求包括安全令牌，以指示调试类型和调试级别，并且其中所述主机系统用于响应于从所述IO设备接收到确认而生成所述第一调试分组。
5.如权利要求1所述的IO设备，进一步包括：
第一功率域，用于向所述IO控制器提供电功率；以及
第二功率域，用于向所述调试控制器提供电功率，
其中所述第二功率域用于在所述第一功率域不被供电时保持被供电。
6.如权利要求1所述的IO设备，其特征在于，所述IO设备是从通用串行总线USB主机、USB中枢和USB设备中选择的一个。
7.如权利要求1所述的IO设备，其特征在于，所述调试控制器用于执行所述所提取的命令以暂停所述IO控制器的执行。
8.如权利要求1所述的IO设备，进一步包括：带内端口，用于传输多个IO数据分组和多个调试分组。
9.如权利要求1所述的IO设备，进一步包括：至少一个附加的组件，其中所述调试控制器用于执行所述所提取的命令以调试所述至少一个附加的组件。
10.一种用于调试的方法，包括：
由输入输出IO设备经由带内连接从主机系统接收第一调试分组，所述IO设备包括IO控制器和调试控制器；
由所述调试控制器处理所述第一调试分组以提取由所述主机系统生成的命令；以及
由所述调试控制器执行所提取的命令以调试所述IO设备。
11.如权利要求10所述的方法，包括：
由所述调试控制器从所述所提取的命令的执行获得调试结果；
由所述调试控制器将所述调试结果封装在第二调试分组中；以及
由所述调试控制器将所述第二调试分组传输到所述主机系统。
12.如权利要求10所述的方法，包括在接收所述第一调试分组之前：
由所述调试控制器从所述主机系统接收调试请求；
由所述调试控制器确定所述调试请求是否经授权；以及
响应于确定了所述调试请求经授权而：
由所述调试控制器解锁所述IO设备的调试模式；以及
由所述调试控制器将所述调试请求的确认传输到所述主机系统。
13.如权利要求12所述的方法，包括：
由所述主机系统从所述调试控制器接收所述调试请求的所述确认；
由所述主机系统响应于接收到所述确认而生成所述命令；以及
由所述主机系统响应于接收到所述确认将所述命令封装在所述第一调试分组中。
14.如权利要求10所述的方法，包括：
由所述IO设备的所述IO控制器处理多个IO数据分组；
由所述IO设备的所述调试控制器处理多个调试分组；以及
使用所述IO设备的带内端口传输所述多个IO数据分组和所述多个调试分组。
15.如权利要求10所述的方法，其特征在于，由所述调试控制器执行所述所提取的命令包括：暂停所述IO控制器的执行。
16.一种计算设备，包括：
一个或多个处理器；以及
存储器，具有存储在其中的多个指令，所述多个指令在由所述一个或多个处理器执行时，使得所述计算设备执行如权利要求10至15中任一项所述的方法。
17.一种机器可读介质，具有存储于其上的数据，所述数据如果由至少一个机器使用则使得所述至少一个机器制造至少一个集成电路以执行根据权利要求10至15中任一项所述的方法。
18.一种电子设备，包括用于执行如权利要求10至15中任一项所述的方法的装置。
19.一种用于调试的系统，包括：
主机系统；以及
输入-输出IO设备，所述IO设备包括：
IO控制器，用于处理IO数据分组；以及
调试控制器，耦合至所述IO控制器，所述调试控制器用于：经由带内连接从主机系统接收第一调试分组；处理所述第一调试分组以提取由所述主机系统生成的命令；以及执行所提取的命令以调试所述IO设备。
20.如权利要求19所述的系统，其特征在于，所述调试控制器用于：
从所述所提取的命令的执行获得调试结果；
将所述调试结果封装在第二调试分组中；以及
将所述第二调试分组传输到所述主机系统。
21.如权利要求19所述的系统，其特征在于，所述调试控制器在接收所述第一调试分组之前用于：
从所述主机系统接收调试请求；
确定所述调试请求是否经授权；以及
响应于确定了所述调试请求经授权而：
解锁所述IO设备的调试模式；以及
将所述调试请求的确认传输到所述主机系统。
22.如权利要求21所述的系统，其特征在于，所述调试请求包括安全令牌，以指示调试类型和调试级别，并且其中所述主机系统用于响应于从所述IO设备接收到所述确认而生成所述第一调试分组。
23.如权利要求19所述的系统，其中，所述IO设备进一步包括：
第一功率域，用于向所述IO控制器提供电功率；以及
第二功率域，用于向所述调试控制器提供电功率，
其中所述第二功率域用于在所述第一功率域不被供电时保持被供电。
CN202211669106.1A 2021-12-23 2022-12-23 具有调试控制器的输入-输出设备 Pending CN116340077A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/645,831 2021-12-23
US17/645,831 US20220113353A1 (en) 2021-12-23 2021-12-23 Input-output device with debug controller

Publications (1)

Publication Number Publication Date
CN116340077A true CN116340077A (zh) 2023-06-27

Family

ID=81079034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211669106.1A Pending CN116340077A (zh) 2021-12-23 2022-12-23 具有调试控制器的输入-输出设备

Country Status (3)

Country Link
US (1) US20220113353A1 (zh)
CN (1) CN116340077A (zh)
DE (1) DE102022130856A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200320026A1 (en) * 2020-04-27 2020-10-08 Intel Corporation Bandwidth management allocation for displayport tunneling

Also Published As

Publication number Publication date
US20220113353A1 (en) 2022-04-14
DE102022130856A1 (de) 2023-06-29

Similar Documents

Publication Publication Date Title
US11567895B2 (en) Method, apparatus and system for dynamic control of clock signaling on a bus
EP3706005B1 (en) Secure stream protocol for serial interconnect
CN107278299B (zh) 经由可重配置的虚拟交换机实现次级总线功能性的方法、装置和系统
US9015542B2 (en) Packetizing JTAG across industry standard interfaces
US10127170B2 (en) High density serial over LAN management system
JP5922268B2 (ja) 拡張ヘッダを用いたパケット送信
EP3779762A1 (en) Secure communications over computer buses
US8537848B2 (en) Flexibly integrating endpoint logic into varied platforms
US9582351B2 (en) Device driver error isolation on devices wired via FSI chained interface
US9448870B2 (en) Providing error handling support to legacy devices
JP2007529813A (ja) ＰＣＩＥｘｐｒｅｓｓエンドポイントのシミュレーション回路及びＰＣＩＥｘｐｒｅｓｓスイッチ用ダウンストリームポート
CN116340077A (zh) 具有调试控制器的输入-输出设备
US11442844B1 (en) High speed debug hub for debugging designs in an integrated circuit
CN117651940A (zh) 管芯到管芯互连
US10896119B1 (en) Common input/output interface for application and debug circuitry
US7881341B2 (en) Reconfigurable media controller to accommodate multiple data types and formats
KR20150019845A (ko) 메모리 공유 환경에서 데이터 무결성 감시 장치 및 방법
US20200285559A1 (en) System, apparatus and method for dynamic tracing in a system having one or more virtualization environments
WO2021105247A1 (en) Monitoring processors operating in lockstep
US20200387468A1 (en) Information Processing System And Computer-Readable Recording Medium Storing Program
CN105260335A (zh) 扩展光接口的数据处理系统及方法
KR102519484B1 (ko) PCIe 인터페이스 장치 및 이를 포함하는 시스템
Cluster Sergio Pertuz İD Cornelia Wulf, Najdet Charaf®, Lester Kalms, and Diana Göhringer İD Adaptive Dynamic Systems, TU Dresden, Dresden, Germany sergio. pertuz@ tu-dresden. de
JP2009032072A (ja) 双方向バスの方向制御装置
Pertuz et al. A Flexible Mixed-Mesh FPGA Cluster Architecture for High Speed Computing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication