JPH06332803A - 仮想計算機システムにおけるtlb制御方法 - Google Patents

仮想計算機システムにおけるtlb制御方法

Info

Publication number
JPH06332803A
JPH06332803A JP5145723A JP14572393A JPH06332803A JP H06332803 A JPH06332803 A JP H06332803A JP 5145723 A JP5145723 A JP 5145723A JP 14572393 A JP14572393 A JP 14572393A JP H06332803 A JPH06332803 A JP H06332803A
Authority
JP
Japan
Prior art keywords
tlb
host
guest
address
virtual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5145723A
Other languages
English (en)
Inventor
Toshiharu Tanaka
俊治 田中
Toshiaki Arai
利明 新井
Nobuyoshi Sugama
延芳 須釜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5145723A priority Critical patent/JPH06332803A/ja
Publication of JPH06332803A publication Critical patent/JPH06332803A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【目的】 仮想計算機システムで、アドレス変換モード
と非アドレス変換モードを有するOSを走行可能とし、
両モードに対しプロテクション適用可能とする。 【構成】 走行中のOSがTLBエントリ生成を指示す
る命令を発行したとき、仮想計算機モニタにより該命令
をシュミレーションしてホスト主記憶領域のモニタ領域
にゲストTLBテーブル142を生成し、次いで同領域
に該テーブルに基づき、OSの常駐領域のアドレスに対
する第1ホストTLBテーブル144と、第2ホストT
LBテーブル146を生成し、OS走行のとき、CPU
のTLBに、OSがアドレス変換モードなら第2ホスト
TLBテーブルを、OSが非アドレス変換モードなら第
1ホストTLBテーブルを設定してOSを走行させ、割
り込みが発生し、ホストPビットによるときはOSを走
行禁止状態にし、ゲストPビットによるならOSにプロ
テクション割り込みをシミュレーションする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、仮想計算機システムに
関し、特に、アドレス変換バッファ(TLB)を用いて
効率良く仮想計算機を制御するのに好適な仮想計算機シ
ステムにおけるTLB制御方法に関する。
【0002】
【従来の技術】仮想計算機システム(VMS:Virt
ual Machine System)は、特開昭5
7−212680号公報に記載のように、1台の計算機
上に論理的な計算機である仮想計算機(VM:Virt
ual Machine)を複数台生成し、これら各仮
想計算機(以下、ゲストとも呼ぶ)において、対応する
1つのオペレーティング・システム(OS:Opera
ting System)の走行を可能とする。このよ
うに、仮想計算機システムでは、1台の計算機上で、複
数のOSの並列運転が可能である。このため、仮想計算
機システムは、使用目的の異なる複数のOSを1台の計
算機上で並列に運用したり、旧OSから新OSへのOS
移行時に新旧2つのOSを1台の計算機上で運用した
り、OSのテストを並列に1台の計算機上で行なうため
のツールとして主に利用されている。この仮想計算機シ
ステムにおいて、各々のゲストに計算機資源を割り当て
たり、ゲストのスケジューリングおよび起動を行なった
り、OSが発行した命令のうち実計算機(以下、ホスト
とも呼ぶ)では直接実行できない命令のシミュレーショ
ン処理等を行なうのが仮想計算機モニタ(VMM:Vi
rtual Machine Monitor)であ
る。
【0003】仮想計算機システムにおける重要な技術課
題の1つは、ゲストの主記憶領域(以下、ゲスト主記憶
領域と呼ぶ)の実現方法、言い替えれば、ゲスト主記憶
領域のホストの主記憶領域(以下、ホスト主記憶領域と
呼ぶ)へのマッピング方法である。仮想計算機システム
では、OSが非アドレス変換モードのとき、ゲスト主記
憶上の実アドレス(以下、ゲスト実アドレスと呼ぶ)を
ホスト主記憶上の実アドレス(以下、ホスト実アドレス
と呼ぶ)に変換しながらゲスト命令列を実行しなければ
ならない。また、仮想計算機システムでは、OSがアド
レス変換モードのとき、仮想計算機上のOSが生成した
仮想空間(以下、ゲスト仮想空間と呼ぶ)をアドレス付
けする仮想アドレス(以下、ゲスト仮想アドレスと呼
ぶ)を、ゲスト実アドレスに変換し、これをさらにホス
ト実アドレスに変換しながらゲスト命令列を実行しなけ
ればならない。
【0004】このアドレス変換を高速化するため、前記
特開昭57−212680号公報に記載の仮想計算機シ
ステムでは、仮想アドレスを実アドレスに変換するため
のアドレス変換バッファ(TLB:Translati
on LookasideBuffer)の各エントリ
に、このエントリのアドレス変換結果であるホスト実ア
ドレスが、ゲスト実アドレスをアドレス変換した結果で
あるのかゲスト仮想アドレスをアドレス変換した結果で
あるかを示す実/仮想フィールドを含む。これによっ
て、前記実/仮想フィールドがゲスト実アドレスを示す
とき、このエントリを用いて、ゲスト実アドレスをホス
ト実アドレスに変換可能となる。通常このモードではO
Sのカーネル部分が動作する。また、前記実/仮想フィ
ールドがゲスト仮想アドレスを示すとき、このエントリ
を用いて、ゲスト仮想アドレスをホスト実アドレスに直
接変換可能となる。
【0005】仮想計算機システムは、現在、汎用大型計
算機の分野において、広く使用されている。しかしなが
ら、マイクロプロセッサの性能向上により、ワークステ
ーションにおいても用途に応じた複数のOSを走行させ
る要求がおこり、ワークステーション上の仮想計算機シ
ステムが必要となりつつある。このマイクロプロセッサ
の分野では、近年、縮小命令セットコンピュータ(RI
SC:Reduced Instruction Se
t Computer)のアーキテクチャの採用が盛ん
である。例えば、ヒューレット・パッカード・ジャーナ
ル1987年3月号(HEWLETT−PACKARD
JOURNAL, MARCH 1987)の4ペー
ジから20ページに記載のRISCマシンは、TLBに
関して次の2つの特徴を持つ。
【0006】(1)仮想アドレスから実アドレスへのア
ドレス変換は、1命令の実行時間を短縮するために、T
LBのみによって行なう。即ち、アドレス変換に主記憶
装置上のアドレス変換テーブルは、使用しない。このた
め、命令あるいはオペランドを指定する仮想アドレスが
TLBに登録されていないとき、TLBミス割込みが発
生する。この割込みを契機として、OSは、仮想アドレ
スと実アドレスの対をTLBに登録した後、TLBミス
を起こした命令を再実行する。このように、前記RIS
Cマシンでは、どのようなアドレス変換情報をTLBエ
ントリに保持するかを、OSが管理し、決定する。 (2)仮想空間上の領域に対するプロテクション機構
を、TLB内に持つ。即ち、命令フェッチや領域アクセ
スに対するプロテクションを、TLBの各エントリに指
定できる。OSは、ユーザプログラムが特定の領域の命
令をフェッチしたり、特定の領域にアクセスしたとき、
このプロテクション機構による割込みを契機として、ユ
ーザプログラムの実行を停止することができる。そし
て、このユーザプログラム停止時のメモリの内容等を解
析することにより、ユーザプログラムのデバッグ情報を
得ることができる。
【0007】
【発明が解決しようとする課題】仮想計算機システムに
おけるTLBの制御には、以下の課題がある。 (1)第1の課題は、TLBへのアドレス変換情報の設
定に関する。前記特開昭57−212680号公報の仮
想計算機システムでは、TLBに実/仮想フィールドを
設けることによって、ゲスト仮想アドレスからホスト実
アドレスへのアドレス変換情報を保持するエントリと、
ゲスト実アドレスからホスト実アドレスへのアドレス変
換情報を保持するエントリとを、TLB内に混在させて
いる。従って、OSが非アドレス変換モードで動作する
と、ゲスト実アドレスからホスト実アドレスへのアドレ
ス変換情報を保持するエントリ数が増加し、ゲスト仮想
アドレスからホスト実アドレスへのアドレス変換情報を
保持するエントリがパージされる。しかしながら、前記
RISCマシンでは、TLBエントリにどのようなアド
レス変換情報を保持するかは、OSが管理し、決定す
る。このため、仮想計算機システムにおいても、仮想計
算機上のOSが登録したTLBエントリをハードウェア
が勝手にパージすることはできない。このため、TLB
エントリの内容をOSが管理する計算機上の仮想計算機
システムにおいて、どのようにすればアドレス変換モー
ドと非アドレス変換モードを有するOSが走行可能とな
るか、という課題がある。 (2)第2の課題は、OSのデバッグをプロテクション
機構を利用して行なう方法に関する。前記RISCマシ
ンでは、プロテクション機構はTLBにある。このた
め、OSが実計算機上で動作するとき、アドレス変換モ
ードのときしかプロテクション機構を利用できない。即
ち、非アドレス変換モードで動作するOSのカーネル部
分に対して、プロテクション機構を適用できない。しか
しながら、仮想計算機システムを利用したOSのデバッ
グ時には、OSがアドレス変換モードであるか非アドレ
ス変換モードであるかに関わらず、プロテクション機構
を適用できることが望ましい。
【0008】本発明の目的は、TLBを用いて効率良く
OSを制御可能な仮想計算機システムを提供することに
ある。本発明の他の目的は、TLBエントリの内容をO
Sが管理する計算機において、アドレス変換モードと非
アドレス変換モードを有するOSが走行可能な仮想計算
機システムを提供することにある。本発明のさらに他の
目的は、TLBにプロテクション機構を有する計算機に
おいて、ゲスト仮想空間およびゲスト主記憶領域に対し
てプロテクション機構を適用可能な仮想計算機システム
を提供することにある。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、走行中のOSがTLBエントリ生成を指示する命令
を発行したとき、仮想計算機モニタにより該命令をシュ
ミレーションしてホスト主記憶領域の仮想計算機モニタ
領域に、ゲストページ仮想アドレスと、ゲスト実アドレ
スと、ゲストプロテクションビット(ゲストPビット)
を備えるゲストTLBテーブルを生成し、ホスト主記憶
領域の仮想計算機モニタ領域に、OSおよびその管理下
にあるプログラムの常駐領域のゲスト実アドレスと、ホ
スト実アドレスと、ホストPビットを備える第1ホスト
TLBテーブルを生成し、ホスト主記憶領域の仮想計算
機モニタ領域に、ゲストTLBテーブルに基づき、ゲス
ト仮想アドレスと、ホスト実アドレスと、ゲストPビッ
トと、ホストPビットを備える第2ホストTLBテーブ
ルを生成するようにしている。また、前記ホストPビッ
トの値をPビット入力用コマンドを用いて入力するよう
にしている。また、第2ホストTLBテーブルを生成す
るとき、ゲストTLBテーブルのゲスト仮想アドレスに
対応付けたゲスト実アドレスが前記常駐領域外の場合、
前記ゲスト仮想アドレスに不当なホスト実アドレスを対
応付けて前記第2ホストTLBテーブルを生成するよう
にしている。さらに、中央処理装置において走行させよ
うとするOSがアドレス変換モードか非アドレス変換モ
ードかを判定し、前記判定結果がアドレス変換モードで
あることに応じて、前記第2ホストTLBテーブルを前
記TLBに設定し、前記判定結果が非アドレス変換モー
ドであることに応じて、前記第1ホストTLBテーブル
を前記TLBに設定し、前記中央処理装置にアドレス変
換モードを設定して、前記OSを走行させるようにして
いる。さらに、走行中のOSが、非アドレス変換モード
からアドレス変換モードになったことに応じて、前記第
2ホストTLBテーブルを前記TLBに設定し、走行中
のOSが、アドレス変換モードから非アドレス変換モー
ドになったことに応じて、前記第1ホストTLBテーブ
ルを前記TLBに設定し、前記中央処理装置にアドレス
変換モードを設定して、前記OSを走行させるようにし
ている。さらに、OSの走行が中断し、該中断がプロテ
クション割り込みによるとき、該プロテクション割り込
みがホストPビットによるものかゲストPビットによる
ものかを判定し、割り込みがホストPビットによるもの
であることに応じて、走行していたOSを走行禁止状態
にし、割り込みがゲストPビットによるものであること
に応じて、走行していたOSにプロテクション割り込み
をシミュレーションするようにしている。
【0010】
【作用】以下、本発明の代表的な作用を説明する。仮想
計算機モニタは、OSを起動する前に、このOSがアド
レス変換モードか否かを判定する。アドレス変換モード
の場合、このOSのゲスト仮想アドレスからホスト実ア
ドレスへのアドレス変換情報をTLBに設定し、中央処
理装置にアドレス変換モードを設定して、このOSを起
動する。このアドレス変換情報は、OSがTLBに設定
を要求したゲスト仮想空間からゲスト主記憶領域へのマ
ッピング情報と、仮想計算機モニタが定めたゲスト主記
憶領域のホスト主記憶領域における配置情報とを組み合
わせたものである。この結果、OSが命令あるいはオペ
ランドで指定したゲスト仮想アドレスは、TLBによっ
て対応するホスト実アドレスに変換されて、ホスト主記
憶領域へのアクセスが行なわれる。一方、非アドレス変
換モードの場合、このOSのゲスト実アドレスからホス
ト実アドレスへのアドレス変換情報をTLBに設定し、
中央処理装置にアドレス変換モードを設定して、このO
Sを起動する。このアドレス変換情報は、仮想計算機モ
ニタが定めたゲスト主記憶領域のホスト主記憶領域にお
ける配置情報そのものである。この結果、OSが命令あ
るいはオペランドで指定したゲスト実アドレスは、TL
Bによって対応するホスト実アドレスに変換されて、ホ
スト主記憶領域へのアクセスが行なわれる。また、ゲス
ト主記憶領域の特定の領域、あるいは、ゲスト仮想空間
の特定の領域に対して、プロテクションを要求するコマ
ンドが入力されたとき、仮想計算機モニタは、このOS
の識別子と、プロテクション対象の領域を記憶してお
く。そして、OSを起動するとき、OSが非アドレス変
換モードであって、このOSのゲスト主記憶領域の特定
の領域にプロテクションの要求があるならば、この領域
に対するホスト実アドレスを保持するTLBのエントリ
のプロテクションビット(P)に1(保護)を設定す
る。同様に、OSがアドレス変換モードであって、この
OSのゲスト仮想空間の特定の領域にプロテクションの
要求があるならば、この領域に対応するTLBのエント
リのプロテクションビット(P)に1(保護)を設定す
る。そして、中央処理装置にアドレス変換モードを設定
して、OSを起動する。OS走行中にプロテクション対
象の領域にアクセスした結果、仮想計算機モニタにプロ
テクション割り込みが発生した場合、このOSの走行を
中断する。この中断によって、OSが特定の領域にアク
セスしたときの、OSのテーブルの内容等のOSのデバ
ッグ情報を、仮想計算機のユーザは知ることができる。
以上のようにして、仮想計算機システムにおいて、TL
Bを用いて効率良くOSを制御することができる。ま
た、仮想計算機システムにおいて、アドレス変換モード
と非アドレス変換モードを有するOSの走行ができる。
さらに、仮想計算機システムにおいて、ゲスト仮想空間
およびゲスト主記憶領域に対してプロテクション機構の
適用ができる。
【0011】
【実施例】以下、本発明の実施例を、図を用いて詳細に
説明する。1.計算機構成 図1は、本発明の実施例における計算機構成の概念図で
ある。図1において、中央処理装置200には、プログ
ラム状態語(PSW:Program Status
Word)205、命令実行回路210、割込み実行回
路215、および、アドレス変換バッファ(TLB)2
20がある。このPSW205中のアドレス変換モード
ビット(T)が1、即ち、アドレス変換モードのとき、
PSW205中のNIAフィールドは次に実行する命令
の仮想アドレスを保持しており、この仮想アドレスはT
LB220によって実アドレスに変換される。また、ア
ドレス変換モードビット(T)が0、即ち、非アドレス
変換モードのとき、NIAフィールドは次に実行する命
令の実アドレスを保持する。
【0012】TLB220の各エントリは、有効ビット
(V)、プロテクションビット(P)、ページ仮想アド
レス(VA)、および、ページ実アドレス(RA)から
構成される。また、仮想アドレスは、その上位フィール
ドである仮想ページ番号と下位フィールドであるページ
内での変位から構成される。命令実行回路210から供
給された仮想アドレスの仮想ページ番号は、TLB22
0の有効ビット(V)が1(有効)を示し、仮想ページ
番号がページ仮想アドレス(VA)に一致するエントリ
のページ実アドレス(VA)に変換される。また、アド
レス変換に使用されたTLB220のエントリ中のプロ
テクションビット(P)は、プロテクションレジスタ2
25に格納され、この値が1のとき、割込み実行回路2
15が起動されて、プロテクション割込みが発生する。
この割込み処理において、割込み実行回路215は、ホ
スト主記憶領域100の特定の領域にPSW205のカ
レントな内容を格納し、ホスト主記憶領域100の別の
特定の領域の内容をPSW205に格納し、割込みの種
別を示す割込みコードをホスト主記憶領域100の特定
の領域に格納する。
【0013】また、ホスト主記憶領域100の一部に
は、複数の仮想計算機上のOSの走行を制御する仮想計
算機モニタ110が格納される。本実施例では、仮想計
算機を2台とし、それぞれ仮想計算機VM−1、仮想計
算機VM−2とする。仮想計算機モニタ110は、仮想
計算機VM−1のゲスト主記憶領域120−1をホスト
主記憶領域100の0番地から開始される領域に配置
し、仮想計算機VM−2のゲスト主記憶領域120−2
をホスト主記憶領域100のα番地から開始される領域
に配置している。また、仮想計算機VM−1上のOS
は、ゲスト主記憶領域120−1上にゲスト仮想空間1
30−1を生成し、仮想計算機VM−2上のOSは、ゲ
スト主記憶領域120−2上にゲスト仮想空間130−
2を生成している。
【0014】仮想計算機モニタ110には、仮想計算機
VM−1を制御するための制御テーブル140−1およ
び仮想計算機VM−2を制御するための制御テーブル1
40−2がある。この制御テーブル140−1は、仮想
計算機VM−1上のOSが設定を要求したTLB220
の内容を保持するゲストTLBテーブル142−1、ゲ
スト主記憶領域120−1のホスト主記憶領域100に
おける配置情報を保持するホスト第1TLBテーブル1
44−1、ゲスト仮想空間130−1のホスト主記憶領
域100における配置情報を保持するホスト第2TLB
テーブル146−1、および、仮想計算機を起動すると
きの初期状態を保持する状態記述子148−1からな
る。制御テーブル140−2についても同様である。状
態記述子148は、OSを起動するときのPSW205
の初期値や、汎用レジスタの初期値等を保持するテーブ
ルである。状態記述子148のPSWフィールドの中の
アドレス変換モードビット(T)には、このOSがアド
レス変換モードか否かの識別情報が格納されている。こ
れは、例えば、PSW205のアドレス変換モードビッ
ト(T)を操作するOSの命令およびOSへの割込みを
仮想計算機モニタ110がシミュレーションし、OSが
指定したアドレス変換モードビット(T)の値を、仮想
計算機モニタ110が状態記述子148の中に格納する
ことにより実現される。TLB関係の各テーブルの設定
方法については、あとで詳しく述べる。
【0015】本実施例は、仮想計算機モニタ110が、
事前に設定されたゲストTLBテーブルに基づき生成さ
れたホスト第1TLBテーブル144およびホスト第2
TLBテーブル146を用いて、起動するOSのアドレ
ス変換情報をTLB220に設定する点と、仮想計算機
モニタ110がPSW205にアドレス変換モードを常
に設定してOSを起動することにより、ゲスト主記憶領
域120およびゲスト仮想空間130の両方に対して、
TLB220によるプロテクション機構を有効にする点
とに、特徴がある。
【0016】2.TLB制御命令 図2は、TLB220を制御するSET TLB命令、
STORE TLB命令、SET PROTECTIO
N命令、および、PURGE TLB命令の説明図であ
る。走行中のOSがこれらの命令を発行すると、中央処
理装置200は命令の実行を抑止して、仮想計算機モニ
タ110に割り出す。仮想計算機モニタ110はこれら
の命令の命令シュミレーションを実行する。命令シュミ
レーションについては後述する。 (a)SET TLB命令 SET TLB命令は、命令コードのフィールドと、各
々が汎用レジスタの番号を示すR1フィールドとR2フ
ィールドからなる。SET TLB命令を実行すると、
命令実行回路210は、R1フィールドおよびR2フィ
ールドが各々番号を保持する汎用レジスタに格納された
ページ仮想アドレスとページ実アドレスの対を、TLB
220に登録し、このTLBエントリの有効ビット
(V)を1に設定する。 (b)SET PROTECTION命令 SET PROTECTION命令は、SET TLB
命令と同様に、命令コードのフィールドと、各々が汎用
レジスタの番号を示すR1フィールドとR2フィールド
からなる。SET PROTECTION命令を実行す
ると、命令実行回路210は、R1フィールドが番号を
保持する汎用レジスタに格納されたページ仮想アドレス
を有するTLB220のエントリのプロテクションビッ
ト(P)に、R2フィールドが番号を保持する汎用レジ
スタの第0ビットの値を格納する。 (c)STORE TLB命令 STORE TLB命令は、SET TLB命令と同様
に、命令コードのフィールドと、各々が汎用レジスタの
番号を示すR1フィールドとR2フィールドからなる。
STORE TLB命令を実行すると、命令実行回路2
10は、R1フィールドが番号を保持する汎用レジスタ
に格納されたアドレスが示すホスト主記憶領域100
に、TLB220の全てのエントリの内容(即ち、有効
ビット(V)、プロテクションビット(P)、ページ仮
想アドレス、および、ページ実アドレスの対)を格納す
るとともに、R2フィールドが番号を保持する汎用レジ
スタに、ホスト主記憶領域100に格納したTLB22
0のエントリ数を格納する。 (d)PURGE TLB命令 PURGE TLB命令は、命令コードのフィールドの
みからなる。PURGE TLB命令を実行すると、命
令実行回路210は、TLB220の全てのエントリの
有効ビット(V)およびプロテクションビット(P)に
0を設定し、全てのエントリを無効化する。
【0017】3.ゲストTLB制御命令のシミュレーシ
ョン ゲストOSが発行したTLB制御命令は、仮想計算機モ
ニタ110が、ゲストTLBテーブル142を用いてシ
ミュレーションする。図3に示したように、各ゲストT
LBテーブル142(すなわち、142−1、142−
2)は、TLB220と同様の構成であり、各エントリ
は、ゲストVビット、ゲストPビット、ゲストページ仮
想アドレス、および、ゲストページ実アドレスのフィー
ルドからなる。ゲストOSが発行したTLB制御命令の
シミュレーションによって、ゲストTLBテーブル14
2には、下記に示すように、ゲストOSがTLB220
に対して設定を要求したエントリの内容が格納される。
なお、ゲストTLBテーブル142のエントリ数は、T
LB220のエントリ数と、一致するものとする。次
に、各TLB制御命令のシミュレーション方法を示す。 (a)SET TLB命令シミュレーション 走行中のOSがSET TLB命令を発行した場合、中
央処理装置200は命令の実行を抑止して(すなわち、
OSの下では実行しない)、仮想計算機モニタ110に
割り出す。この割り出しは、例えば、ゲストOSを非特
権モードで走行させ、TLB制御命令等の特権命令の実
行要求時に、仮想計算機モニタ110に対して、特権命
令例外の割込みを発生させることにより実現する。その
後、仮想計算機モニタ110は、命令のR1フィールド
およびR2フィールドが各々番号を保持する汎用レジス
タに格納されたページ仮想アドレスとページ実アドレス
の対を、ゲストTLBテーブル142に登録し、このエ
ントリのゲストVビットに1を設定する。プロテクショ
ンとしてのゲストPビットの設定はOSを対象とする設
定である。 (b)SET PROTECTION命令シミュレーシ
ョン 走行中のOSがSET PROTECTION命令を発
行した場合、中央処理装置200は命令の実行を抑止し
て、仮想計算機モニタ110に割り出す。その後、仮想
計算機モニタ110は、命令のR1フィールドが番号を
保持する汎用レジスタに格納されたページ仮想アドレス
をゲストTLBテーブル142のゲストページ仮想アド
レスのフィールドに有するエントリのゲストPビット
に、R2フィールドが番号を保持する汎用レジスタの第
0ビットの値を格納する。 (c)STORE TLB命令シミュレーション 走行中のOSがSTORE TLB命令を発行した場
合、中央処理装置200は命令の実行を抑止して、仮想
計算機モニタ110に割り出す。その後、仮想計算機モ
ニタ110は、R1フィールドが番号を保持する汎用レ
ジスタに格納されたアドレスが示すゲスト主記憶領域1
20の領域に、ゲストTLBテーブル142の全てのエ
ントリの内容(即ち、ゲストVビット、ゲストPビッ
ト、ゲストページ仮想アドレス、および、ゲストページ
実アドレスの対)を格納するとともに、R2フィールド
が番号を保持する汎用レジスタに、ゲスト主記憶領域1
20に格納したゲストTLBテーブル142のエントリ
数を格納する。 (d)PURGE TLB命令シミュレーション 走行中のOSがPURGE TLB命令を発行した場
合、中央処理装置200は命令の実行を抑止して、仮想
計算機モニタ110に割り出す。その後、仮想計算機モ
ニタ110は、ゲストTLBテーブル142の全てのエ
ントリのゲストVビットおよびゲストPビットに0を設
定し、全てのエントリを無効化する。
【0018】4.第1ホストTLBテーブル144およ
び第2ホストTLBテーブル146の設定方法 第1ホストTLBテーブル144は、非アドレス変換モ
ードのOSを起動するときに仮想計算機モニタ110が
用いるテーブルであり、第2ホストTLBテーブル14
6は、アドレス変換モードのOSを起動するときに仮想
計算機モニタ110が用いるテーブルである。図3に示
したように、第1ホストTLBテーブル144は、ホス
トVビット、ホストPビット、ゲストページ実アドレ
ス、および、ホストページ実アドレスのフィールドから
構成される。また、第2ホストTLBテーブル146
は、ホストVビット、ホストPビット、ゲストPビッ
ト、ゲストページ仮想アドレス、および、ホストページ
実アドレスのフィールドから構成される。仮想計算機モ
ニタ110は、第1ホストTLBテーブル144および
第2ホストTLBテーブル146を、下記のように設定
する。ただし、第1ホストTLBテーブル144および
第2ホストTLBテーブル146のエントリ数は、TL
B220のエントリ数と、一致するものとする。
【0019】(a)第1ホストTLBテーブル144 第1ホストTLBテーブル144は、OSが非アドレス
変換モードのときに、TLB220に設定するアドレス
変換情報を保持する。このため、図1のVM−2のよう
に、ゲスト主記憶領域120−2(OSおよびOSの管
理下にあるプログラムが格納されている)がホスト主記
憶領域100上にアドレス変位αで常駐している場合、
例えば、ゲスト実アドレス0には、ホスト実アドレスα
が対応している。このため、1ページのサイズが409
6バイトのとき、ゲストページ実アドレス0には、ホス
トページ実アドレス(α/4096)が対応する。仮想
計算機モニタ110は、このようなゲスト主記憶領域1
20−2のホスト主記憶領域100における配置情報か
ら、第1ホストTLBテーブル144の、例えば144
−2の、ホストVビット、ゲストページ実アドレス、お
よび、ホストページ実アドレスの各エントリを図3の
(b)に示すように作成する。また、図1の場合、ゲス
ト主記憶領域120−1はホスト主記憶領域100上に
アドレス変位0で常駐しているのでゲストページ実アド
レスとホストページ実アドレスは等しい。そこで、仮想
計算機モニタ110は、変位αが0であるゲスト主記憶
領域120−1のホスト主記憶領域100における配置
情報から、第1ホストTLBテーブル144の、例えば
144−1の、ホストVビット、ゲストページ実アドレ
ス、および、ホストページ実アドレスの各エントリを作
成する(図示なし)。この作成は、VM生成後に行なわ
れる。また、テーブル上のアドレスはOSおよびOSの
管理下にあるプログラムが格納されているアドレスであ
る。第1ホストTLBテーブル144内のホストPビッ
トの設定方法については、(c)で述べる。
【0020】(b)第2ホストTLBテーブル146 第2ホストTLBテーブル146は、OSがアドレス変
換モードのときに、TLB220に設定するアドレス変
換情報を保持する。即ち、ゲストページ仮想アドレスか
らホストページ実アドレスへのアドレス変換情報を保持
する。このため、図1のVM−2のように、ゲスト主記
憶領域120−2がホスト主記憶領域100上にアドレ
ス変位αで常駐しており、図3のゲストTLBテーブル
142のようにゲストページ仮想アドレスγ1にゲスト
ページ実アドレスδ1がマッピングされている場合、ゲ
ストページ仮想アドレスγ1には、ホストページ実アド
レスδ1+(α/4096)が対応している。仮想計算
機モニタ110は、このようにゲスト仮想空間130−
2(OSおよびOSの管理下にあるプログラムが格納さ
れている)のゲスト主記憶領域120−2へのマッピン
グ情報と、ゲスト主記憶領域120−2のホスト主記憶
領域100における配置情報とを組み合わせて、第2ホ
ストTLBテーブル146の、例えば146−2のホス
トVビット、ゲストページ仮想アドレス、および、ホス
トページ実アドレスの各エントリを図3の(c)のよう
に作成する。また、図1のVM−1の場合、ゲスト主記
憶領域120−1がホスト主記憶領域100上にアドレ
ス変位0で常駐している。そこで、仮想計算機モニタ1
10は、このようにゲスト仮想空間130−1のゲスト
主記憶領域120−1へのマッピング情報と、変位αが
0であるゲスト主記憶領域120−1のホスト主記憶領
域100における配置情報とを組み合わせて、第2ホス
トTLBテーブル146の、例えば146−1のホスト
Vビット、ゲストページ仮想アドレス、および、ホスト
ページ実アドレスの各エントリを作成する(図示な
し)。
【0021】この作成は、図3の(a)に示すゲストT
LBテーブル142の生成後に行なわれる。また、テー
ブル上のアドレスはOSおよびOSの管理下にあるプロ
グラムが格納されているアドレスである。
【0022】ただし、ゲストTLBテーブル142のエ
ントリのゲストページ実アドレスが、このOSのゲスト
主記憶領域120のサイズよりも大きい場合には、第2
ホストTLBテーブル146の対応するエントリのホス
トページ実アドレスには不当なホストページ実アドレス
を設定する。例えば、VM−2において、図3のゲスト
TLBテーブル142が示すように、ゲストページ仮想
アドレスγ4に対応付けられたゲストページ実アドレス
δ4がVM−2のゲスト主記憶領域120−2のページ
サイズである(β−α)/4096よりも大きい場合に
は、ゲストページ仮想アドレスγ4には、不当なホスト
実アドレス(例えば、X’FFFFF’)を対応付け
る。これは、OS動作中に、他のOSや仮想計算機モニ
タ110の領域を破壊しないようにするためである。ま
た、ゲストTLBテーブル142のゲストPビットの値
を、第2ホストTLBテーブル146の対応するエント
リのゲストPビットに設定する。第2ホストTLBテー
ブル146内のホストPビットの設定方法については、
(c)で述べる。
【0023】(c)ホストPビットの設定 プロテクションとしてのホストPビットの設定は仮想計
算機モニタ110を対象とする設定である。図4は、ゲ
スト主記憶領域120およびゲスト仮想空間130にプ
ロテクションを設定するための‘PROTECT’コマ
ンドの仕様と使用例を示している。図4の(a)におい
て、オペランドGR(ゲストリアル)は、ゲスト主記憶
領域120へのプロテクションの設定要求を示し、オペ
ランドGV(ゲストバーチュアル)は、ゲスト仮想空間
130へのプロテクションの設定要求を示す。開始ペー
ジアドレスおよび終了ページアドレスは、それぞれ、プ
ロテクションを設定する領域の開始ページアドレスおよ
び終了ページアドレスを示す。また、仮想計算機識別子
は、対象とする仮想計算機を示す。ホストPビットの設
定要求は、処理の実行中に特定の領域にアクセスが行な
われたときOSのカーネル部分を止めたいと、仮想計算
機のユーザが意図するとき、ユーザがオペランドGR或
いはオペランドGVを持つコマンドをコンソールから入
力することにより行なわれる。例えば、図4(b)に示
したコマンドは、仮想計算機−2のゲストページ実アド
レス0と1の領域にプロテクションを設定する要求を示
している。このコマンドを実行すると、仮想計算機モニ
タ110は、仮想計算機−2のゲストページ実アドレス
0と1の領域に対応する第1ホストTLBテーブル14
4−2の第0エントリと第1エントリのホストPビット
に1を設定する。
【0024】また、図4(c)に示すコマンドは、仮想
計算機−2のゲストページ仮想アドレスγ2の領域にプ
ロテクションを設定する要求を示している。このコマン
ドを実行すると、仮想計算機モニタ110は、仮想計算
機−2のゲストページ仮想アドレスγ2に対応する第2
ホストTLBテーブル146−2のエントリのホストP
ビットに1を設定する。
【0025】5.TLBの制御方法 図5は、仮想計算機モニタ110によるTLB220の
制御方法のフローチャートである。仮想計算機モニタ1
10は、まず、次に走行させるOSを選択する(ステッ
プ5000)。そして、この選択したOSが、アドレス
変換モードか否かを、このOSの状態記述子148内の
アドレス変換モードビット(T)が1か否かによって判
定する(ステップ5005)。判定の結果、OSがアド
レス変換モードの場合、第2ホストTLBテーブル14
6に保持されたゲストページ仮想アドレスからホストペ
ージ実アドレスへのアドレス変換情報を、SET TL
B命令を発行する(エントリの数だけ発行する)ことに
よってTLB220に設定する(ステップ5010、な
お、SET TLB命令を発行する前に、事前に第2ホ
ストTLBテーブル146の必要な内容を汎用レジスタ
にコピーしておく)。次に、仮想計算機モニタ110
は、ゲスト仮想空間130へのアクセス保護の要求があ
るか否かを、第2ホストTLBテーブル146のホスト
PビットあるいはゲストPビットが1のエントリがある
か否かによって判定する(ステップ5015)。ホスト
PビットあるいはゲストPビットが1のエントリがある
ならば、SETPROTECTION命令を発行するこ
とにより、TLB220の対応するエントリのPビット
に1(保護)を設定する(ステップ5020、SET
PROTECTION命令を発行する前に、事前に第2
ホストTLBテーブル146の必要な内容を汎用レジス
タにコピーしておく)。
【0026】一方、OSが非アドレス変換モードの場
合、第1ホストTLBテーブル144に保持されたゲス
トページ実アドレスからホストページ実アドレスへのア
ドレス変換情報を、SET TLB命令を発行する(エ
ントリの数だけ発行する)ことによってTLB220に
設定する(ステップ5025、なお、SET TLB命
令を発行する前に、事前に第1ホストTLBテーブル1
44の必要な内容を汎用レジスタにコピーしておく)。
次に、仮想計算機モニタ110は、ゲスト主記憶領域1
20へのアクセス保護の要求があるか否かを、第1ホス
トTLBテーブル144のホストPビットが1のエント
リがあるか否かによって判定する(ステップ503
0)。ホストPビットが1のエントリがあるならば、S
ET PROTECTION命令を発行することによ
り、TLB220の対応するエントリのPビットに1
(保護)を設定する(ステップ5035、なお、SET
TLB命令を発行する前に、事前に第1ホストTLB
テーブル144の必要な内容を汎用レジスタにコピーし
ておく)。以上の処理によって、TLB220には、選
択したOSのアドレス変換情報およびプロテクション情
報が設定される。
【0027】その後、仮想計算機モニタ110は、選択
したOSを、状態記述子148の中のアドレス変換モー
ドビット(T)の値に関係無く、PSW205のアドレ
ス変換モードビット(T)に1(アドレス変換モード)
を設定して、OSを起動する(ステップ5040)。こ
の結果、OSの走行が開始され(ステップ5045)、
OS走行中は、常にTLB220によるアドレス変換が
行なわれながら、ゲストOSの命令列が実行されること
になる。その後、タイムスライスの終了や、PSW20
5内のアドレス変換モードビット(T)の値を変更する
命令をゲストOSが実行要求したり、割込みの発生等に
よりOSの走行が中断され(ステップ5050)、仮想
計算機モニタ110に制御が戻ると、仮想計算機モニタ
110は、以下の処理を行なう。
【0028】まず、仮想計算機モニタ110は、PUR
GE TLB命令により、TLB220をパージする
(ステップ5055)。そして、OS走行中断の原因が
プロテクション割込みか否かを、ホスト主記憶領域10
0の特定の領域に格納される割込みコードを解析するこ
とによって判定し(ステップ5060)、プロテクショ
ン割込みでなければ、再度ステップ5000に戻って、
OSを起動する。プロテクション割込みであれば、ホス
ト主記憶領域100の特定の領域に格納される割込み情
報により割込みを起こした命令のアドレスを特定し、ゲ
ストOSがアドレス変換モードならば命令アドレスおよ
びオペランドアドレスに対応する第2ホストTLBテー
ブル146のエントリのホストPビットが1であるか
を、また、ゲストOSが非アドレス変換モードならば、
命令アドレスおよびオペランドアドレスに対応する第1
ホストTLBテーブル144のエントリのホストPビッ
トが1であるかを判定する(ステップ5065)。この
結果、ホストPビットが1であれば、この割込みの要因
は、‘PROTECT’コマンドによるものなので、走
行していたOSを走行禁止状態にする(ステップ507
0)。これによって、OSが特定の領域にアクセスした
ときの、OSのテーブルの内容等のOSデバッグ情報
を、仮想計算機のユーザは得ることができる。次に、ゲ
ストOSがアドレス変換モードならば、プロテクション
割込みを起こした命令アドレスおよびオペランドアドレ
スに対応する第2ホストTLBテーブル146のエント
リのゲストPビットが1であるかを判定する(ステップ
5075)。この結果、ゲストPビットが1であれば、
この割込みはゲストOSが要求したものなので、仮想計
算機モニタ110は、走行していたOSにプロテクショ
ン割込みをシミュレーションする(ステップ508
0)。以上の、プロテクション割込みの処理終了後、再
度ステップ5000に戻って、OSを起動する。
【0029】以上のようにして、本実施例によれば、T
LBを用いて効率良くOSを制御可能な仮想計算機シス
テムを提供できる。また、本実施例によれば、TLBエ
ントリの内容をOSが管理する計算機において、アドレ
ス変換モードと非アドレス変換モードを有するOSが走
行可能な仮想計算機システムを提供できる。さらに、本
実施例によれば、TLBにプロテクション機構を有する
計算機において、ゲスト仮想空間およびゲスト主記憶領
域に対してプロテクション機構を適用可能な仮想計算機
システムを提供できる。なお、本実施例では、仮想計算
機システムを構成する仮想計算機の台数は、2台とした
が、3台以上の仮想計算機を有する場合にも本発明が適
用できることは明らかであろう。また、本実施例では、
ホスト計算機を構成する中央処理装置の数は1つとした
が、いわゆる、マルチプロセッサ構成のホスト計算機に
も本発明が適用できることは明らかであろう。また、仮
想計算機システムに限らず、1台の計算機上で複数のO
Sが走行可能な類似の計算機システムに、本発明が適用
できることも明らかであろう。また、本実施例では、各
OSのゲスト仮想空間は1つとしたが、複数のゲスト仮
想空間を有するOSに対しても、本発明が適用できるこ
とは、明らかであろう。さらに、本実施例では、ゲスト
主記憶領域は、ホスト主記憶領域上に常駐するものとし
たが、ゲスト主記憶領域が仮想計算機モニタのページン
グ領域にある場合にも、本発明が適用できることも明ら
かであろう。
【0030】
【発明の効果】本発明によれば、TLBを用いて効率良
くOSを制御可能な仮想計算機システムを提供できる。
また、TLBエントリの内容をOSが管理する計算機に
おいて、アドレス変換モードと非アドレス変換モードを
有するOSが走行可能な仮想計算機システムを提供でき
る。さらに、TLBにプロテクション機構を有する計算
機において、ゲスト仮想空間およびゲスト主記憶領域に
対してプロテクション機構を適用可能な仮想計算機シス
テムを提供できる。
【図面の簡単な説明】
【図1】本発明における計算機構成の概念図である。
【図2】TLB制御命令を説明する図である。
【図3】数値を設定したゲストTLBテーブル、第1ホ
ストTLBテーブル、第2ホストTLBテーブルを示す
図である。
【図4】‘PROTECT’コマンドの仕様とコマンド
の使用例を示す図である。
【図5】TLB制御のフローチャートを示す図であ
る。。
【符号の説明】
100 ホスト主記憶領域 110 仮想計算機モニタ 120−1、120−2 ゲスト主記憶領域 130−1、130−2 ゲスト仮想空間 140−1、140−2 制御テーブル 142−1 ゲストTLBテーブル 144−1 ホスト第1TLBテーブル 146−1 ホスト第2TLBテーブル 148−1 状態記述子 200 中央処理装置 205 PSW 210 命令実行回路 215 割込み実行回路 220 TLB 225 プロテクションレジスタ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 仮想アドレスを実アドレスに変換するた
    めのアドレス変換バッファ(TLB)を中央処理装置に
    有する1台の計算機上で仮想計算機モニタの制御の下に
    1つ以上のオペレーティング・システム(OS)が走行
    する仮想計算機システムにおけるTLB制御方法であっ
    て、 走行中のOSがTLBエントリ生成を指示する命令を発
    行したとき、前記仮想計算機モニタにより該命令をシュ
    ミレーションしてホスト主記憶領域の仮想計算機モニタ
    領域に、ゲストページ仮想アドレスと、ゲスト実アドレ
    スと、ゲストプロテクションビット(ゲストPビット)
    を備えるゲストTLBテーブルを生成するステップと、 前記ホスト主記憶領域の仮想計算機モニタ領域に、前記
    OSおよびその管理下にあるプログラムの常駐領域のゲ
    スト実アドレスと、ホスト実アドレスと、ホストPビッ
    トを備える第1ホストTLBテーブルを生成するステッ
    プと、 前記ホスト主記憶領域の仮想計算機モニタ領域に、前記
    ゲストTLBテーブルに基づき、ゲスト仮想アドレス
    と、ホスト実アドレスと、ゲストPビットと、ホストP
    ビットを備える第2ホストTLBテーブルを生成するス
    テップとを備えたことを特徴とする仮想計算機システム
    におけるTLB制御方法。
  2. 【請求項2】 請求項1記載の仮想計算機システムにお
    けるTLB制御方法において、前記ホストPビットの値
    をPビット入力用コマンドを用いて入力することを特徴
    とする仮想計算機システムにおけるTLB制御方法。
  3. 【請求項3】 請求項1記載の仮想計算機システムにお
    けるTLB制御方法において、前記第2ホストTLBテ
    ーブルを生成するとき、前記ゲストTLBテーブルのゲ
    スト仮想アドレスに対応付けたゲスト実アドレスが前記
    常駐領域外の場合、前記ゲスト仮想アドレスに不当なホ
    スト実アドレスを対応付けて前記第2ホストTLBテー
    ブルに設定するステップを備えたことを特徴とする仮想
    計算機システムにおけるTLB制御方法。
  4. 【請求項4】 請求項1記載の仮想計算機システムにお
    けるTLB制御方法において、 前記中央処理装置において走行させようとするOSがア
    ドレス変換モードか非アドレス変換モードかを判定する
    ステップと、 前記判定結果がアドレス変換モードであることに応じ
    て、前記第2ホストTLBテーブルを前記TLBに設定
    するステップと、 前記判定結果が非アドレス変換モードであることに応じ
    て、前記第1ホストTLBテーブルを前記TLBに設定
    するステップと、 前記中央処理装置にアドレス変換モードを設定して、前
    記OSを走行させるステップとを備えたことを特徴とす
    る仮想計算機システムにおけるTLB制御方法。
  5. 【請求項5】 請求項1記載の仮想計算機システムにお
    けるTLB制御方法において、 走行中のOSが、非アドレス変換モードからアドレス変
    換モードになったことに応じて、前記第2ホストTLB
    テーブルを前記TLBに設定するステップと、 走行中のOSが、アドレス変換モードから非アドレス変
    換モードになったことに応じて、前記第1ホストTLB
    テーブルを前記TLBに設定するステップと、 前記中央処理装置にアドレス変換モードを設定して、前
    記OSを走行させるステップとを備えたことを特徴とす
    る仮想計算機システムにおけるTLB制御方法。
  6. 【請求項6】 請求項4または請求項5記載の仮想計算
    機システムにおけるTLB制御方法において、 OSの走行が中断し、該中断がプロテクション割り込み
    によるとき、該プロテクション割り込みがホストPビッ
    トによるものかゲストPビットによるものかを判定する
    ステップと、 割り込みがホストPビットによるものであることに応じ
    て、走行していたOSを走行禁止状態にするステップ
    と、 割り込みがゲストPビットによるものであることに応じ
    て、走行していたOSにプロテクション割り込みをシミ
    ュレーションするステップとを備えたことを特徴とする
    仮想計算機システムにおけるTLB制御方法。
JP5145723A 1993-05-25 1993-05-25 仮想計算機システムにおけるtlb制御方法 Pending JPH06332803A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5145723A JPH06332803A (ja) 1993-05-25 1993-05-25 仮想計算機システムにおけるtlb制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5145723A JPH06332803A (ja) 1993-05-25 1993-05-25 仮想計算機システムにおけるtlb制御方法

Publications (1)

Publication Number Publication Date
JPH06332803A true JPH06332803A (ja) 1994-12-02

Family

ID=15391648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5145723A Pending JPH06332803A (ja) 1993-05-25 1993-05-25 仮想計算機システムにおけるtlb制御方法

Country Status (1)

Country Link
JP (1) JPH06332803A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004537786A (ja) * 2001-06-08 2004-12-16 ヒューレット・パッカード・カンパニー オペレーティングシステムおよびカスタマイズされた制御プログラムとインタフェースする安全なマシンプラットフォーム
JP2007122305A (ja) * 2005-10-27 2007-05-17 Hitachi Ltd 仮想計算機システム
JP2011008805A (ja) * 2004-07-30 2011-01-13 Intel Corp アーキテクチャイベントの間のプロセッサリソースの保持
JP2015515057A (ja) * 2012-03-28 2015-05-21 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation ハイブリッド・アドレス変換のためのシステム、方法、およびコンピュータ・プログラム(ハイブリッド・アドレス変換)
CN106133682A (zh) * 2014-03-18 2016-11-16 国际商业机器公司 用于能在多种架构中初始化的控制实用工具的公用引导序列
US10545772B2 (en) 2014-03-18 2020-01-28 International Business Machines Corporation Architectural mode configuration
US10747583B2 (en) 2014-03-18 2020-08-18 International Business Machines Corporation Managing processing associated with selected architectural facilities

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004537786A (ja) * 2001-06-08 2004-12-16 ヒューレット・パッカード・カンパニー オペレーティングシステムおよびカスタマイズされた制御プログラムとインタフェースする安全なマシンプラットフォーム
US9164918B2 (en) 2004-07-30 2015-10-20 Intel Corporation Maintaining processor resources during architectural events
US10303620B2 (en) 2004-07-30 2019-05-28 Intel Corporation Maintaining processor resources during architectural events
JP2011023017A (ja) * 2004-07-30 2011-02-03 Intel Corp アーキテクチャイベントの間のプロセッサリソースの保持
JP2013145599A (ja) * 2004-07-30 2013-07-25 Intel Corp アーキテクチャイベントの間のプロセッサリソースの保持
US8543793B2 (en) 2004-07-30 2013-09-24 Intel Corporation Maintaining processor resources during architectural events
US8788790B2 (en) 2004-07-30 2014-07-22 Intel Corporation Maintaining processor resources during architectural events
US8806172B2 (en) 2004-07-30 2014-08-12 Intel Corporation Maintaining processor resources during architectural evens
US9164901B2 (en) 2004-07-30 2015-10-20 Intel Corporation Maintaining processor resources during architectural events
US9086958B2 (en) 2004-07-30 2015-07-21 Intel Corporation Maintaining processor resources during architectural events
US9152561B2 (en) 2004-07-30 2015-10-06 Intel Corporation Maintaining processor resources during architectural events
US10740249B2 (en) 2004-07-30 2020-08-11 Intel Corporation Maintaining processor resources during architectural events
JP2011008805A (ja) * 2004-07-30 2011-01-13 Intel Corp アーキテクチャイベントの間のプロセッサリソースの保持
US9996475B2 (en) 2004-07-30 2018-06-12 Intel Corporation Maintaining processor resources during architectural events
US9507730B2 (en) 2004-07-30 2016-11-29 Intel Corporation Maintaining processor resources during architectural events
JP2007122305A (ja) * 2005-10-27 2007-05-17 Hitachi Ltd 仮想計算機システム
JP2015515057A (ja) * 2012-03-28 2015-05-21 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation ハイブリッド・アドレス変換のためのシステム、方法、およびコンピュータ・プログラム(ハイブリッド・アドレス変換)
CN106133682A (zh) * 2014-03-18 2016-11-16 国际商业机器公司 用于能在多种架构中初始化的控制实用工具的公用引导序列
CN106133682B (zh) * 2014-03-18 2019-04-09 国际商业机器公司 用于能在多种架构中初始化的控制实用工具的公用引导序列
US10747582B2 (en) 2014-03-18 2020-08-18 International Business Machines Corporation Managing processing associated with selected architectural facilities
US10545772B2 (en) 2014-03-18 2020-01-28 International Business Machines Corporation Architectural mode configuration
US10552175B2 (en) 2014-03-18 2020-02-04 International Business Machines Corporation Architectural mode configuration
US11029974B2 (en) 2014-03-18 2021-06-08 International Business Machines Corporation Architectural mode configuration
US10747583B2 (en) 2014-03-18 2020-08-18 International Business Machines Corporation Managing processing associated with selected architectural facilities
US11023256B2 (en) 2014-03-18 2021-06-01 International Business Machines Corporation Architectural mode configuration

Similar Documents

Publication Publication Date Title
CA1304166C (en) Software emulation of bank-switched memory using a virtual dos monitorand paged memory management
US4779188A (en) Selective guest system purge control
JP5812245B2 (ja) ページング可能ゲストをサポートするコンピューティング環境のストレージの管理を容易にするためのコンピュータ可読プログラム・コード・ロジック、方法、およびシステム
US8127098B1 (en) Virtualization of real mode execution
US8380907B2 (en) Method, system and computer program product for providing filtering of GUEST2 quiesce requests
US7783838B1 (en) Maintaining coherency of derived data in a computer system
US7376949B2 (en) Resource allocation and protection in a multi-virtual environment
US7330942B2 (en) Method for efficient virtualization of physical memory in a virtual-machine monitor
US4792895A (en) Instruction processing in higher level virtual machines by a real machine
TWI835856B (zh) 用於範圍檢查指令的裝置、方法、電腦程式和電腦可讀儲存媒體
US5852738A (en) Method and apparatus for dynamically controlling address space allocation
JP3268310B2 (ja) メモリ管理方法
US8332614B2 (en) System, method and computer program product for providing a programmable quiesce filtering register
US20100223447A1 (en) Translate and Verify Instruction for a Processor
JPH04247528A (ja) データ空間への共通アクセス装置及び方法
JP2006526203A (ja) ストレージの無効化、バッファ・エントリの消去
US20020046305A1 (en) Method for effective binary translation between different instruction sets using emulated supervisor flag and multiple page tables
WO2009001153A1 (en) Memory protection unit in a virtual processing environment
JP2007183952A (ja) ゲストがメモリ変換されたデバイスにアクセスする方法及び装置
US20060070065A1 (en) Memory support for heterogeneous virtual machine guests
JPH06231043A (ja) 仮想記憶システムにおけるデータ転送装置及びその方法
JPS6248258B2 (ja)
EP0145960B1 (en) Selective guest system purge control
US20090216995A1 (en) System, method and computer program product for providing quiesce filtering for shared memory
JP2022505011A (ja) メモリ・アクセスを制御するための装置及び方法