JPH06231043A - 仮想記憶システムにおけるデータ転送装置及びその方法 - Google Patents

仮想記憶システムにおけるデータ転送装置及びその方法

Info

Publication number
JPH06231043A
JPH06231043A JP5293576A JP29357693A JPH06231043A JP H06231043 A JPH06231043 A JP H06231043A JP 5293576 A JP5293576 A JP 5293576A JP 29357693 A JP29357693 A JP 29357693A JP H06231043 A JPH06231043 A JP H06231043A
Authority
JP
Japan
Prior art keywords
data
processor
transfer
common memory
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5293576A
Other languages
English (en)
Other versions
JP2863693B2 (ja
Inventor
Virgil A Albaugh
バージル・アンソニー・アルボー
John S Muhich
ジョン・ステファン・ムヒク
Edward John Silha
エドワード・ジョン・シルハ
Michael T Vanover
マイケル・テレル・バノーバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06231043A publication Critical patent/JPH06231043A/ja
Application granted granted Critical
Publication of JP2863693B2 publication Critical patent/JP2863693B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】 仮想記憶システムにおけるデータ転送のため
の装置及び方法を提供すること。 【構成】 第１の装置と共通メモリの割当て部分との間
のデータ転送を管理する方法が、共通メモリの割当て部
分の再割当て要求を第２の装置から受信するステップ
と、要求された再割当ての拒否を第１の装置から受信す
るステップと、再割当て要求を遅延させるステップとを
含む。さらに、周辺装置と仮想記憶システムにおける共
通メモリとの間のデータ転送方法が、共通メモリの割当
て部分と共にデータを転送することを周辺装置に対して
命令するステップと、共通メモリの割当て部分の再割当
てを要求するステップと、命令されたデータ転送に応答
して要求された再割当ての拒否を周辺装置から受信する
ステップとを含む。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、広くは仮想記憶に関
し、特に仮想記憶システム内におけるデータ転送に関す
るものである。
【０００２】
【従来の技術】仮想記憶システムにおいては、１または
それ以上のプロセッサが、１またはそれ以上の制御装置
または他の装置と組み合わされた共通メモリを共用する
場合がある。プロセッサは制御装置にデータを転送する
命令を送り且つそのデータの記憶場所のアドレスを送る
ことによって、プロセッサが継続的に介在することな
く、制御装置が共通メモリに直接アクセスすることを要
求したりする。装置による共通メモリへのこのような遠
隔アクセスを、直接メモリアクセス（ＤＭＡ）と云う。
従来技術においては、プロセッサが仮想記憶管理機構に
対して、装置がアクセスするメモリを変えることを固定
するようまたは妨げるように要求することは普通のこと
であり、それによって、その装置によるＤＭＡプロセス
が完了する前にそのプロセッサまたは他のプロセッサが
そのデータの再割当てをすることを防ぐことができる。
このことは、ピニング（pinning）と呼ばれるプロセス
において共通メモリ内のアクセスされるメモリの記述を
与えることにより実現される。データがピニングされる
と、仮想記憶管理機構への別の呼出しによりピニングを
解かれるまでそのデータは仮想記憶管理機構による再割
当てを受けない。
【０００３】
【発明が解決しようとする課題】しかしながら、仮想記
憶管理機構へのそのような呼出しは、多数のコンテキス
ト切換え及び数百もの命令の実行を必要とし、データ処
理システム全体のデータの処理速度が低下したりするた
め、非常に時間を消耗する。加えて、メモリのピニング
は、装置によって実行されているＤＭＡと共通メモリに
データを再割当てしようとする仮想記憶管理機構の必要
度との間において、どの様な優先権も認めない。
【０００４】
【課題を解決するための手段】本発明は、第１の装置と
共通メモリの割当て部分との間のデータ転送を管理する
方法を提供し、第２の装置からの共通メモリの割当て部
分の再割当て要求を受信するステップと、第１の装置か
ら、要求された再割当てに対する拒否を受信するステッ
プと、その再割当て要求を遅らせるステップとを含む。
さらに本発明は、周辺装置と仮想記憶システム内の共通
メモリとの間でデータを転送する方法を提供し、周辺装
置に対し共通メモリの割当て部分と共にデータを転送す
るように命令するステップと、共通メモリの割当て部分
の再割当てを要求するステップと、命令されたデータ転
送に応答する周辺装置から、要求された再割当てに対す
る拒否を受信するステップとを含む。さらに本発明は、
周辺装置と仮想記憶システム内の共通メモリとの間でデ
ータ転送する装置を提供し、周辺装置に対し共通メモリ
の割当て部分と共にデータを転送するように命令する装
置と、共通メモリの割当て部分の再割当てを要求する装
置と、命令されたデータ転送に応答する周辺装置から、
要求された再割当てに対する拒否を受信する装置とを含
む。
【０００５】
【実施例】図１は、本発明の好適な実施例に用いられる
典型的なデジタルコンピュータ１００のブロック図であ
る。このコンピュータは、主メモリ１２０に接続された
主プロセッサ複合体１１０、入力装置１３０及び出力装
置１４０を有する。主プロセッサ複合体１１０は、単一
のプロセッサかまたは互いに結合した複数のプロセッサ
を備えている。入力装置１３０は、キーボード、マウ
ス、タブレットまたは他の形式の入力装置を備える。出
力装置１４０は、テキストモニタ、プロッタまたは他の
形式の出力装置を備える。主プロセッサ複合体１１０は
さらに、グラフィクス・アダプタ２００、バス・インタ
ーフェース２１０、ネットワーク・インターフェース２
２０及びシステムバス１６０上の他の周辺装置等の、い
くつかの制御装置やアダプタや他の周辺装置へも接続さ
れている。制御装置は、典型的にはシステムバス上に設
置された装置やアダプタであり、（例えばデータ転送等
において）プロセッサから独立して動作することが可能
である。主プロセッサ複合体はさらに、システムバスに
設置された制御装置を介して他の周辺装置へ接続するこ
とができる。例えば、システムバス１６０、バス・イン
ターフェース２１０及びバス２１８を通って主プロセッ
サ複合体をハードディスク２１９や他の周辺装置へ接続
することができる。さらに主プロセッサ複合体は、グラ
フィクス・アダプタ２００を介してグラフィクス表示装
置等のグラフィクス出力装置２０９へ接続することもで
きる。グラフィクス・アダプタ２００は、システムバス
１６０上の主プロセッサ１１０からグラフィクスに関す
る命令を受信する。その後、グラフィクス・アダプタは
それらの命令を実行し、その出力をグラフィクス出力装
置２０５へ表示する。
【０００６】図２は、図１を参照して記述したデジタル
コンピュータの一部のより詳細なブロック図であり、本
発明の好適な実施例による共通主メモリを使用するマル
チプロセッサ・データ処理システムを示している。デー
タ処理システム１００は、主プロセッサ複合体１１０の
中にプロセッサ３００、３１０及び３２０を備えてい
る。好適例における主プロセッサ複合体は、共通のオペ
レーティング・システムを共用する少なくとも１つのプ
ロセッサを備えている。さらに別のプロセッサをこの構
成に追加することもできる。プロセッサは、共通主メモ
リ１２０、グラフィクス・アダプタ２００、ネットワー
ク・インターフェース２２０及びバス・インターフェー
ス２１０へシステムバス１６０によって接続されてい
る。それぞれのプロセッサは、種々のメモリ管理機能を
処理するために専用のメモリ管理ユニット（ＭＭＵ）３
０１、３１１及び３２１を備えている。好適例における
それぞれのＭＭＵは、仮想記憶変換を処理するために変
換索引バッファ（ＴＬＢ）３０２、３１２及び３２２並
びに専用のセグメント・レジスタの組３０４、３１４及
び３２４を備えている。他の実施例においては、仮想記
憶変換または他のメモリ管理機能を実行するために他の
機構を用いることもできる。セグメント・レジスタは、
有効アドレスの仮想アドレスへの変換のための好適例に
おけるシステム・エントリを含む。好適例においては１
６個のセグメント・レジスタがあり、それらは有効アド
レスの４ビットにより参照される。変換索引バッファ
は、仮想アドレスを実際のアドレスへ効率的に変換する
ために、最近使用されたページ表のエントリのキャッシ
ュを可能にする。好適例においては、各プロセッサに付
いて約１２８乃至２５６のＴＬＢエントリがある。さら
にそれぞれのプロセッサは、仮想記憶転送を処理するた
めに専用の外部アクセス・レジスタ（ＥＡＲ）３０６、
３１６及び３２６並びに専用の汎用レジスタ（ＧＰＲ）
の組３０８、３１８及び３２８を備え、命令を実行する
ために少なくとも１つの実効ユニット３０９、３１９及
び３２９を備えている。ＧＰＲは、プロセッサによる他
の機能のために使用してもよい。これらのレジスタの使
用に関しては、以下に詳細に述べる。
【０００７】共通主メモリ１２０は、仮想アドレスを実
アドレスに変換するために、エントリ３５５Ａから３５
５Ｎを持つページ表３５０を有する。好適例におけるこ
れらのエントリは、８ビットまたは２ワードの幅を持
つ。前記のＭＭＵ内のＴＬＢは、ページ表のキャッシュ
である。共通主メモリに記憶されたページの例は、ペー
ジＸ及びページＹである。ページ表のエントリは、プロ
セッサ及び／または制御装置が使用するページに付い
て、仮想ページ・アドレスを有効ページ・アドレスに対
応付ける。使用されない有効ページに対するエントリ
は、無効とマークされるので、仮想アドレスを用いるプ
ログラムはそのページにアクセスできない。
【０００８】システムバス上に設置されたいくつかの制
御装置は、仮想記憶転送のために、転送制御／状態レジ
スタ（ＴＣＲ）２０２、２１２及び２２２並びに任意に
設けたカウンタ（ＣＴＲ）２０４、２１４及び２２４を
有する。これらのレジスタの使用に関しては、以下に詳
細に述べる。
【０００９】図３は、好適例におけるページ表のエント
リを示している。各ページ表エントリは、１つの仮想ア
ドレス・ページ番号を１つの実アドレス・ページ番号に
対応付ける。第１ワードのカラム０は、そのエントリが
有効であるか否かを示す有効性ビットである。このビッ
トを１（エントリ有効）から０（エントリ無効）へ変え
ることによりエントリを無効にすることができる。第１
ワードのカラム１乃至２４は仮想セグメント識別子（Ｖ
ＳＩＤ）であり、セグメント・レジスタ内にある２４ビ
ットの識別子で有効アドレスから仮想アドレスを作るた
めに使用される。第１ワードのカラム２５は、ハッシュ
関数識別子である。第１ワードのカラム２６乃至３１
は、省略されたページ索引である。ハッシュ関数識別子
及び省略ページ索引は、ページ表エントリのグループを
選択するハッシュ機能で用いられる。第２ワードのカラ
ム０乃至１９は、実アドレスを作るために使用される実
アドレス・ページ番号である。第２ワードのカラム２０
乃至２２及び２８乃至２９は、将来使用するためにある
いは他の特性のためにとっておく。カラム２３は、プロ
セッサまたは装置がこのページを参照していることを示
すために使用される参照ビットである。第２ワードのカ
ラム２４は、あるプロセッサまたは装置が、このページ
のある情報を変えたことを示すために使用される変更ビ
ットである。第２ワードのカラム２５乃至２７は、その
ページがライトスルー、キャッシュ禁止、広域アクセス
可能または他の必要とされるキャッシュ制御機能である
か否かを示すために使用されるキャッシュ制御である。
カラム３０乃至３１は、そのページがプロセッサにより
実行されているプログラムによって読取り可能、書込み
可能、変更され、または参照されるかどうかを示すため
に使用されるページ保護及びデータ整合ビットである。
別の実施例においては、他のページ保護及びデータ整合
機構を用いることもできる。
【００１０】図４は、好適例において３２ビットの有効
アドレスを５２ビットの仮想アドレスに変換し、その後
３２ビットの実アドレスに変換する方法を示している。
有効アドレスから実アドレスへの変換は、好適にはＭＭ
Ｕにより実行される。データの有効アドレスは、プロセ
ッサ内のソフトウェアにより普通に利用される。データ
の実アドレスは、プロセッサと装置との間の通信におい
て利用される。データの実アドレスはまた、共通主メモ
リ内であれ記憶装置内であれ、実メモリからのデータに
アクセスするために利用される。有効アドレスは、セグ
メント・レジスタと呼ばれる上位の４ビット、１６ビッ
トのページ参照及び１２ビットのバイト参照を含む。４
ビットのセグメント・レジスタ参照ビットは、１６個の
エントリ・セグメント・レジスタをアドレス指定するた
めに使用され、そのアドレス指定されたセグメント・レ
ジスタから２４ビットの仮想セグメントＩＤが得られ
る。その後、そのセグメント・レジスタからの２４ビッ
トの仮想セグメントＩＤは、１６ビットのページ参照及
び１２ビットのバイト参照と連結されて、５２ビットの
仮想アドレスが得られる。その後、５２ビットの仮想ア
ドレスは、２４ビットの仮想セグメントＩＤと１６ビッ
トのページ参照を連結して４０ビットのページ表索引値
をつくることによって、３２ビットの実アドレスに変換
することができる。その後、このページ表索引値は、変
換索引バッファ（ＴＬＢ）もしくは共通メモリ内のペー
ジ表のいずれかから実ページ番号を得るために使用され
る。この結果、２０ビットの実ページ番号が１２ビット
のバイト参照と連結されて、必要とする３２ビットの実
アドレスが作られる。
【００１１】図５は、本発明の好適例において有効アド
レスを実アドレスに変換する方法を示した流れ図であ
る。第１のステップ４００では、図２のプロセッサ３０
０等のプロセッサが、３２ビットの有効アドレスの上位
の４ビットを利用して専用の１６個のエントリ・セグメ
ント・レジスタ３０４を読取ることにより、２４ビット
の仮想セグメントＩＤを得る。ステップ４１０では、プ
ロセッサが２４ビットの仮想セグメントＩＤを１６ビッ
トのページ参照と連結して、４０ビットのページ表索引
値を得る。ステップ４２０では、得られた４０ビットの
ページ表索引値をハッシングすることにより、ページ表
エントリの３２ビットの実アドレスを得る。ステップ４
３０ではプロセッサ３００が、そのページ表エントリが
そのプロセッサ専用の変換索引バッファ（ＴＬＢ）３０
２内にあるか否かを判断する。そのページ表エントリが
あった場合は、ステップ４４０でそのプロセッサ専用の
ＴＬＢ３０２内のエントリを探し出して２０ビットの実
ページ番号を得る。そしてステップ４６０において、そ
の実ページ番号が１２ビットのバイト参照と連結され
て、３２ビットの実アドレスが得られる。もしステップ
４３０においてページ表参照がプロセッサ専用の変換索
引バッファ内になかった場合、ステップ４５０において
プロセッサは共通主メモリ内のページ表を読取ることに
より必要とする実ページ番号を得る。そして処理は、ス
テップ４６０へ続く。
【００１２】本発明の好適例においては、システムバス
上のプロセッサと装置との間でデータを転送するために
データ転送命令がプロセッサ内で用いられ、データ転送
を開始する。図６は、共通主メモリからシステムバス上
の装置へデータ転送を開始するためにプロセッサで使用
される「ＬＯＡＤ」命令による転送を示している。図７
は、システムバス上の装置から共通主メモリへデータ転
送を開始するためにプロセッサで使用される「ＳＴＯＲ
Ｅ」命令による転送を示している。
【００１３】図６を参照すると、「ＬＯＡＤ」命令によ
る転送は、カラム０乃至５の基本的なｏｐ（オペレーシ
ョン）コード及びカラム２１乃至３０の拡張ｏｐコード
を含む。これは好適例において使用されるｏｐコード機
構であるが、他の例においては別のｏｐコードを使用す
ることもできる。命令のカラム１１乃至１５及び１６乃
至２０は、プロセッサの汎用レジスタ内のレジスタＲＡ
及びＲＢに関連する。レジスタＲＡ及びＲＢの内容は、
メモリ内の位置の有効アドレスを計算するために使用さ
れ、制御装置はそこから指定された量のデータを転送す
る。好適例によればそのメモリ位置の有効アドレスは、
レジスタＲＡの値が０でない場合、レジスタＲＡ内の値
とレジスタＲＢ内の値を足したものである。ＲＡが０の
場合（即ち、１乃至３１に等しくない）、メモリ位置の
有効アドレスはレジスタＲＢ内の値に等しい。もちろ
ん、他の実施例においては有効アドレスを作るために別
の機構を用いることができる。有効アドレスが決定され
ると、プロセッサが上記の手順を用いて対応する実アド
レスを決定できる。プロセッサは、前記のように計算さ
れた実アドレスをシステムバス上の制御装置へ送り、そ
の代わりに、制御装置から３２ビットのオペランドを受
信する。このオペランドは、命令のカラム６乃至１０の
目標（ＲＴ）フィールドにより指定されたＧＰＲ内に置
かれる。ビット３１は、将来使用するためにとってお
く。
【００１４】図７を参照すると、共通メモリへの転送す
る「ＳＴＯＲＥ］命令は、カラム０乃至５の基本的なｏ
ｐコード及びカラム２１乃至３０の拡張ｏｐコードを含
む。これは好適例において使用されるｏｐコード機構で
あるが、他の例においては別のｏｐコードを使用するこ
ともできる。命令のカラム１１乃至１５及び１６乃至２
０は、プロセッサの汎用レジスタ内のレジスタＲＡ及び
ＲＢに関連する。レジスタＲＡ及びＲＢの内容は、メモ
リ内の位置の有効アドレスを計算するために使用され、
制御装置はそこへ指定された量のデータを転送する。好
適例によればそのメモリ位置の有効アドレスは、レジス
タＲＡの値が０でない場合、レジスタＲＡ内の値とレジ
スタＲＢ内の値を足したものである。ＲＡが０の場合
（即ち、１乃至３１に等しくない）、メモリ位置の有効
アドレスはレジスタＲＢ内の値に等しい。もちろん、他
の実施例においては有効アドレスを作るために別の機構
を用いることができる。有効アドレスが決定されると、
プロセッサが上記の手順を用いて対応する実アドレスを
決定できる。プロセッサは、前記のように計算された実
アドレスを、命令のカラム６乃至１０のソース（ＲＳ）
フィールドにより指定されたＲＳレジスタの内容と共に
制御装置へ送る。ビット３１は、将来使用するためにと
っておく。
【００１５】図８及び図９は、仮想データ転送を実行す
る場合に、好適例において使用される外部アクセス・レ
ジスタ（ＥＡＲ）及び転送制御／状態レジスタ（ＴＣ
Ｒ）を示している。ＥＡＲは特定のプロセッサに関係
し、ＴＣＲは特定の制御装置と関係している。
【００１６】図８は、各プロセッサが作り、ソフトウェ
アにより設定されるＥＡＲであり、いずれの制御装置が
その特定のプロセッサにより実行された転送命令を受け
入れるかを示す。カラム２６乃至３１には、システムバ
ス上のいずれの装置がそのデータ転送を受け入れるかを
識別するための資源識別子（ＲＩＤ）が記憶されてい
る。各制御装置は独自のＲＩＤを持っており、そのＲＩ
Ｄがシステムバス上に提示されたとき命令を受信する。
複数のＲＩＤを認識させることにより複数のプロセッサ
を同時にサポートする制御装置を設けることが可能であ
る。その場合、その制御装置を用いるそれぞれのプロセ
ッサが、独自のＲＩＤを用いてその制御装置と通信する
ことにより、その制御装置が異なるプロセッサにより使
用される複数のチャネルを有しているかのような効果を
創出するであろう。その制御装置により認識される各Ｒ
ＩＤは、各ＲＩＤに結び付いた別々のＴＣＲを持たなけ
ればならない。しかしながら、あるプロセッサが特定の
装置にはアクセスする必要がない場合やＲＩＤの数が少
ない場合は、よくあることである。さらに、あるプロセ
ッサがある装置に対し、様々な使用に応じて時により複
数のＲＩＤを用いる場合もある。カラム１は、現在実行
しているプロセスがデータ転送命令を実効可能であるか
否かを示すイネーブル・ビットである。このイネーブル
機構は、実行されるプロセスによる装置へのアクセスを
直列化するために有用である。
【００１７】図９は、データ転送に用いられる装置の制
御／状態情報を含むＴＣＲを示している。ＴＣＲの内容
は、ＲＴにより指定されるプロセッサが「ＬＯＡＤ」命
令による転送を実行したとき、そのプロセッサ内のＧＰ
Ｒに転送される。カラム０乃至７は、転送されているデ
ータの有効アドレスのビット１２乃至１９を含む。後に
図１０乃至図１３を参照して詳細に述べるように、この
データは、プロセッサが共通主メモリ内の転送されるデ
ータを変えることを防ぐために用いられることになる。
カラム８乃至１１には、そのデータに対してどの様な操
作を行うべきかを示す命令が含まれている（例えば、圧
縮せよ、グラフィクス表示装置上のオブジェクトを描
け、等である）。カラム１２は、先の転送に対する例外
が生じたか否かを示す例外ビットを含む。そのような例
外の例としては、ＴＬＢ同期、プロセス切換え、または
ページ交差があり、それらに関しては以下に詳細に述べ
る。値０は例外が無いことを示し、値１は例外を示す。
カラム１３は、カレント転送データ命令が装置により受
信されたかあるいは拒否されたかを示す命令ワード受信
または拒否ビットを含む。カラム１４は、先に開始され
た転送が完了したか否かを示す命令完了ビットを含む。
値０は命令が完了していなかったことを示し、値１は命
令が完了したことを示す。カラム１５は、このデータ転
送に使用するメモリがピニングされたか否かを示すメモ
リ・ピニング・ビットを含む。本発明は、メモリをピニ
ングすることなくデータを転送することを可能にするに
もかかわらず、データ量の多い実時間アプリケーション
（例えばマルチメディア）や非常に大きいデータ転送
等、いくつかのデータ転送についてはメモリをピニング
することが好ましい場合もある。カラム１６乃至３１
は、データ転送命令により転送されるデータの長さもし
くは転送により残される部分の長さ示す。
【００１８】図１０は、好適例を用いるデータ転送を記
述する流れ図である。ステップ５００において、プロセ
ッサ上で実行中のプログラムがデータ転送を初期化す
る。このプロセスでは、目的とする装置に対する転送ロ
ード命令を汎用レジスタに直接ロードするかもしくは構
成する。この命令は、転送されるデータに対して行われ
る操作とこのデータの長さとを含む。次にこのプロセス
は、転送されるデータの有効アドレスの基準アドレスと
オフセットとを汎用レジスタにロードする。初期化の間
もしくは初期化に先だってこのプロセスは、オペレーテ
ィング・システムに対し、ＥＡＲにロードされた目的と
する装置についての資源識別子（ＲＩＤ）を獲得するた
めに呼出しを行う。そしてオペレーティング・システム
は、ＥＡＲに制御装置のＲＩＤをロードする際に、ＥＡ
Ｒ内のイネーブル・ビットを設定しなければならない。
その後オペレーティング・システムは、データ転送につ
いての適切な情報と共にＴＣＲを制御装置にロードす
る。
【００１９】第２のステップ５１０でプロセッサは、プ
ロセスの命令を受信し、そしてその命令がデータ転送命
令であるか否かを判断するために復号化する。データ転
送命令である場合、ここに記述したようにその命令が実
行される。ステップ５２０では、プロセッサがＥＡＲを
検査して、イネーブル・ビットが目的とする装置につい
てオンであるか否かを判断する。オンでない場合は、ス
テップ５２５においてプログラム割込みが発生する。ス
テップ５３０において、プロセッサは有効アドレスを仮
想アドレスに変換する。このことによりページ表エント
リ索引が作られ、それによってプロセッサがページ表か
らの当該ページに関連する全ての制御情報にアクセスす
る。ステップ５４０でプロセッサは、ページ表エントリ
から、ページ保護ビットを使用するページについてのペ
ージ保護を検査する（通常、このページ表エントリはＴ
ＬＢキャッシュ内に存在する）。ステップ５５０では、
共通主メモリといずれのディスク記憶装置の間において
もデータ整合性を維持するために、適切な参照及び／ま
たは変更ビットが設定される。これが「ＬＯＡＤ」命令
によるデータ転送である場合、参照ビットが未だ設定さ
れていないなら、プロセッサはページ表エントリに参照
ビットを設定する。これが「ＳＴＯＲＥ」命令によるデ
ータ転送である場合、参照ビット及び変更ビットが未だ
設定されていないなら、双方のビットがページ表エント
リに設定される。
【００２０】ステップ５６０でプロセッサは、転送され
るデータの実アドレスをＥＡＲからのＲＩＤ（これは転
送装置または制御装置を識別する）及び転送形式（これ
はその転送が「ＬＯＡＤ」命令によるものかまたは「Ｓ
ＴＯＲＥ」命令によるものかを示す）と共にバス上に出
す。この時点で、装置は要求されたデータ転送及びデー
タに対して指示された操作を実行するために必要な情報
を有する。任意であるがこのプロセスは、要求された転
送が受信されたか、例外なく完了されたか、あるいは他
の状態であるかを判断するために装置に問合わせること
も可能である。プロセスが仮想記憶をページアウトしよ
うとする場合に、データ整合性を確保するためにプロセ
ッサと装置との間を方法論により結び付ける必要があ
る。好適例における方法論は図１３及び図１４を参照し
て記述することとする。
【００２１】図１１は、図１０を参照して記述したシス
テムバス上のプロセッサから受信したデータ転送命令を
装置が実行する方法を示している。ステップ６００で装
置は、その装置に対応付けられたＲＩＤを共に持つ、シ
ステムバス上のデータ転送のトランザクション形式に対
してバスをモニタし続けている。これを受信すると、ス
テップ６１０において装置は、バスからの実アドレスを
ラッチして、ＴＣＲのカラム１３内の命令受信ビットを
設定する。データ転送命令が「ＳＴＯＲＥ」命令である
場合、ＴＣＲは、データバスからのデータをラッチする
（これは、開始したプロセッサのソースＧＰＲ（ＲＳ）
からきたものである）。データ転送命令が「ＬＯＡＤ」
命令である場合、ＴＣＲの内容がバス上に出される（こ
れは、開始したプロセッサの目標ＧＰＲ（ＲＴ）にラッ
チされるものである）。ステップ６３０で装置は、デー
タ転送が完了したか否かを判断する。完了している場
合、装置はＴＣＲ内の完了ビットを設定して操作を停止
する。完了していない場合、ステップ６４０において装
置は、転送されるデータのユニットがページ境界にまた
がっているか否かを判断する。転送がページ境界にまた
がっていない場合、ステップ６５０において装置はバス
を調停し、装置と共通主メモリとの間をバスト通してデ
ータのユニットを転送する（「ＬＯＡＤ」命令によるデ
ータ転送においては共通主メモリから装置へ。または
「ＳＴＯＲＥ」命令によるデータ転送においては装置か
ら共通主メモリへ）。
【００２２】図１２は、プロセッサがＴＬＢにより指定
されたデータの仮想ページングを行うに先立って、全て
のＴＬＢを同期させようとするプロセッサを示す流れ図
である。ステップ７００で、仮想ページが取り除かれよ
うとし且つ下にある実ページが別の仮想アドレスまたは
プログラムに再割当てされようとしている場合、その再
割当てされようとしているページについての変換を含む
ページ表エントリは変えられ、その変換は無効にされ
る。それによりそのプロセッサのＴＬＢ内の変えられた
エントリのいずれの複写も無効にされる。そしてプロセ
ッサは、ＴＬＢエントリ無効（ＴＬＢＥＩ）をシステム
バス上に出す。それには、仮想ページングにより再び対
応付けされているデータの有効アドレスのビット１２乃
至１９が含まれる。有効アドレスビットは、プロセッサ
が装置により転送されているデータを変えたり再び対応
付けしたりできるか否かを判断するために、装置により
使用される。ステップ７１０においてプロセッサは、シ
ステムバス上にＴＬＢ同期命令を出すことによって整合
性を維持するため全てのＴＬＢを同期させようと試み
る。ステップ７２０においてプロセッサは、ＴＬＢを同
期させることに関係のある装置からの再試行信号を受信
するか否かを判断するための期間待機する。以下に図１
３を参照して記述するように、プロセッサが装置により
転送されているデータを変えたり再び対応付けしたりで
きそうな場合は、その装置がプロセッサからのＴＬＢ同
期を再試行させることがある。プロセッサがシステムバ
ス上の再試行信号を受信した場合は、ある期間待機して
から再びＴＬＢを同期させることを試みるためにステッ
プ７１０を繰返す。プロセッサが再試行信号を受信しな
い場合は、ステップ７３０において仮想ページングを続
ける。
【００２３】図１３は、プロセッサにより要求されたＴ
ＬＢ同期操作を再試行するか否かを装置が判断する流れ
図を示している。ステップ８００において装置は、その
装置についてのデータ転送が進行中であるか否かを判断
する。転送中でない場合、ステップ８０５においてプロ
セッサは、共通主メモリをの変更するためにシステムバ
スをモニタしない。ステップ８１０において装置は、シ
ステムバス上のＴＬＢエントリ無効（ＴＬＢＥＩ）を観
測する。ＴＬＢＥＩには、プロセッサがページングアウ
トすることによって再割当てされるデータの有効アドレ
スの一部を含んでいる。その有効アドレスの一部がＴＣ
Ｒに記憶された有効アドレスの一部と適合しない場合、
処理はステップ８００に戻る。適合する場合は、ステッ
プ８２０において装置はＴＬＢ同期を受信するために待
機する。そして受信しない場合、処理はステップ８００
に続く。
【００２４】ＴＬＢ同期命令を受信した場合、ステップ
８３０において装置は、ＴＬＢ同期を送っているプロセ
ッサに対して再試行信号を送ることによってＴＬＢ同期
を再試行させるか否かを判断する。好適例において装置
は、システムバスの割込み待ち時間に関係する許容でき
る期間内にデータ転送を完了できるか否かを判断するこ
とによって、ＴＬＢ同期を再試行させるか否かを判断す
る。この装置は、転送されるデータの残りの部分をオー
プンデバイスの物理的データバッファに記憶できるか否
かを判断することによってこの判断を行う。データ転送
がバッファのオーバフロー無しに完了できる場合、ステ
ップ８４０において装置はシステムバス上に再試行信号
を出すことによって、プロセッサがＴＬＢを同期させよ
うとするいかなる試みも妨げる。ＴＬＢ同期により先に
データ転送命令でその装置に指定されたメモリ位置を変
えることが可能になるので、プロセス再試行信号が必要
になる。なぜなら、ＴＬＢが同期したならばオペレーテ
ィング・システムは自由に仮想ページングを実行できる
からである。この装置は、開始されたデータ転送及び関
連する操作が完了するまで、プロセッサのＴＬＢ同期命
令を再試行させ続けようとする。データ転送が装置バッ
ファのオーバフロー無しに完了し得ない場合、ステップ
８４０において、装置はＴＣＲの例外ビットを設定して
操作を停止する。しばらく後に、データ転送を開始した
プログラムはそのデータ転送を再開する。
【００２５】別の実施例では、いずれの関係するＴＬＢ
同期命令に対しても、データ転送がその装置のバッファ
のオーバフロー無しに完了でき且つ自動的に再試行信号
を送るか否かを装置が予め決めていてもよい。さらに装
置は、いずれのＴＬＢ同期命令に対しても、その装置が
転送しているデータにそのＴＬＢ同期が影響を及ぼすか
否かを検査することなく再試行信号を出してもよい。さ
らに装置は、例外を通知する前に特定の回数だけ自動的
にＴＬＢ同期を再試行させるためにカウンタを使用して
もよい。このカウンタは残っている試行回数を示すもの
であり、装置は、データ転送が完了する前にプロセッサ
が共通主メモリのページ表を変更することを防ぐために
これを利用できる。さらに装置は、要求されたＴＬＢ同
期を、遅延としてしばらく後まで拒否することもでき
る。本発明は、ＴＬＢ同期やＴＬＢＥＩ命令を用いない
プロセッサについても利用することができる。その場
合、ＴＬＢの無効及び同期機能は、ソフトウェア及びプ
ロセッサ間通信を用いて行われる。しかしながら、いず
れかのデータ転送が完了したことあるいは終了すること
を確認するため、制御装置の状態を読取ることによって
制御装置をポーリングすることが必要となろう。
【００２６】結論として本発明は、ページがデータ転送
操作についてピニングされなければならない必要性から
生じるオーバヘッド及び性能の低下を避けるものであ
る。さらに本発明は、仮想記憶システムにおいて望まし
い、ピニングされるページの数を最少にすることを助け
るものである。
【００２７】以上のように、本発明を特定の実施例を参
照して全て記述したが、当業者にとってはこれに代わる
他の実施例も明白である。例えば、本発明を６４ビット
環境において用いることもできる。従って、以上の記述
は、請求項により定められた本発明の範囲を限定するも
のとして捉えるべきではない。
【００２８】
【発明の効果】本発明により、第１の装置と共通メモリ
の割当て部分との間のデータ転送を管理するための方法
であって、第２の装置から共通メモリの割当て部分の再
割当て要求を受信するステップと、第１の装置から要求
された再割当ての拒否を受信するステップと、その再割
当て要求を遅延させるステップとを含む、上記のデータ
転送を管理する方法が提供される。
【図面の簡単な説明】
【図１】好適例において用いられる典型的なデジタル・
コンピュータのブロック図である。
【図２】図１のデジタル・コンピュータの一部のより詳
細なブロック図である。
【図３】好適例におけるページ表エントリを示したもの
である。
【図４】好適例において、３２ビットの有効アドレスを
５２ビットの仮想アドレスに変換し、さらに３２ビット
の実アドレスに変換する方法を示したものである。
【図５】好適例において、有効アドレスを実アドレスに
変換する方法を示した流れ図である。
【図６】共通主メモリからシステムバス上の周辺装置へ
のデータ転送を開始するためにプロセッサ内で使用する
転出または記憶命令を示したものである。
【図７】システムバス上の周辺装置から共通主メモリへ
のデータ転送を開始するためにプロセッサ内で使用する
転入またはロード命令を示したものである。
【図８】仮想データ転送を実行する場合に好適例で用い
られる外部アクセス・レジスタ（ＥＡＲ）を示したもの
である。
【図９】仮想データ転送を実行する場合に好適例で用い
られる転送制御／状態レジスタ（ＴＣＲ）を示したもの
である。
【図１０】好適例を用いたデータ転送を記述する流れ図
である。
【図１１】好適例を用いたデータ転送を記述する流れ図
である。
【図１２】好適例を用いたデータ転送を記述する流れ図
である。
【図１３】好適例を用いたデータ転送を記述する流れ図
である。
【符号の説明】
１００ データ処理システム １１０ 主プロセッサ複合体 １２０ 共通主メモリ １６０ システムバス ２００ グラフィクス・アダプタ ２０２、２１２、２２２ 転送制御／状態レジスタ（Ｔ
ＣＲ） ２１０ バス・インターフェース ２０４、２１４、２２４ カウンタ ２２０ ネットワーク・インターフェース ３００、３１０、３２０ プロセッサ ３０１、３１１、３２１ メモリ管理ユニット（ＭＭ
Ｕ） ３０２、３１２、３２２ 変換索引バッファ（ＴＬＢ） ３０４、３１４、３２４ セグメント・レジスタ ３０６、３１６、３２６ 外部アクセス・レジスタ（Ｅ
ＡＲ） ３０８、３１８、３２８ 汎用レジスタ ３０９、３１９、３２９ 実行ユニット ３５０ ページ表
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・ステファン・ムヒク アメリカ合衆国78759 テキサス州、オー スチン、アルバーストーン・ウェイ 8606 (72)発明者 エドワード・ジョン・シルハ アメリカ合衆国78759 テキサス州、オー スチン、パイレニーゼ 11509 (72)発明者 マイケル・テレル・バノーバー アメリカ合衆国78727 テキサス州、オー スチン、ウィスパーリング・バレイ・ドラ イブ 4603

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】第１の装置と共通メモリの割当て部分との
    間のデータ転送を管理する方法であって、 ａ）前記共通メモリの割当て部分の再割当て要求を第２
    の装置から受信するステップと、 ｂ）前記要求された再割当ての拒否を前記第１の装置か
    ら受信するステップと、 ｃ）前記再割当て要求を遅延させるステップとを含む、 データ転送を管理する方法。
  2. 【請求項２】前記拒否を受信するステップが、前記要求
    された再割当てに対する再試行信号を受信することを含
    む請求項１記載の方法。
  3. 【請求項３】前記要求された再割当てが、前記管理され
    たデータ転送に影響するか否かを判断するステップをさ
    らに含む請求項２記載の方法。
  4. 【請求項４】仮想記憶システムにおいて周辺装置と共通
    メモリとの間でデータを転送する方法であって、 ａ）前記共通メモリの割当て部分と共にデータを転送す
    ることを前記周辺装置に対して命令するステップと、 ｂ）前記共通メモリの割当て部分の再割当てを要求する
    ステップと、 ｃ）前記命令されたデータ転送に応答して前記要求され
    た再割当ての拒否を前記周辺装置から受信するステップ
    とを含む、 データ転送方法。
  5. 【請求項５】前記拒否を受信するステップが、前記要求
    された再割当てに対する再試行信号を受信することを含
    む請求項４記載の方法。
  6. 【請求項６】前記要求された再割当てが、前記命令され
    たデータ転送に影響するか否かを判断するステップをさ
    らに含む請求項５記載の方法。
  7. 【請求項７】前記再試行信号を受信するステップが、予
    め決められた回数の再試行信号を繰返し受信することを
    含む請求項６記載の方法。
  8. 【請求項８】仮想記憶システムにおいて周辺装置と共通
    メモリとの間でデータを転送する装置であって、 ａ）前記共通メモリの割当て部分と共にデータを転送す
    ることを前記周辺装置に対して命令する手段と、 ｂ）前記共通メモリの割当て部分の再割当てを要求する
    手段と、 ｃ）前記命令されたデータ転送に応答して前記要求され
    た再割当ての拒否を前記周辺装置から受信する手段とを
    含む、 データ転送装置。
  9. 【請求項９】仮想記憶システムにおいて周辺装置と共通
    メモリとの間でデータを転送するためにコンピュータの
    読取り可能な媒体に与えられるコンピュータ・プログラ
    ムであって、 ａ）前記共通メモリの割当て部分と共にデータを転送す
    ることを前記周辺装置に対して命令する手段と、 ｂ）前記共通メモリの割当て部分の再割当てを要求する
    手段と、 ｃ）前記命令されたデータ転送に応答して前記要求され
    た再割当ての拒否を前記周辺装置から受信する手段とを
    含む、 コンピュータ・プログラム。
  10. 【請求項１０】仮想記憶システムにおいてデータを転送
    するデータ処理システムであって、 ａ）少なくとも１つのプロセッサと、 ｂ）システムバスを通して前記プロセッサと接続された
    周辺装置と、 ｃ）システムバスを通して前記少なくとも１つのプロセ
    ッサと前記周辺装置とに接続された共通メモリと、 ｄ）前記共通メモリの割当て部分と共にデータを転送す
    ることを前記周辺装置に対して命令する手段と、 ｅ）前記共通メモリの割当て部分の再割当てを要求する
    手段と、 ｆ）前記命令されたデータ転送に応答して前記要求され
    た再割当ての拒否を前記周辺装置から受信する手段とを
    含む、 データ処理システム。
JP5293576A 1992-12-22 1993-11-24 仮想記憶システムにおけるデータ転送装置及びその方法 Expired - Lifetime JP2863693B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/994,864 US5463739A (en) 1992-12-22 1992-12-22 Apparatus for vetoing reallocation requests during a data transfer based on data bus latency and the number of received reallocation requests below a threshold
US994864 1997-12-19

Publications (2)

Publication Number Publication Date
JPH06231043A true JPH06231043A (ja) 1994-08-19
JP2863693B2 JP2863693B2 (ja) 1999-03-03

Family

ID=25541157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5293576A Expired - Lifetime JP2863693B2 (ja) 1992-12-22 1993-11-24 仮想記憶システムにおけるデータ転送装置及びその方法

Country Status (2)

Country Link
US (1) US5463739A (ja)
JP (1) JP2863693B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006004407A (ja) * 2004-05-03 2006-01-05 Microsoft Corp 不揮発性メモリ・キャッシュの性能改善
US8909861B2 (en) 2004-10-21 2014-12-09 Microsoft Corporation Using external memory devices to improve system performance
US9032151B2 (en) 2008-09-15 2015-05-12 Microsoft Technology Licensing, Llc Method and system for ensuring reliability of cache data and metadata subsequent to a reboot
US9361183B2 (en) 2008-09-19 2016-06-07 Microsoft Technology Licensing, Llc Aggregation of write traffic to a data store
US9529716B2 (en) 2005-12-16 2016-12-27 Microsoft Technology Licensing, Llc Optimizing write and wear performance for a memory

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822601A (en) * 1989-12-29 1998-10-13 Packard Bell Nec Apparatus to allow a CPU to control the relocation of code blocks for other CPUs
US5675750A (en) * 1993-11-12 1997-10-07 Toshiba America Information Systems Interface having a bus master arbitrator for arbitrating occupation and release of a common bus between a host processor and a graphics system processor
US6128714A (en) 1994-03-17 2000-10-03 Hitachi, Ltd. Method of processing a data move instruction for moving data between main storage and extended storage and data move instruction processing apparatus
JPH0887451A (ja) * 1994-09-09 1996-04-02 Internatl Business Mach Corp <Ibm> アドレス変換を管理する方法およびアドレス変換マネージャ
US6006303A (en) * 1997-08-28 1999-12-21 Oki Electric Industry Co., Inc. Priority encoding and decoding for memory architecture
US6078980A (en) * 1998-12-29 2000-06-20 Intel Corporation Regulating a data transfer time
GB2385174B (en) 1999-01-19 2003-11-26 Advanced Risc Mach Ltd Memory control within data processing systems
US6516404B1 (en) 1999-07-30 2003-02-04 International Business Machines Corporation Data processing system having hashed architected processor facilities
US6658556B1 (en) 1999-07-30 2003-12-02 International Business Machines Corporation Hashing a target address for a memory access instruction in order to determine prior to execution which particular load/store unit processes the instruction
US6449691B1 (en) 1999-07-30 2002-09-10 International Business Machines Corporation Asymmetrical cache properties within a hashed storage subsystem
US6823471B1 (en) 1999-07-30 2004-11-23 International Business Machines Corporation Method for providing high availability within a data processing system via a reconfigurable hashed storage subsystem
US6446165B1 (en) 1999-07-30 2002-09-03 International Business Machines Corporation Address dependent caching behavior within a data processing system having HSA (hashed storage architecture)
US6470442B1 (en) 1999-07-30 2002-10-22 International Business Machines Corporation Processor assigning data to hardware partition based on selectable hash of data address
US6598118B1 (en) * 1999-07-30 2003-07-22 International Business Machines Corporation Data processing system with HSA (hashed storage architecture)
US7518993B1 (en) * 1999-11-19 2009-04-14 The United States Of America As Represented By The Secretary Of The Navy Prioritizing resource utilization in multi-thread computing system
US7509391B1 (en) * 1999-11-23 2009-03-24 Texas Instruments Incorporated Unified memory management system for multi processor heterogeneous architecture
US6804741B2 (en) * 2002-01-16 2004-10-12 Hewlett-Packard Development Company, L.P. Coherent memory mapping tables for host I/O bridge
US7533198B2 (en) * 2005-10-07 2009-05-12 International Business Machines Corporation Memory controller and method for handling DMA operations during a page copy
US7725620B2 (en) * 2005-10-07 2010-05-25 International Business Machines Corporation Handling DMA requests in a virtual memory environment
US7854120B2 (en) * 2006-03-03 2010-12-21 Pratt & Whitney Canada Corp. Fuel manifold with reduced losses
US7783867B2 (en) * 2007-02-01 2010-08-24 International Business Machines Corporation Controlling instruction execution in a processing environment
US8631203B2 (en) 2007-12-10 2014-01-14 Microsoft Corporation Management of external memory functioning as virtual cache
US8032707B2 (en) 2008-09-15 2011-10-04 Microsoft Corporation Managing cache data and metadata
KR20180087925A (ko) * 2017-01-25 2018-08-03 삼성전자주식회사 논리 어드레스와 물리 어드레스 사이에서 해싱 기반 변환을 수행하는 스토리지 장치
US10884948B2 (en) * 2019-05-16 2021-01-05 Advanced Micro Devices, Inc. Replacing pointers with hashing in tree-based page table designs

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856129A (ja) * 1981-09-30 1983-04-02 Fujitsu Ltd デ−タ転送方式
JPS63201854A (ja) * 1987-02-18 1988-08-19 Hitachi Ltd アドレス変換バツフア無効化方式
JPH01109452A (ja) * 1987-10-22 1989-04-26 Fujitsu Ltd 変換索引バッファ情報の消去制御方式
JPH04120650A (ja) * 1990-09-12 1992-04-21 Hitachi Ltd Ｄｍａアドレス変換装置とｄｍａ装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3333252A (en) * 1965-01-18 1967-07-25 Burroughs Corp Time-dependent priority system
US4277826A (en) * 1978-10-23 1981-07-07 Collins Robert W Synchronizing mechanism for page replacement control
US4495571A (en) * 1979-01-31 1985-01-22 Honeywell Information Systems Inc. Data processing system having synchronous bus wait/retry cycle
JPS6036592B2 (ja) * 1979-06-13 1985-08-21 株式会社日立製作所 文字図形表示装置
US4574350A (en) * 1982-05-19 1986-03-04 At&T Bell Laboratories Shared resource locking apparatus
US4792895A (en) * 1984-07-30 1988-12-20 International Business Machines Corp. Instruction processing in higher level virtual machines by a real machine
US5067071A (en) * 1985-02-27 1991-11-19 Encore Computer Corporation Multiprocessor computer system employing a plurality of tightly coupled processors with interrupt vector bus
JPS62159239A (ja) * 1985-12-30 1987-07-15 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 仮想マシンの編集システム
US4811206A (en) * 1986-01-16 1989-03-07 Ibm Corporation Data processing system with overlapped address translation and address computation
US4787026A (en) * 1986-01-17 1988-11-22 International Business Machines Corporation Method to manage coprocessor in a virtual memory virtual machine data processing system
US4928253A (en) * 1986-01-25 1990-05-22 Fujitsu Limited Consecutive image processing system
GB2196762B (en) * 1986-10-27 1990-12-19 Burr Brown Ltd Interleaved access to global memory by high priority source
US4916301A (en) * 1987-02-12 1990-04-10 International Business Machines Corporation Graphics function controller for a high performance video display system
US4849875A (en) * 1987-03-03 1989-07-18 Tandon Corporation Computer address modification system with optional DMA paging
EP0288649B1 (en) * 1987-04-22 1992-10-21 International Business Machines Corporation Memory control subsystem
JPH0199163A (ja) * 1987-10-13 1989-04-18 Nec Corp マルチプロセッサ割込み処理方式
US4914619A (en) * 1987-10-19 1990-04-03 International Business Machines Corporation Apparatus and method for interconnecting an application of a transparent services access facility to remote source
US5016167A (en) * 1987-12-21 1991-05-14 Amdahl Corporation Resource contention deadlock detection and prevention
US5047921A (en) * 1989-01-31 1991-09-10 International Business Machines Corporation Asynchronous microprocessor random access memory arbitration controller
JP3039557B2 (ja) * 1989-11-01 2000-05-08 日本電気株式会社 記憶装置
US5265212A (en) * 1992-04-01 1993-11-23 Digital Equipment Corporation Sharing of bus access among multiple state machines with minimal wait time and prioritization of like cycle types

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856129A (ja) * 1981-09-30 1983-04-02 Fujitsu Ltd デ−タ転送方式
JPS63201854A (ja) * 1987-02-18 1988-08-19 Hitachi Ltd アドレス変換バツフア無効化方式
JPH01109452A (ja) * 1987-10-22 1989-04-26 Fujitsu Ltd 変換索引バッファ情報の消去制御方式
JPH04120650A (ja) * 1990-09-12 1992-04-21 Hitachi Ltd Ｄｍａアドレス変換装置とｄｍａ装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9405693B2 (en) 2004-05-03 2016-08-02 Microsoft Technology Licensing, Llc Non-volatile memory cache performance improvement
JP2013047979A (ja) * 2004-05-03 2013-03-07 Microsoft Corp 不揮発性メモリ・キャッシュの性能改善
US10216637B2 (en) 2004-05-03 2019-02-26 Microsoft Technology Licensing, Llc Non-volatile memory cache performance improvement
JP2006004407A (ja) * 2004-05-03 2006-01-05 Microsoft Corp 不揮発性メモリ・キャッシュの性能改善
US9690496B2 (en) 2004-10-21 2017-06-27 Microsoft Technology Licensing, Llc Using external memory devices to improve system performance
US9317209B2 (en) 2004-10-21 2016-04-19 Microsoft Technology Licensing, Llc Using external memory devices to improve system performance
US8909861B2 (en) 2004-10-21 2014-12-09 Microsoft Corporation Using external memory devices to improve system performance
US9529716B2 (en) 2005-12-16 2016-12-27 Microsoft Technology Licensing, Llc Optimizing write and wear performance for a memory
US11334484B2 (en) 2005-12-16 2022-05-17 Microsoft Technology Licensing, Llc Optimizing write and wear performance for a memory
US9032151B2 (en) 2008-09-15 2015-05-12 Microsoft Technology Licensing, Llc Method and system for ensuring reliability of cache data and metadata subsequent to a reboot
US10387313B2 (en) 2008-09-15 2019-08-20 Microsoft Technology Licensing, Llc Method and system for ensuring reliability of cache data and metadata subsequent to a reboot
US9361183B2 (en) 2008-09-19 2016-06-07 Microsoft Technology Licensing, Llc Aggregation of write traffic to a data store
US9448890B2 (en) 2008-09-19 2016-09-20 Microsoft Technology Licensing, Llc Aggregation of write traffic to a data store
US10509730B2 (en) 2008-09-19 2019-12-17 Microsoft Technology Licensing, Llc Aggregation of write traffic to a data store

Also Published As

Publication number Publication date
US5463739A (en) 1995-10-31
JP2863693B2 (ja) 1999-03-03

Similar Documents

Publication Publication Date Title
JP2863693B2 (ja) 仮想記憶システムにおけるデータ転送装置及びその方法
US4742450A (en) Method to share copy on write segment for mapped files
US5852738A (en) Method and apparatus for dynamically controlling address space allocation
US5123094A (en) Interprocessor communications includes second CPU designating memory locations assigned to first CPU and writing their addresses into registers
JP3102495B2 (ja) 仮想記憶管理方法
US8566563B2 (en) Translation table control
US6446034B1 (en) Processor emulation virtual memory address translation
US6742104B2 (en) Master/slave processing system with shared translation lookaside buffer
US6920521B2 (en) Method and system of managing virtualized physical memory in a data processing system
EP0766177A1 (en) Information handling system including effective address translation for one or more auxiliary processors
US5555395A (en) System for memory table cache reloads in a reduced number of cycles using a memory controller to set status bits in the main memory table
JPS6013501B2 (ja) 仮想計算機システムにおけるチヤネルアドレス制御方式
JPH077363B2 (ja) アクセス装置及び方法
US5765022A (en) System for transferring data from a source device to a target device in which the address of data movement engine is determined
US8738890B2 (en) Coupled symbiotic operating system
US5339417A (en) Computer system with two levels of guests
JPH03135641A (ja) マイクロプロセッサ
CN113454590A (zh) 定向中断虚拟化
US6742103B2 (en) Processing system with shared translation lookaside buffer
US5615327A (en) Apparatus and method for controlling the initiating of a synchronization protocol for synchronizing a plurality of processors in a multi-processor system
US5459872A (en) Software control of hardware interruptions
US6647468B1 (en) Method and system for optimizing translation buffer recovery after a miss operation within a multi-processor environment
US5479629A (en) Method and apparatus for translation request buffer and requestor table for minimizing the number of accesses to the same address
US5051894A (en) Apparatus and method for address translation of non-aligned double word virtual addresses
US5727179A (en) Memory access method using intermediate addresses