JPH0199163A - マルチプロセッサ割込み処理方式 - Google Patents
マルチプロセッサ割込み処理方式Info
- Publication number
- JPH0199163A JPH0199163A JP25767687A JP25767687A JPH0199163A JP H0199163 A JPH0199163 A JP H0199163A JP 25767687 A JP25767687 A JP 25767687A JP 25767687 A JP25767687 A JP 25767687A JP H0199163 A JPH0199163 A JP H0199163A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- command code
- peripheral control
- bus
- arithmetic processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 37
- 230000010365 information processing Effects 0.000 claims description 7
- 238000003672 processing method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバス上に複数の演算処理装置が接続された情報
処理装置に於けるマルチプロセッサ割込み処理方式に関
する。
処理装置に於けるマルチプロセッサ割込み処理方式に関
する。
複数のタスクと呼ばれるソフトウェアを同時進行的に実
行するとき、各タスクが使用する周辺制御装置を並行し
て動作せしめる情報処理装置に於いては、効率の良い運
用を図るため割込みの概念を導入している。
行するとき、各タスクが使用する周辺制御装置を並行し
て動作せしめる情報処理装置に於いては、効率の良い運
用を図るため割込みの概念を導入している。
１台の演算処理装置と複数台の周辺制御装置とを含む従
来のこの種の情報処理装置に於いては、演算処理装置は
周辺制御装置に動作指示を出したタスクを待ち状態にし
て他のタスクを実行し、動作指示を受けた周辺制御装置
はその指示に従った動作が終了することにより、演算処
理装置に動作が終了したことを示す割込み指令コードを
送出する。この割込み指令コードには割込みレベルを示
す割込みレベル値が含まれており、演算処理装置はυｊ
込み指令コードが加えられると、自身の実行レベルと割
込み指令コードの割込みレベルとを比較し、自身の実行
レベルの方が高い場合は割込み指令コードを発行した周
辺制御装置に対して割込み拒否を返し、割込みを保留に
させる。演算処理装置は現在の実行レベルより低い実行
レベルに遷移するとき、バスに接続されている全ての周
辺制御装置に対して一斉通知の形で再割込みを許可する
ことを示す情報のみを含む再割込み許可指令コードを発
行し、これにより１割込みを保留している周辺制御装置
は演算処理装置に対して再度割込み指令コードを出力す
る。
来のこの種の情報処理装置に於いては、演算処理装置は
周辺制御装置に動作指示を出したタスクを待ち状態にし
て他のタスクを実行し、動作指示を受けた周辺制御装置
はその指示に従った動作が終了することにより、演算処
理装置に動作が終了したことを示す割込み指令コードを
送出する。この割込み指令コードには割込みレベルを示
す割込みレベル値が含まれており、演算処理装置はυｊ
込み指令コードが加えられると、自身の実行レベルと割
込み指令コードの割込みレベルとを比較し、自身の実行
レベルの方が高い場合は割込み指令コードを発行した周
辺制御装置に対して割込み拒否を返し、割込みを保留に
させる。演算処理装置は現在の実行レベルより低い実行
レベルに遷移するとき、バスに接続されている全ての周
辺制御装置に対して一斉通知の形で再割込みを許可する
ことを示す情報のみを含む再割込み許可指令コードを発
行し、これにより１割込みを保留している周辺制御装置
は演算処理装置に対して再度割込み指令コードを出力す
る。
演算処理装置が１台しか設けられていない情報処理装置
に於いては、上述したようにすることにより、運用効率
を高いものとすることができる。
に於いては、上述したようにすることにより、運用効率
を高いものとすることができる。
しかし、上述した従来方式に於いては割込みを保留して
いる周辺制御装置に割込み許可を与える際に演算処理装
置から出力される再割込み許可指令コードには割込みを
許可することを示す情報しか含まれていないため、バス
に複数台の演算処理装置が接続されている情報処理装置
に上述した従来方式をそのまま適用すると、次のような
問題点が生じる。即ち、各演算処理装置から発行される
再割込み許可指令コードには再割込みを許可することを
示す情報しか含まれておらず、再割込み許可指令コード
を受けた周辺制御装置はそれが自己の割込み先の演算処
理装置からの再割込み許可指令コードであるか否かを判
断することができないため、複数の周辺制御装置が割込
み保留中であった場合、再割込み許可指令コードを発行
した演算処理装置が自己の割込み先の演算処理装置でな
い場合であっても再割込みを行なってしまう場合があり
、このような無意味な割込みにより、システムの運用効
率が低下してしまう問題がある。
いる周辺制御装置に割込み許可を与える際に演算処理装
置から出力される再割込み許可指令コードには割込みを
許可することを示す情報しか含まれていないため、バス
に複数台の演算処理装置が接続されている情報処理装置
に上述した従来方式をそのまま適用すると、次のような
問題点が生じる。即ち、各演算処理装置から発行される
再割込み許可指令コードには再割込みを許可することを
示す情報しか含まれておらず、再割込み許可指令コード
を受けた周辺制御装置はそれが自己の割込み先の演算処
理装置からの再割込み許可指令コードであるか否かを判
断することができないため、複数の周辺制御装置が割込
み保留中であった場合、再割込み許可指令コードを発行
した演算処理装置が自己の割込み先の演算処理装置でな
い場合であっても再割込みを行なってしまう場合があり
、このような無意味な割込みにより、システムの運用効
率が低下してしまう問題がある。
本発明は前述の如き問題点を解決したものであり、その
目的は割込みが保留されている周辺制御装置からの無意
味な割込みを防止することにより、システムの運用効率
を向上させることにある。
目的は割込みが保留されている周辺制御装置からの無意
味な割込みを防止することにより、システムの運用効率
を向上させることにある。
本発明は前述の如き問題点を解決するため、複数の演算
処理装置と、主記憶装置と、複数の周辺制御装置とがバ
スを介して相互に接続された情報処理装置に於いて、 前記周辺制御装置は前記演算処理装置から前記バスを介
して加えられた動作指令コードに従った動作を行ない、
その動作完了により割込みレベルを示す割込みレベル値
及び割込み先の演算処理装置を示す識別子を含む割込み
指令コードを前記バスに送出し、 前記演算処理装置は前記バスを介して加えられた割込み
指令コードが自演算処理装置に対するものなのか否かを
該割込み指令コードに含まれる識別子に基づいて判断し
、自演算処理装置に対するものであると判断することに
より自己の実行レベルと割込みのレベルとを比較し、比
較結果に基づいて割込みを許諾するか、拒否するかを決
定し、自己の実行レベルが遷移することにより自己の識
別子を含む再割込み許可指令コードを前記バスに送出し
、 前記演算処理装置によって拒否された割込みを保留して
いる周辺制御装置は、前記再割込み許可指令コードを受
信することにより該再割込み許可指令コードに含まれる
識別子に基づいて再度割込み指令コードを前記バスに出
力するか否かを決定する。
処理装置と、主記憶装置と、複数の周辺制御装置とがバ
スを介して相互に接続された情報処理装置に於いて、 前記周辺制御装置は前記演算処理装置から前記バスを介
して加えられた動作指令コードに従った動作を行ない、
その動作完了により割込みレベルを示す割込みレベル値
及び割込み先の演算処理装置を示す識別子を含む割込み
指令コードを前記バスに送出し、 前記演算処理装置は前記バスを介して加えられた割込み
指令コードが自演算処理装置に対するものなのか否かを
該割込み指令コードに含まれる識別子に基づいて判断し
、自演算処理装置に対するものであると判断することに
より自己の実行レベルと割込みのレベルとを比較し、比
較結果に基づいて割込みを許諾するか、拒否するかを決
定し、自己の実行レベルが遷移することにより自己の識
別子を含む再割込み許可指令コードを前記バスに送出し
、 前記演算処理装置によって拒否された割込みを保留して
いる周辺制御装置は、前記再割込み許可指令コードを受
信することにより該再割込み許可指令コードに含まれる
識別子に基づいて再度割込み指令コードを前記バスに出
力するか否かを決定する。
演算処理装置が発行する再割込み許可指令コードには再
割込み許可指令コードを発行した演算処理装置を示す識
別子が含まれている。従って、割込みを保留している周
辺制御装置は再割込み許可指令コードに含まれている識
別子に基づいて再割込みを許可した演算処理装置が保留
中の割込みの割込み先の演算処理装置であるか否かを知
ることができるので、無駄な再割込みがなくなる。
割込み許可指令コードを発行した演算処理装置を示す識
別子が含まれている。従って、割込みを保留している周
辺制御装置は再割込み許可指令コードに含まれている識
別子に基づいて再割込みを許可した演算処理装置が保留
中の割込みの割込み先の演算処理装置であるか否かを知
ることができるので、無駄な再割込みがなくなる。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の実施例のブロック図であり、２個の演
算処理装置（ＥＰＵ）２−１．２−２と、主記憶装置（
ＭＥＭ）３と、ｎ個の周辺制御装置（ＩＯｃ）４−１〜
４−ｎとがシステムバス１に接続されている。
算処理装置（ＥＰＵ）２−１．２−２と、主記憶装置（
ＭＥＭ）３と、ｎ個の周辺制御装置（ＩＯｃ）４−１〜
４−ｎとがシステムバス１に接続されている。
演算処理装置２−１．２−２は主記憶装置３に格納され
ているソフトウェア、即ちプログラムを読出して実行し
、プログラムが意図する処理を行なう。主記憶装置３に
格納されているプログラムの内には周辺制御装置４−１
〜４〜ｎを動作せしめる命令、例えば主記憶装置３と周
辺制御装置配下のデバイス間のデータ交換を規定する命
令が含まれており、この命令は演算処理装置２−１．２
−２が周辺制御装置４−１〜４−ｎに対して、その配下
の入出力装置を動作させ、データの交換を行なわせるこ
とを指示する動作指令コードを出力することで実行され
る。
ているソフトウェア、即ちプログラムを読出して実行し
、プログラムが意図する処理を行なう。主記憶装置３に
格納されているプログラムの内には周辺制御装置４−１
〜４〜ｎを動作せしめる命令、例えば主記憶装置３と周
辺制御装置配下のデバイス間のデータ交換を規定する命
令が含まれており、この命令は演算処理装置２−１．２
−２が周辺制御装置４−１〜４−ｎに対して、その配下
の入出力装置を動作させ、データの交換を行なわせるこ
とを指示する動作指令コードを出力することで実行され
る。
第２図（ａ）は演算処理装置２−１．２−２から出力さ
れる動作指令コードの一例を示す図であり、Ｏビット〜
７ビツトには動作指令コードの送出先となる周辺制御装
置のシステムバス１上でのＰ２識番号（アドレス）を示
すディストネーション識別子ＩＤＩが収容され、８ビツ
ト〜１５ビツトにはその周辺制御装置に対して動作を指
示するコマンドが、１６ビツト〜２３ビツトには動作指
令コードを発行した演算処理装置を示すソース識別子Ｉ
Ｄ、が、２４ビツト〜３１ビツトには周辺制御装置の配
下に接続されたデバイスの内の１つを示すディストネー
ション識別子ＩＤ３が収容されている。
れる動作指令コードの一例を示す図であり、Ｏビット〜
７ビツトには動作指令コードの送出先となる周辺制御装
置のシステムバス１上でのＰ２識番号（アドレス）を示
すディストネーション識別子ＩＤＩが収容され、８ビツ
ト〜１５ビツトにはその周辺制御装置に対して動作を指
示するコマンドが、１６ビツト〜２３ビツトには動作指
令コードを発行した演算処理装置を示すソース識別子Ｉ
Ｄ、が、２４ビツト〜３１ビツトには周辺制御装置の配
下に接続されたデバイスの内の１つを示すディストネー
ション識別子ＩＤ３が収容されている。
システムバス１を介して第２図ｆａ＋に示す形式の動作
指令コードが加えられると、各周辺制御装置４−１〜４
−ｎはその０ビツト〜７ビツトに収容されているディス
トネーション識別子ＩＤＩに基づいて、その動作指令コ
ードが自周辺制御装置に対するものなのか否かを判断す
る。そして、動作指令コードが自周辺制御装置に対する
ものであると判断した周辺制御装置はその８ビツトから
１５ビツトに収容されているコマンドに従って例えば主
記憶装置３とディストネーション識別子１０．によって
示されるデバイス生の間でデータ転送を行ない、動作終
了により割込み指令コードをシステムバス１に出力する
。
指令コードが加えられると、各周辺制御装置４−１〜４
−ｎはその０ビツト〜７ビツトに収容されているディス
トネーション識別子ＩＤＩに基づいて、その動作指令コ
ードが自周辺制御装置に対するものなのか否かを判断す
る。そして、動作指令コードが自周辺制御装置に対する
ものであると判断した周辺制御装置はその８ビツトから
１５ビツトに収容されているコマンドに従って例えば主
記憶装置３とディストネーション識別子１０．によって
示されるデバイス生の間でデータ転送を行ない、動作終
了により割込み指令コードをシステムバス１に出力する
。
第２図（ｂ）は上記した割込み指令コードの一例を示し
た図であり、そのＯビット〜７ビツトには割込むべき演
算処理装置を示すディストネーション識別子ＩＤ４が収
容され、８ビツト〜１５ビツトには割込み指令コードを
発行した周辺制御装置に与えられている割込みレベルを
示す割込みレベル値が、１６ビツト〜２３ビツトには割
込み指令コードを発行した周辺制御装置を示すソース識
別子ＩＤＳが、２４ビツト〜３１ビツトには周辺制御装
置の配下゛ のデバイスを示すソース識別子１０．が収
容され第２図（ｂｌに示す形式の割込み指令コードがシ
ステムバスｌを介して加えられると、演算処理装置２−
１．２−２はその０ビツト〜７ビツトに収容されている
ディストネーション識別子ＩＤ４に基づいて割込み指令
コードが自演算処理装置に対するものなのか否かを判断
する。そして、割込み指令コードが自演算処理装置に対
するものであると判断した演算処理装置（この場合、演
算処理装置２−１とする）は、割込み指令コードの８ビ
ツト〜１５ビツトに収容されている割込みレベル値に基
づいて、割込みレベルが自己の実行レベルよりも高いか
を判断する。そして、割込みレベルの方が高いと判断し
た場合は割込みを許諾し、割込みレベルの方が高くない
と判断した場合は割込みを拒否する０割込み指令コード
を発行した周辺制御装置は割込みが拒否されると、割込
みを保留状態とする。
た図であり、そのＯビット〜７ビツトには割込むべき演
算処理装置を示すディストネーション識別子ＩＤ４が収
容され、８ビツト〜１５ビツトには割込み指令コードを
発行した周辺制御装置に与えられている割込みレベルを
示す割込みレベル値が、１６ビツト〜２３ビツトには割
込み指令コードを発行した周辺制御装置を示すソース識
別子ＩＤＳが、２４ビツト〜３１ビツトには周辺制御装
置の配下゛ のデバイスを示すソース識別子１０．が収
容され第２図（ｂｌに示す形式の割込み指令コードがシ
ステムバスｌを介して加えられると、演算処理装置２−
１．２−２はその０ビツト〜７ビツトに収容されている
ディストネーション識別子ＩＤ４に基づいて割込み指令
コードが自演算処理装置に対するものなのか否かを判断
する。そして、割込み指令コードが自演算処理装置に対
するものであると判断した演算処理装置（この場合、演
算処理装置２−１とする）は、割込み指令コードの８ビ
ツト〜１５ビツトに収容されている割込みレベル値に基
づいて、割込みレベルが自己の実行レベルよりも高いか
を判断する。そして、割込みレベルの方が高いと判断し
た場合は割込みを許諾し、割込みレベルの方が高くない
と判断した場合は割込みを拒否する０割込み指令コード
を発行した周辺制御装置は割込みが拒否されると、割込
みを保留状態とする。
割込みを拒否した演算処理装置２−１はその実行レベル
が変化すると、システムバス１に再割込み許可指令コー
ドを送出する。第２図（Ｃ）は再割込み許可指令コード
の一例を示す図であり、０ビツト〜１５ビツト、２４ビ
ツト〜３１ピントには“θ″が収容され、１６ビツト〜
２３ビツトには再割込み許可指令コードを発行した演算
処理装置を示すＥＰＵ識別子ＩＤ、が収容されている。
が変化すると、システムバス１に再割込み許可指令コー
ドを送出する。第２図（Ｃ）は再割込み許可指令コード
の一例を示す図であり、０ビツト〜１５ビツト、２４ビ
ツト〜３１ピントには“θ″が収容され、１６ビツト〜
２３ビツトには再割込み許可指令コードを発行した演算
処理装置を示すＥＰＵ識別子ＩＤ、が収容されている。
演算処理装置２−１からシステムバス１に再割込み許可
指令コードが出力されると、割込みを保留している周辺
制御装置４−４は再割込み許可指令コードの１６ビツト
〜２３ビツトに収容されているＥＰＵ識別子ＴＤ、に基
づいて、再割込み許可指令コードを発行した演算処理装
置２−１が保留している割込みの割込み先の演算処理装
置であるか否かを判断し、割込み先の演算処理装置であ
ると判断した場合は例えば第２図（ｂｌに示した形式の
割込み指令コードをシステムバス１に送出し、割込み先
の演算処理装置でないと判断した場合は割込み保留状態
を保持する。
指令コードが出力されると、割込みを保留している周辺
制御装置４−４は再割込み許可指令コードの１６ビツト
〜２３ビツトに収容されているＥＰＵ識別子ＴＤ、に基
づいて、再割込み許可指令コードを発行した演算処理装
置２−１が保留している割込みの割込み先の演算処理装
置であるか否かを判断し、割込み先の演算処理装置であ
ると判断した場合は例えば第２図（ｂｌに示した形式の
割込み指令コードをシステムバス１に送出し、割込み先
の演算処理装置でないと判断した場合は割込み保留状態
を保持する。
以上説明したように、本発明は、演算処理装置が発行す
る再割込み許可指令コードに再割込み許可指令コードを
発行した演算処理装置の識別子を収容するようにしたも
のであり、割込み保留状態にある周辺制御装置は再割込
み許可指令コードに含まれている識別子に基づいて再割
込みを許可した演算処理装置が保留中の割込みの割込み
先の演算処理装置であるか否かを知ることができるので
、割込み先の演算処理装置以外の演算処理装置が発行し
た再割込み許可指令コードに応答して無意味な割込みを
発生することがなくなり、従ってシステム効率を向上さ
せることができる効果がある。
る再割込み許可指令コードに再割込み許可指令コードを
発行した演算処理装置の識別子を収容するようにしたも
のであり、割込み保留状態にある周辺制御装置は再割込
み許可指令コードに含まれている識別子に基づいて再割
込みを許可した演算処理装置が保留中の割込みの割込み
先の演算処理装置であるか否かを知ることができるので
、割込み先の演算処理装置以外の演算処理装置が発行し
た再割込み許可指令コードに応答して無意味な割込みを
発生することがなくなり、従ってシステム効率を向上さ
せることができる効果がある。
第１図は本発明の実施例のブロック図及び、第２図は各
指令コードの構成例を示す図である。 図に於いて、１・・・システムバス、２−１．２−２・
・・演算処理装置、３・・・主記憶装置、４−１〜４−
ｎ・・・周辺制御装置。
指令コードの構成例を示す図である。 図に於いて、１・・・システムバス、２−１．２−２・
・・演算処理装置、３・・・主記憶装置、４−１〜４−
ｎ・・・周辺制御装置。
Claims (1)
- 【特許請求の範囲】 複数の演算処理装置と、主記憶装置と、複数の周辺制御
装置とがバスを介して相互に接続された情報処理装置に
於いて、 前記周辺制御装置は前記演算処理装置から前記バスを介
して加えられた動作指令コードに従った動作を行ない、
その動作完了により割込みレベルを示す割込みレベル値
及び割込み先の演算処理装置を示す識別子を含む割込み
指令コードを前記バスに送出し、 前記演算処理装置は前記バスを介して加えられた割込み
指令コードが自演算処理装置に対するものなのか否かを
該割込み指令コードに含まれる識別子に基づいて判断し
、自演算処理装置に対するものであると判断することに
より自己の実行レベルと割込みのレベルとを比較し、比
較結果に基づいて割込みを許諾するか、拒否するかを決
定し、自己の実行レベルが遷移することにより自己の識
別子を含む再割込み許可指令コードを前記バスに送出し
、 前記演算処理装置によって拒否された割込みを保留して
いる周辺制御装置は、前記再割込み許可指令コードを受
信することにより該再割込み許可指令コードに含まれる
識別子に基づいて再度割込み指令コードを前記バスに出
力するか否かを決定することを特徴とするマルチプロセ
ッサ割込み処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25767687A JPH0199163A (ja) | 1987-10-13 | 1987-10-13 | マルチプロセッサ割込み処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25767687A JPH0199163A (ja) | 1987-10-13 | 1987-10-13 | マルチプロセッサ割込み処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0199163A true JPH0199163A (ja) | 1989-04-18 |
Family
ID=17309556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25767687A Pending JPH0199163A (ja) | 1987-10-13 | 1987-10-13 | マルチプロセッサ割込み処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0199163A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05216835A (ja) * | 1991-10-22 | 1993-08-27 | Bull Hn Inf Syst Inc | 割込み再試行低減装置 |
| US5463739A (en) * | 1992-12-22 | 1995-10-31 | International Business Machines Corporation | Apparatus for vetoing reallocation requests during a data transfer based on data bus latency and the number of received reallocation requests below a threshold |
-
1987
- 1987-10-13 JP JP25767687A patent/JPH0199163A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05216835A (ja) * | 1991-10-22 | 1993-08-27 | Bull Hn Inf Syst Inc | 割込み再試行低減装置 |
| US5664200A (en) * | 1991-10-22 | 1997-09-02 | Bull Hn Information Systems Inc. | Apparatus and method for providing more effective reiterations of interrupt requests in a multiprocessor system |
| US5463739A (en) * | 1992-12-22 | 1995-10-31 | International Business Machines Corporation | Apparatus for vetoing reallocation requests during a data transfer based on data bus latency and the number of received reallocation requests below a threshold |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH023876A (ja) | シングルチップマイクロコンピュータ | |
| JPH0199163A (ja) | マルチプロセッサ割込み処理方式 | |
| JPH05127926A (ja) | タスク制御装置 | |
| JPS6046748B2 (ja) | コンピユ−タの割込処理方式 | |
| JPH0199162A (ja) | マルチプロセッサ割込み処理方式 | |
| JPH0198047A (ja) | 割込み処理方式 | |
| JPH01305461A (ja) | バス使用権制御方式 | |
| JPH056333A (ja) | マルチプロセサシステム | |
| JPH06337796A (ja) | プライオリティアクセス制御装置 | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPH03204744A (ja) | アドレス変換機構 | |
| JPH03223955A (ja) | 情報処理システム | |
| JPH01243158A (ja) | 情報処理装置 | |
| JPH03144757A (ja) | ネットワークシステムにおけるパケット通信方式 | |
| JPH03100853A (ja) | プロセッサ間通信方式 | |
| JPS61105660A (ja) | 割込み制御方式 | |
| JPH03147149A (ja) | データファイルの更新管理方式 | |
| JPS6175453A (ja) | 割込み制御方式 | |
| JPS61157948A (ja) | 割込み要因解析装置 | |
| JPS63103312A (ja) | タイマ制御方式 | |
| JPS61107460A (ja) | マルチプロセツサシステム | |
| JPS63196903A (ja) | プログラマブルコントロ−ラ | |
| JPS63228253A (ja) | 割込み処理方式 | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPS6266370A (ja) | マルチプロセツサシステム |