JPH03100853A - プロセッサ間通信方式 - Google Patents

プロセッサ間通信方式

Info

Publication number
JPH03100853A
JPH03100853A JP23844989A JP23844989A JPH03100853A JP H03100853 A JPH03100853 A JP H03100853A JP 23844989 A JP23844989 A JP 23844989A JP 23844989 A JP23844989 A JP 23844989A JP H03100853 A JPH03100853 A JP H03100853A
Authority
JP
Japan
Prior art keywords
processor
inter
request
shared memory
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23844989A
Other languages
English (en)
Inventor
Shiyuuichi Hiroya
修一 廣屋
Akiko Watanabe
明子 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENKI GIJUTSU JOHO SYST KAIHATSU KK
NEC Corp
Original Assignee
NIPPON DENKI GIJUTSU JOHO SYST KAIHATSU KK
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENKI GIJUTSU JOHO SYST KAIHATSU KK, NEC Corp filed Critical NIPPON DENKI GIJUTSU JOHO SYST KAIHATSU KK
Priority to JP23844989A priority Critical patent/JPH03100853A/ja
Publication of JPH03100853A publication Critical patent/JPH03100853A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、共有メモリ型マルチプロセッサシステムにお
いて、任意のプロセッサに対して情報処理をおこなわせ
るプロセッサ間通信方式に関する。
〔従来の技術〕
従来、マルチプロセッサ・システムにおいて、システム
中の特定のプロセッサに情報処理を要求する場合、対象
となるプロセッサに割込みを起こし、割込み処理のなか
で要求処理をおこなうことでプロセッサ間通信を実現し
ていた。そのため、プロセッサ開割込み機構のないマル
チプロセッサ・システムにおいては、プロセッサ間通信
をおこなう手段は存在しなかった。
本発明の目的は、プロセッサ開割込み機構が無いシテム
においても、プロセッサごとに入力されるクーロツク割
込みを用いることにより、プロセッサ間通信方式を実現
し、かつ、プロセッサ開割込みが実装されているかプロ
セッサごとのクロック割込みが実装されているかによら
ず統一的な処理手段により、プロセッサ間通信をおこな
う方式を提供することにある。
〔発明が解決しようとする課題〕
上記で述べたような技術では、プロセッサ開割込み機構
のないマルチプロセッサ・システムにおいては、プロセ
ッサ間通信をおこなう手段は存在しないという問題点が
あった。
〔課題を解決するための手段〕
本発明の第1のプロセッサ間通信方式の構成は、共有メ
モリを用いたマルチプロセッサシステムにおいて、前記
共有メモリ中に各プロセッサの状態管理をおこなうため
に、プロセッサ識別子、処理要求フィールドを持ったプ
ロセッサ管理ブロックをプロセッサ数だけ有し、前記プ
ロセッサ管理ブロックに書き込む手段と、前記各プロセ
ッサがプロセッサ開割込みに応じて自プロセッサのプロ
セッサ管理ブロックを読む手段と、前記プロセッサ管理
ブロック内の処理要求フィールド内のフラグによってプ
ロセッサへの処理要求の有無と種類とを識別する手段と
を有することにより、任意のプロセッサから任意のプロ
セッサに対して情報処理をおこなわせることを特徴とし
、また、本発明の第2のプロセッサ間通信方式の構成は
、共有メモリを用いたマルチプロセッサシステムにおい
て、前記共有メモリ中に各プロセッサの状態管理をおこ
なうために、プロセッサ識別子、処理要求フィールドを
持ったプロセッサ管理ブロックをプロセッサ数だけ有し
、前記プロセッサ管理ブロックに書き込む手段と、周期
的にプロセッサに割込む割込み(以下、クロック割込み
)に応じて、前記各プロセッサが自プロセッサのプロセ
ッサ管理ブロックを読む手段と、前記プロセッサ管理ブ
ロック内の処理要求フィールド内のフラグによってプロ
セッサへの処理要求の有無と種類とを識別する手段とを
有することにより、任意のブロモ・ツサから任意のプロ
セッサに対して、情報処理をおこなわせることを特徴と
する。
〔実施例〕
次に、本発明について図面を参照して説明する。
本発明の第一の実施例を第1図と第2図により説明する
第1図は本発明により使用するプロセッサ管理ブロック
1である。これは、共有メモリ5上に存在する。システ
ム内の前プロセッサは、それぞれプロセッサ管理ブロッ
ク1が割り当てられる。プロセッサ識別子11は、各プ
ロセッサ固有の識別子である。
要求フィールド12は、1ビツトを1つの要求種別とす
る複数の要求フラッグで構成されている。
処理パラメータ13は、処理をおこなうのに必要なパラ
メータである。
プロセッサ21から異なるプロセッサ31に対して処理
をさせる場合、対象となるプロセッサ31の識別子と同
じプロセッサ識別子11を持つプロセッサ管理ブロック
1を探し出し、要求フィールド12に、させたい処理に
対応した要求フラグを立てる。該当要求フラグを立てる
ためには、要求フィールド12を読み出し、変更し、書
き戻す動作が必要であるが、これらの動作中、他のプロ
セッサが同じ要求フィールド12を更新しないように、
共有バス4を獲得したまま一連の動作をおこなう。
処理要求を実行するにあたりパラメータが必要となる要
求については、同プロセッサ管理ブロック1の処理パラ
メータフィールド13に必要となるパラメータを代入す
る。
第2図に示されているようなプロセッサ同訓込み機構を
持ったシステムにおいては、続いて対象プロセッサにプ
ロセッサ同訓込みを起こす。
プロセッサ21からプロセッサ31にプロセッサ同訓込
みを起こす手段は、バス4を利用して、プロセッサ21
がプロセッサモジュール3のプロセッサ同訓込み発生回
路32がプロセッサ31に対し、割込み要求信号34に
より割込みを起こす。
プロセッサ同訓込みによって割込まれたプロセッサ31
は、要求処理をおこなうため自プロセッサ管理ブロック
1の要求フィールド12の要求をチエツクし、要求のあ
った処理をおこなう。この際、パラメータが必要な処理
においては、処理パラメータ13を参照する。要求フィ
ールド12の要求フラグは、その処理の終了とともにク
リアする。
次に、本発明の第二の実施例を第1図と第3図により説
明する。
プロセッサ21から異なるプロセッサ31に対して処理
をさせる場合、第一の実施例の同様の手段を用いて、共
有メモリ5上にある対象プロセッサ管理ブロック1内の
要求フィールド12にさせたい処理に対応した要求フラ
グを立てる。
プロセッサモジュール3の周期的にプロセッサに割込む
割込み(以下、クロック割込み)発生回数33より、定
期的に各プロセッサにクロック割込み34が起る。クロ
ック割込みによって割込まれたプロセッサ31は、要求
があるかどうかを知るために、自プロセッサのプロセッ
サ管理ブロック1の要求フィールド12のチエツクをお
こない、要求フラグが立てられていた場合のみ、第一の
実施例と同様の手順で要求処理をおこなう。
ただし、クロック割込みにおいてプロセッサ間通信以外
の通常処理を必要とする場合には、これを優先し、要求
フィールド12のチエツクは、その後におこなう。
〔発明の効果〕
従来、プロセッサ同訓込み機構のないシステムにおいて
は、実現することのなかったプロセッサ間通信を、上記
で説明したプロセッサ間通信方式により、プロセッサご
とに入力されるタロツク割込みにより可能とした。さら
にプロセッサ同訓込みが実装されているが、プロセッサ
ごとのクロック割込みが実装されているかによらず、統
一的な処理手順により、プロセッサ間通信をおこなう方
式を提供可能とした。
11・・・プロセッサ識別子、12・・・要求フィール
ド、13・・・要求パラメータ、21.31・・・プロ
セッサ、22.32・・・プロセッサ同訓込み発生回路
、23゜33・・・タロツク割込み発生回路、24.3
4・・・割込み要求信号。

Claims (2)

    【特許請求の範囲】
  1. (1)共有メモリを用いたマルチプロセッサシステムに
    おいて、前記共有メモリ中に各プロセッサの状態管理を
    おこなうために、プロセッサ識別子、処理要求フィール
    ドを持ったプロセッサ管理ブロックをプロセッサ数だけ
    有し、前記プロセッサ管理ブロックに書き込む手段と、
    前記各プロセッサがプロセッサ間割込みに応じて自プロ
    セッサのプロセッサ管理ブロックを読む手段と、前記プ
    ロセッサ管理ブロック内の処理要求フィールド内のフラ
    グによつてプロセッサへの処理要求の有無と種類とを識
    別する手段とを有することにより、任意のプロセッサか
    ら任意のプロセッサに対して情報処理をおこなわせるこ
    とを特徴とするプロセッサ間通信方式。
  2. (2)共有メモリを用いたマルチプロセッサシステムに
    おいて、前記共有メモリ中に各プロセッサの状態管理を
    おこなうために、プロセッサ識別子、処理要求フィール
    ドを持ったプロセッサ管理ブロックをプロセッサ数だけ
    有し、前記プロセッサ管理ブロックに書き込む手段と、
    周期的にプロセッサに割込む割込み(以下、クロック割
    込み)に応じて、前記各プロセッサが自プロセッサのプ
    ロセッサ管理ブロックを読む手段と、前記プロセッサ管
    理ブロック内の処理要求フィールド内のフラグによつて
    プロセッサへの処理要求の有無と種類とを識別する手段
    とを有することにより、任意のプロセッサから任意のプ
    ロセッサに対して、情報処理をおこなわせることを特徴
    とするプロセッサ間通信方式。
JP23844989A 1989-09-14 1989-09-14 プロセッサ間通信方式 Pending JPH03100853A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23844989A JPH03100853A (ja) 1989-09-14 1989-09-14 プロセッサ間通信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23844989A JPH03100853A (ja) 1989-09-14 1989-09-14 プロセッサ間通信方式

Publications (1)

Publication Number Publication Date
JPH03100853A true JPH03100853A (ja) 1991-04-25

Family

ID=17030386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23844989A Pending JPH03100853A (ja) 1989-09-14 1989-09-14 プロセッサ間通信方式

Country Status (1)

Country Link
JP (1) JPH03100853A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414922B1 (ko) * 1995-12-22 2004-03-27 삼성전자주식회사 통신 모듈의 보드 선택장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414922B1 (ko) * 1995-12-22 2004-03-27 삼성전자주식회사 통신 모듈의 보드 선택장치

Similar Documents

Publication Publication Date Title
JPH0131214B2 (ja)
EP0431326A2 (en) Inter-processor interrupts in an n-element multi-processor
EP0287295A2 (en) Multiple I/O bus virtual broadcast of programmed I/O instructions
CN111258950A (zh) 原子访存方法、存储介质、计算机设备、装置和系统
JPH03100853A (ja) プロセッサ間通信方式
CN111258653B (zh) 原子访存方法、存储介质、计算机设备、装置和系统
JP2970082B2 (ja) 仮想クラスタ間通信処理装置
JP3073903B2 (ja) 情報処理装置及びそのi/o割込み制御方法
JPH04355836A (ja) 仮想計算機間データ転送処理装置
JPH07120343B2 (ja) マルチプロセッサシステム
JPS6049464A (ja) マルチプロセッサ計算機におけるプロセッサ間通信方式
JPS63113637A (ja) ハツシユ・テ−ブル・エントリ排他処理方式
JPH03232051A (ja) セマフォアクセス制御方法
JPH09330239A (ja) 排他制御方法
JPH02311903A (ja) プログラマブルコントローラ
JPH02230429A (ja) データアクセス制御方式
JPH03147149A (ja) データファイルの更新管理方式
JPS61260345A (ja) マルチプロセサ間のバス制御方式
JPS5815815B2 (ja) 共通情報管理方式
JPH01152539A (ja) 割込み処理方式
JPS6022784B2 (ja) 重複デ−タの完全性維持方式
JPS6267648A (ja) 排他制御命令処理方式
JPS62233876A (ja) 制御権決定方法
KR20020063365A (ko) 다중 프로세서의 공유메모리 실시간 공유 사용방법
JPS62217326A (ja) 複数os格納切替可能コンピユ−タ