JPS5815815B2 - 共通情報管理方式 - Google Patents
共通情報管理方式Info
- Publication number
- JPS5815815B2 JPS5815815B2 JP51137782A JP13778276A JPS5815815B2 JP S5815815 B2 JPS5815815 B2 JP S5815815B2 JP 51137782 A JP51137782 A JP 51137782A JP 13778276 A JP13778276 A JP 13778276A JP S5815815 B2 JPS5815815 B2 JP S5815815B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- information
- access
- machine language
- micro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Storage Device Security (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は機械語プログラムとマイクロ・プログラム間あ
るいはマイクロ・プログラム同土間とで相互に情報を直
接授受する為に共通記憶装置を設け、該装置への接近を
制御してなる共通情報管理方式に関するものである。
るいはマイクロ・プログラム同土間とで相互に情報を直
接授受する為に共通記憶装置を設け、該装置への接近を
制御してなる共通情報管理方式に関するものである。
従来のこの種マイクロ・フ宅グラム制御方式によって実
現される単数または複数の情報処理装置では、マイクロ
・プログラムのオペランド指定による直接接近可能な記
憶装置と機械語プログラムのオペランド指定による直接
接近可能な記憶装置とは分離していた。
現される単数または複数の情報処理装置では、マイクロ
・プログラムのオペランド指定による直接接近可能な記
憶装置と機械語プログラムのオペランド指定による直接
接近可能な記憶装置とは分離していた。
しかし、ファームウェア化の拡大や計算機複合体の発展
によって、マイクロ・プログラム相互あるいはマイクロ
・プログラムと機械語プログラム間での授受すべきデー
タの量、頻度が増加し、従来方式ではオーバヘッドが著
しく増大し、効率が低下すると云う欠点があった。
によって、マイクロ・プログラム相互あるいはマイクロ
・プログラムと機械語プログラム間での授受すべきデー
タの量、頻度が増加し、従来方式ではオーバヘッドが著
しく増大し、効率が低下すると云う欠点があった。
この場合、上記従来方式においてオーバーヘッドが著し
く増大してしまうのは、機械語プログラムレベル→マイ
クロプログラムレベル→機械語フログラムレベルなる２
段構えの実行となっていたためである。
く増大してしまうのは、機械語プログラムレベル→マイ
クロプログラムレベル→機械語フログラムレベルなる２
段構えの実行となっていたためである。
又、直接授受する方式の実現には、共通に接近する情報
の破壊、誤りの防止の為の技法が不充分であった。
の破壊、誤りの防止の為の技法が不充分であった。
本発明は以上のような点に鑑みてなされたもので上記従
来の欠点を除去する為、機械語プログラムおよびマイク
ロ・プログラム双方から接近可能な共通記憶装置を設け
、更に接近時の情報と予め用意された接近制限情報とに
よって接近の妥当性を審査し、格納データの不当破壊、
誤処理などの発生を防止する制御装置を付加してなる共
通情報管理方式を提供するもので、以下図面について詳
細に説明する。
来の欠点を除去する為、機械語プログラムおよびマイク
ロ・プログラム双方から接近可能な共通記憶装置を設け
、更に接近時の情報と予め用意された接近制限情報とに
よって接近の妥当性を審査し、格納データの不当破壊、
誤処理などの発生を防止する制御装置を付加してなる共
通情報管理方式を提供するもので、以下図面について詳
細に説明する。
すなわち図は本発明の一実施例を示すものであって、１
，２はそれぞれ機械語プログラム・レベル、マイクロ・
プログラムレベルで接近可能なマイクロ・プログラム制
御方式によって実現された情報処理装置としての接近装
置であり、３は接近動作の信号線、４は接近対象データ
のアドレス保持レジスタ、５はデータの保持レジスタで
ある。
，２はそれぞれ機械語プログラム・レベル、マイクロ・
プログラムレベルで接近可能なマイクロ・プログラム制
御方式によって実現された情報処理装置としての接近装
置であり、３は接近動作の信号線、４は接近対象データ
のアドレス保持レジスタ、５はデータの保持レジスタで
ある。
また６は機械語プログラムおよびマイクロ・プログラム
の各オペランドで指定可能な共通記憶装置、７は接近制
限情報の格納装置、８は接近要求の妥当性を審査する接
近制御装置である。
の各オペランドで指定可能な共通記憶装置、７は接近制
限情報の格納装置、８は接近要求の妥当性を審査する接
近制御装置である。
さらに９はアドレス保持レジスタ４から接近制御装置８
へのアドレス情報の送信路、１０はデータ保持レジヌタ
５と共通記憶装置６との間のデータ転送路、１１は格納
装置７と接近制御装置８間の制御情報転送路、１２は接
近制御装置８から共通記憶装置６へのアドレス情報送信
路である。
へのアドレス情報の送信路、１０はデータ保持レジヌタ
５と共通記憶装置６との間のデータ転送路、１１は格納
装置７と接近制御装置８間の制御情報転送路、１２は接
近制御装置８から共通記憶装置６へのアドレス情報送信
路である。
而して以上の構成において機械語プログラムレベルまた
はマイクロ・プログラムレベルの接近装置１又は２が順
次に、あるいは１および２が同時に共通記憶装置６へ接
近を要求する場合の動作は、以下の通りである。
はマイクロ・プログラムレベルの接近装置１又は２が順
次に、あるいは１および２が同時に共通記憶装置６へ接
近を要求する場合の動作は、以下の通りである。
すなわちそれぞれの接近装置１．２は、各々接近動作の
信号線３にオペランドで指示された接近動作に関する情
報、例えば接近要求装置コード、接近法（読出し、書込
みｅｔｃ）の区別を送出すると共に、アドレス情報の送
信路９に接近データ・アドレスを乗せて接近制御装置８
へ送出する。
信号線３にオペランドで指示された接近動作に関する情
報、例えば接近要求装置コード、接近法（読出し、書込
みｅｔｃ）の区別を送出すると共に、アドレス情報の送
信路９に接近データ・アドレスを乗せて接近制御装置８
へ送出する。
そしてこの接近制御装置８は、これらの情報と接近制限
情報の格納装置７から制御情報転送路１１を経由して得
た接近制限情報によって、一つ又は複数要求の妥当性選
択を行ない、妥当なもの一つをアドレス情報送信路１２
を通じアドレス情報を且つ制御情報転送路１１を通じ送
受動作指示を共通記憶装置６に与える。
情報の格納装置７から制御情報転送路１１を経由して得
た接近制限情報によって、一つ又は複数要求の妥当性選
択を行ない、妥当なもの一つをアドレス情報送信路１２
を通じアドレス情報を且つ制御情報転送路１１を通じ送
受動作指示を共通記憶装置６に与える。
またこれと同時に接近動作の信号線３を通じて接近光へ
指示すると共に、データ転送路１０を通じてデータを授
受する事を指示する。
指示すると共に、データ転送路１０を通じてデータを授
受する事を指示する。
すなわち以上のような構成と動作により、機械語プログ
ラムとマイクロ・プログラムまたはマイクロ・プログラ
ムとマイクロ・プログラム間で誤処理なしに直接オペラ
ンド指定で任意のデータを共用する事ができるように共
通情報管理がなし得ることになる。
ラムとマイクロ・プログラムまたはマイクロ・プログラ
ムとマイクロ・プログラム間で誤処理なしに直接オペラ
ンド指定で任意のデータを共用する事ができるように共
通情報管理がなし得ることになる。
そして以上において接近制御情報の具体例としては接近
要求元、接近データ、接近法、接近頻度、接近優先度な
どがある。
要求元、接近データ、接近法、接近頻度、接近優先度な
どがある。
なお以上の説明は二台の接近装置を対象としたがこれに
限らず単数または複数の接近装置を対象とし得ることは
云うまでもない。
限らず単数または複数の接近装置を対象とし得ることは
云うまでもない。
但し単数の場合は機械語プログラムとマイクロ・プログ
ラム間で相互に接近せしめる場合に有効となる。
ラム間で相互に接近せしめる場合に有効となる。
すなわち、この発明方式は従来方式のように機械語フロ
グラムレベル分マイクロプログラムレベル４機械語プロ
グラムレベルなる２段構えの実行によってメモリ共用の
ため制御をなすものでなく、最下位レベルのマイクロプ
ログラムレベル（によるハード構成）だけで共通記憶装
置の競合防止を実現しているので、オーバーヘッドの増
大を抑制して効率の向上に寄与し得るものである。
グラムレベル分マイクロプログラムレベル４機械語プロ
グラムレベルなる２段構えの実行によってメモリ共用の
ため制御をなすものでなく、最下位レベルのマイクロプ
ログラムレベル（によるハード構成）だけで共通記憶装
置の競合防止を実現しているので、オーバーヘッドの増
大を抑制して効率の向上に寄与し得るものである。
また、本発明方式は従来方式による競合防止に比して競
合頻度、処理完了許容時間の桁違いの厳しさ等が要求さ
れるものであるが、それに充分窓じることができるもの
である。
合頻度、処理完了許容時間の桁違いの厳しさ等が要求さ
れるものであるが、それに充分窓じることができるもの
である。
従って以上説明したようにこの発明によれば、（１）機
械語プログラムとマイクロ・プログラム、あるいは、マ
イクロ・プログラム相互に直接、データを共用する事 （２）共用に伴なうデータの破壊、誤処理などを防止し
、かつ又、接近要求間のヌケジュールを任意に行なう事 が効果的に実現できる極めて良好な共通情報管理方式を
提供することが可能となる。
械語プログラムとマイクロ・プログラム、あるいは、マ
イクロ・プログラム相互に直接、データを共用する事 （２）共用に伴なうデータの破壊、誤処理などを防止し
、かつ又、接近要求間のヌケジュールを任意に行なう事 が効果的に実現できる極めて良好な共通情報管理方式を
提供することが可能となる。
図は、本発明に係る共通情報管理方式の一実施例を示す
要部の構成図である。 １・・・・・・機械語プログラムレベル接近装置、２・
・・・・・マイクロ・プログラムレベル接近装置、３・
・・・・・接近動作の信号線、４・・・・・・アドレス
保持レジスタ、５・・・・・・データ保持レジヌタ、６
・・・・・・共通記憶装置、７・・・・・・格納装置、
８・・・・・・接近制御装置、９・・・・・・アドレス
情報送信路、１０・・・・・・データ転送路、１１・・
・・・・制御情報転送路、１２・・・・・・アドレス情
報送信路。
要部の構成図である。 １・・・・・・機械語プログラムレベル接近装置、２・
・・・・・マイクロ・プログラムレベル接近装置、３・
・・・・・接近動作の信号線、４・・・・・・アドレス
保持レジスタ、５・・・・・・データ保持レジヌタ、６
・・・・・・共通記憶装置、７・・・・・・格納装置、
８・・・・・・接近制御装置、９・・・・・・アドレス
情報送信路、１０・・・・・・データ転送路、１１・・
・・・・制御情報転送路、１２・・・・・・アドレス情
報送信路。
Claims (1)
- １ マイクロ・プログラム制御方式による単数または複
数の情報処理装置において、前記情報処理装置が単数の
場合には機械語プログラムとマイクロ・プログラム間で
または前記情報処理装置が複数の場合には双方のマイク
ロ・プログラム同土間および機械語プログラムとマイク
ロ・プログラム間で各種の情報を直接授受する為に、マ
イクロ・プログラムおよび機械語プログラムの各オペラ
ンドで指定可能な共通記憶装置を設けると共に、この共
通記憶装置内のデータに対する接近の妥当性を予め用意
された接近制御情報によって審査すると共に不当破壊や
誤処理の発生を防止する制御装置を付加してなる事を特
徴とする共通情報管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51137782A JPS5815815B2 (ja) | 1976-11-18 | 1976-11-18 | 共通情報管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51137782A JPS5815815B2 (ja) | 1976-11-18 | 1976-11-18 | 共通情報管理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5362939A JPS5362939A (en) | 1978-06-05 |
| JPS5815815B2 true JPS5815815B2 (ja) | 1983-03-28 |
Family
ID=15206706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51137782A Expired JPS5815815B2 (ja) | 1976-11-18 | 1976-11-18 | 共通情報管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5815815B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60243743A (ja) * | 1984-05-18 | 1985-12-03 | Hitachi Ltd | 多重マイクロプログラム制御方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5024045A (ja) * | 1973-06-29 | 1975-03-14 | ||
| JPS51116631A (en) * | 1975-04-07 | 1976-10-14 | Hitachi Ltd | Multiple application control system for memory device |
-
1976
- 1976-11-18 JP JP51137782A patent/JPS5815815B2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5024045A (ja) * | 1973-06-29 | 1975-03-14 | ||
| JPS51116631A (en) * | 1975-04-07 | 1976-10-14 | Hitachi Ltd | Multiple application control system for memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5362939A (en) | 1978-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6054052A (ja) | 処理継続方式 | |
| US6665747B1 (en) | Method and apparatus for interfacing with a secondary storage system | |
| US5136714A (en) | Method and apparatus for implementing inter-processor interrupts using shared memory storage in a multi-processor computer system | |
| JP2539352B2 (ja) | 階層型多重計算機システム | |
| CA1273123A (en) | Vector access control system | |
| JPH0354660A (ja) | マルチプロセッサシステムにおける共有メモリ管理方式 | |
| JPH01269142A (ja) | 計算機システム | |
| US4096570A (en) | Subchannel memory access control system | |
| JPS5835295B2 (ja) | マスタ・スレ−ブ・システムにおけるデ−タ転送方式 | |
| JPS56114062A (en) | Multiplex information process system | |
| JPS5815815B2 (ja) | 共通情報管理方式 | |
| JPS599767A (ja) | マルチプロセツサ装置 | |
| US5898840A (en) | Maintaining a sequential store order (SSO) in a non-SSO machine | |
| GB1532251A (en) | Multi-programmed data processor | |
| JPS599928B2 (ja) | チヤネル制御方式 | |
| JPS62226367A (ja) | デイジタル計算機システム | |
| JP3252464B2 (ja) | 仮想計算機システム | |
| JP2864496B2 (ja) | 多重処理計算機 | |
| JP3140028B2 (ja) | サブルーチンの引数の受け渡し方式 | |
| JPH03100853A (ja) | プロセッサ間通信方式 | |
| JPS583253B2 (ja) | マルチプロセツサシステム | |
| JPH04291642A (ja) | キャッシュ制御方式 | |
| JPS59121455A (ja) | プレフイクシング方式 | |
| JPH0219495B2 (ja) | ||
| JPH03252856A (ja) | プログラムの処理方式 |