JP2864496B2 - 多重処理計算機 - Google Patents
多重処理計算機Info
- Publication number
- JP2864496B2 JP2864496B2 JP63092508A JP9250888A JP2864496B2 JP 2864496 B2 JP2864496 B2 JP 2864496B2 JP 63092508 A JP63092508 A JP 63092508A JP 9250888 A JP9250888 A JP 9250888A JP 2864496 B2 JP2864496 B2 JP 2864496B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- stop
- execution
- instruction
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Multi Processors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】 〔概 要〕 仮想計算機を実行する多重処理計算機に関し、 処理装置間で排他的に実行する必要のある仮想計算機
命令の実行制御を効率よく行うための命令実行制御機構
を目的とし、 仮想計算機を実行するゲストモードを有する複数の処
理装置と、前記複数の処理装置を接続する制御装置とか
らなる多重処理計算機において、前記処理装置には、ゲ
ストモードの場合に所定の命令の実行に先立って、他の
前記処理装置の命令実行の停止を要求する停止要求信号
を前記制御装置に送信するとともに、自処理装置の命令
実行の停止を要求する信号を出力する手段と、自処理装
置の命令実行の停止を要求する前記信号又は前記制御装
置から送信された停止制御信号により、命令の実行を停
止する手段と、命令実行停止の制御の解除を示す進行制
御信号を前記制御装置から受信することにより、前記所
定の命令を実行する手段とを設け、前記制御装置には、
いずれかの処理装置から前記停止要求信号を受信する
と、全処理装置に前記停止制御信号を送信する手段と、
前記停止要求信号を送信している一つ又は複数の前記処
理装置のうち、所定の優先順序の最も高い順位を設定し
てある一つの処理装置に対して、前記進行制御信号を送
信する手段を設けるように構成する。
命令の実行制御を効率よく行うための命令実行制御機構
を目的とし、 仮想計算機を実行するゲストモードを有する複数の処
理装置と、前記複数の処理装置を接続する制御装置とか
らなる多重処理計算機において、前記処理装置には、ゲ
ストモードの場合に所定の命令の実行に先立って、他の
前記処理装置の命令実行の停止を要求する停止要求信号
を前記制御装置に送信するとともに、自処理装置の命令
実行の停止を要求する信号を出力する手段と、自処理装
置の命令実行の停止を要求する前記信号又は前記制御装
置から送信された停止制御信号により、命令の実行を停
止する手段と、命令実行停止の制御の解除を示す進行制
御信号を前記制御装置から受信することにより、前記所
定の命令を実行する手段とを設け、前記制御装置には、
いずれかの処理装置から前記停止要求信号を受信する
と、全処理装置に前記停止制御信号を送信する手段と、
前記停止要求信号を送信している一つ又は複数の前記処
理装置のうち、所定の優先順序の最も高い順位を設定し
てある一つの処理装置に対して、前記進行制御信号を送
信する手段を設けるように構成する。
本発明は、仮想計算機を実行する多重処理計算機にお
ける、処理装置間で排他的に実行する必要のある仮想計
算機命令の命令実行制御機構に関する。
ける、処理装置間で排他的に実行する必要のある仮想計
算機命令の命令実行制御機構に関する。
計算機において、別の１以上の仮想的な計算機システ
ム、いわゆる仮想計算機を制御する方式はよく知られて
いる。
ム、いわゆる仮想計算機を制御する方式はよく知られて
いる。
その場合に各仮想計算機は、実計算機の仮想計算機制
御用のモニタプログラム（以下において、VMモニタとい
う）の制御下にあり、VMモニタによって制御を渡された
仮想計算機が、実計算機の処理装置で実行される。
御用のモニタプログラム（以下において、VMモニタとい
う）の制御下にあり、VMモニタによって制御を渡された
仮想計算機が、実計算機の処理装置で実行される。
公知の仮想計算機制御の一方式では、VMモニタの管理
下の仮想記憶領域を、仮想計算機から実記憶として見え
るように制御するので、その場合の仮想計算機の（仮想
の）実記憶ページにはVMモニタによって、いわゆるペー
ジングの制御が行われる。
下の仮想記憶領域を、仮想計算機から実記憶として見え
るように制御するので、その場合の仮想計算機の（仮想
の）実記憶ページにはVMモニタによって、いわゆるペー
ジングの制御が行われる。
仮想記憶方式の計算機においては、公知のように主記
憶装置上の記憶領域を例えば２キロバイトごとに分割し
たブロックの実ページを単位として管理し、仮想記憶領
域の所要の仮想ページに実記憶ページを割り当てる。
憶装置上の記憶領域を例えば２キロバイトごとに分割し
たブロックの実ページを単位として管理し、仮想記憶領
域の所要の仮想ページに実記憶ページを割り当てる。
このような実ページの仮想ページの割当及び割当の解
除に関する、いわゆるページングの制御のために、各実
ページのアクセス状況を示す情報が必要であり、例えば
参照ビット及び更新ビットと呼ばれる各１ビットを、各
実ページに対応して設ける方式がよく知られている。
除に関する、いわゆるページングの制御のために、各実
ページのアクセス状況を示す情報が必要であり、例えば
参照ビット及び更新ビットと呼ばれる各１ビットを、各
実ページに対応して設ける方式がよく知られている。
その場合に、参照ビット及び更新ビットは実ページが
割り当てられたとき“0"にリセットしておき、その実ペ
ージ内の領域にアクセスがあると、アクセスと一体の動
作として、対応する参照ビットを“1"にセットし、更に
そのアクセスがデータを書き込むためのアクセスである
と更新ビットも“1"にセットするようにした制御機構が
設けられる。
割り当てられたとき“0"にリセットしておき、その実ペ
ージ内の領域にアクセスがあると、アクセスと一体の動
作として、対応する参照ビットを“1"にセットし、更に
そのアクセスがデータを書き込むためのアクセスである
と更新ビットも“1"にセットするようにした制御機構が
設けられる。
そのようにすることにより両ビットは、ページング制
御において、当該ページが現在必要度の高いページか、
又ページ割当を切り換えた場合にページアウトが必要か
等を判断するための資料として使用することができる。
御において、当該ページが現在必要度の高いページか、
又ページ割当を切り換えた場合にページアウトが必要か
等を判断するための資料として使用することができる。
両ビットは一般のデータやプログラムとは別の制御情
報であるので、プログラムの記憶空間とは別に設ける記
憶機構に、同様の取扱が必要な記憶保護機能のための５
ビットの情報と共に、合計７ビットのキー情報として保
持される。
報であるので、プログラムの記憶空間とは別に設ける記
憶機構に、同様の取扱が必要な記憶保護機能のための５
ビットの情報と共に、合計７ビットのキー情報として保
持される。
従って、それらの情報にアクセスするためには特別の
命令が必要になり、例えば、キー情報を読み出すための
ISK（Insert Storage Key）命令、キー情報を更新する
ためのSSK（Set Storage Key）命令、及び参照ビットと
更新ビットを読み、且つ参照ビットを“0"にリセットす
るためのRRB（Reset Reference Bit）命令等がある。
命令が必要になり、例えば、キー情報を読み出すための
ISK（Insert Storage Key）命令、キー情報を更新する
ためのSSK（Set Storage Key）命令、及び参照ビットと
更新ビットを読み、且つ参照ビットを“0"にリセットす
るためのRRB（Reset Reference Bit）命令等がある。
こゝで、仮想計算機の場合にも、仮想計算機の実行に
よってアクセスされた実ページについて、前記の制御機
構がはたらいて、参照ビット及び更新ビットのセットが
行われ、その実ページがその仮想計算機に割り当てられ
ている状態が継続する限りにおいて、仮想計算機のプロ
グラムは両ビットを正しく使用することができる。
よってアクセスされた実ページについて、前記の制御機
構がはたらいて、参照ビット及び更新ビットのセットが
行われ、その実ページがその仮想計算機に割り当てられ
ている状態が継続する限りにおいて、仮想計算機のプロ
グラムは両ビットを正しく使用することができる。
しかし、前記のように仮想計算機に直接見える仮想の
実ページ（以下に仮想実ページという）は、VMモニタが
準備する仮想空間の仮想ページであって、その仮想ペー
ジに実際の実ページが割り当てられることになるので、
仮想実ページに割り当てられている実ページはVMモニタ
のページング制御によって別の実ページに切り換えられ
ることが起こり得る。
実ページ（以下に仮想実ページという）は、VMモニタが
準備する仮想空間の仮想ページであって、その仮想ペー
ジに実際の実ページが割り当てられることになるので、
仮想実ページに割り当てられている実ページはVMモニタ
のページング制御によって別の実ページに切り換えられ
ることが起こり得る。
その結果、参照及び更新ビットが当然異なることにな
るが、仮想計算機に対してシミュレートする実ページ即
ち仮想実ページとしては、実ページの切換に関わらず同
一の仮想実ページとして参照ビット及び更新ビットの内
容が継続していなければならない。
るが、仮想計算機に対してシミュレートする実ページ即
ち仮想実ページとしては、実ページの切換に関わらず同
一の仮想実ページとして参照ビット及び更新ビットの内
容が継続していなければならない。
このためにVMモニタは仮想計算機ごとに、仮想実ペー
ジに対応してキー情報を保持する仮想キー情報領域を設
け、処理装置の仮想計算機の実行に特有の制御のために
設けるゲストモードにおいて前記のキー情報処理命令が
実行される場合には、当該実ページのキー情報と仮想キ
ー情報領域の対応情報の両者を参照して、仮想実ページ
の状態の継続性に矛盾の無いように処理し、実行結果に
おいては両情報が一致するようにする。
ジに対応してキー情報を保持する仮想キー情報領域を設
け、処理装置の仮想計算機の実行に特有の制御のために
設けるゲストモードにおいて前記のキー情報処理命令が
実行される場合には、当該実ページのキー情報と仮想キ
ー情報領域の対応情報の両者を参照して、仮想実ページ
の状態の継続性に矛盾の無いように処理し、実行結果に
おいては両情報が一致するようにする。
即ち、SSK命令では指定のキー情報を両者に設定す
る。ISK命令では両者の論理和を読み取り結果とし、同
じ内容を両者に設定する。又、RRB命令では両者の論理
和の参照ビットと更新ビットを読み取り結果とし、同じ
値の更新ビットと“0"の参照ビットとを両者の新内容と
して設定する。
る。ISK命令では両者の論理和を読み取り結果とし、同
じ内容を両者に設定する。又、RRB命令では両者の論理
和の参照ビットと更新ビットを読み取り結果とし、同じ
値の更新ビットと“0"の参照ビットとを両者の新内容と
して設定する。
こゝで、もし２以上の処理装置で同じ仮想計算機が実
行されていて、両処理装置の仮想計算機が並行して同じ
仮想実ページに対するキー情報処理命令を実行すると、
実ページのキー情報と仮想キー情報領域のキー情報との
両者を処理しなければならないために、両処理装置の実
行のタイミングにより、例えば仮想キー情報領域には一
方の処理装置のSSK命令実行により強制的に設定される
キー情報が設定され、実ページのキー情報には他方の処
理装置のRRB命令実行結果が設定されて、両処理装置の
命令実行が終わったとき実ページのキー情報と仮想キー
情報領域のキー情報とが一致していない状態が発生し、
その後の処理に矛盾を生じる可能性がある。
行されていて、両処理装置の仮想計算機が並行して同じ
仮想実ページに対するキー情報処理命令を実行すると、
実ページのキー情報と仮想キー情報領域のキー情報との
両者を処理しなければならないために、両処理装置の実
行のタイミングにより、例えば仮想キー情報領域には一
方の処理装置のSSK命令実行により強制的に設定される
キー情報が設定され、実ページのキー情報には他方の処
理装置のRRB命令実行結果が設定されて、両処理装置の
命令実行が終わったとき実ページのキー情報と仮想キー
情報領域のキー情報とが一致していない状態が発生し、
その後の処理に矛盾を生じる可能性がある。
本発明は、仮想計算機を実行する多重処理計算機にお
ける、処理装置間で排他的に実行する必要のある仮想計
算機命令の実行制御を比較的簡易な構成で効率よく行う
ための命令実行制御機構を目的とする。
ける、処理装置間で排他的に実行する必要のある仮想計
算機命令の実行制御を比較的簡易な構成で効率よく行う
ための命令実行制御機構を目的とする。
図は、本発明の構成を示すブロック図である。
図は多重処理計算機の構成を示し、複数の処理装置１
を接続して、処理装置１及びその他の装置間の情報授受
を制御する主記憶制御装置２において、処理処理１には
モード表示10と所定命令種別で停止要求信号11を発行す
る停止要求発生部12と、停止制御信号13に応答して停止
応答信号14を発生する応答部15と、進行制御信号16を受
信し、命令実行処理部17の処理を所定条件で停止する停
止制御部18を設け、主記憶制御装置２には全処理装置１
の停止要求信号11を受けて、全処理装置１に停止要求信
号13を送出する停止要求伝播部20と、停止要求信号11と
停止応答信号14を受けて、処理装置１へ進行制御信号16
を送る停止要求選択部21を設ける。
を接続して、処理装置１及びその他の装置間の情報授受
を制御する主記憶制御装置２において、処理処理１には
モード表示10と所定命令種別で停止要求信号11を発行す
る停止要求発生部12と、停止制御信号13に応答して停止
応答信号14を発生する応答部15と、進行制御信号16を受
信し、命令実行処理部17の処理を所定条件で停止する停
止制御部18を設け、主記憶制御装置２には全処理装置１
の停止要求信号11を受けて、全処理装置１に停止要求信
号13を送出する停止要求伝播部20と、停止要求信号11と
停止応答信号14を受けて、処理装置１へ進行制御信号16
を送る停止要求選択部21を設ける。
各処理装置１には仮想計算機を実行するゲストモード
を示すモード表示10を有し、停止要求発生部12はモード
表示10がゲストモードの場合に、所定の命令の実行に先
立って、他の処理装置の停止を要求するための停止要求
信号11を送信する。
を示すモード表示10を有し、停止要求発生部12はモード
表示10がゲストモードの場合に、所定の命令の実行に先
立って、他の処理装置の停止を要求するための停止要求
信号11を送信する。
主記憶制御装置２は停止要求信号11を受信して停止要
求伝播部20により全処理装置１に停止制御信号13として
中継すると共に、停止要求選択部21により停止要求信号
11を送信している処理装置１のうち、所定の優先順位の
最も高い順位を設定してある１処理装置を選択し、要す
れば停止応答信号14を参照して進行制御信号16を送信す
る。
求伝播部20により全処理装置１に停止制御信号13として
中継すると共に、停止要求選択部21により停止要求信号
11を送信している処理装置１のうち、所定の優先順位の
最も高い順位を設定してある１処理装置を選択し、要す
れば停止応答信号14を参照して進行制御信号16を送信す
る。
処理装置１では、停止制御信号13を応答部15で受信し
たことにより、停止制御部18に通知して命令の実行を停
止すると共に、要すれば停止応答信号14を送出する。
たことにより、停止制御部18に通知して命令の実行を停
止すると共に、要すれば停止応答信号14を送出する。
停止制御部18は停止要求発生部12からの信号又は応答
部15からの信号で命令実行処理部17に命令実行を停止す
る信号を送り、停止要求発生部12からの信号で停止して
いる場合には、進行制御信号16を受信することにより、
命令実行処理部17に対する命令実行停止の制御を解除す
る。
部15からの信号で命令実行処理部17に命令実行を停止す
る信号を送り、停止要求発生部12からの信号で停止して
いる場合には、進行制御信号16を受信することにより、
命令実行処理部17に対する命令実行停止の制御を解除す
る。
以上の制御方式により、前記キー情報処理命令等の必
要な命令の実行に際して、１処理装置の命令実行のみを
進行させ、その他の処理装置を停止することにより、処
理装置間の排他制御を行うことができる。
要な命令の実行に際して、１処理装置の命令実行のみを
進行させ、その他の処理装置を停止することにより、処
理装置間の排他制御を行うことができる。
図は多重処理計算機の構成を示し、複数の処理装置１
は公知のように主記憶制御装置２に接続して、主記憶制
御装置２により各処理装置１から主記憶装置（図示せ
ず）へのアクセス及び処理装置間の情報授受を制御す
る。
は公知のように主記憶制御装置２に接続して、主記憶制
御装置２により各処理装置１から主記憶装置（図示せ
ず）へのアクセス及び処理装置間の情報授受を制御す
る。
各処理装置１には仮想計算機を実行するゲストモード
を有し、命令実行処理部17は通常のように命令のフェッ
チ、解釈、実効を処理すると共に、モード表示10がゲス
トモードを表示している場合には、所定の命令につい
て、その実行処理を仮想計算機のために定義された処理
に変更して実行するように構成されている。
を有し、命令実行処理部17は通常のように命令のフェッ
チ、解釈、実効を処理すると共に、モード表示10がゲス
トモードを表示している場合には、所定の命令につい
て、その実行処理を仮想計算機のために定義された処理
に変更して実行するように構成されている。
各処理装置１の停止要求発生部12はモード表示10の表
示、及び実行する命令の命令種別を示すように命令実行
処理部17から送る信号とを入力として、ゲストモードの
場合に、所定の命令例えば前記のキー情報処理命令が実
行されることを検出すると、他の処理装置の停止を要求
するための停止要求信号11を主記憶制御装置２へ送信す
る。又停止制御部18に信号を送って、命令実行処理部17
の命令の実行を停止させる。
示、及び実行する命令の命令種別を示すように命令実行
処理部17から送る信号とを入力として、ゲストモードの
場合に、所定の命令例えば前記のキー情報処理命令が実
行されることを検出すると、他の処理装置の停止を要求
するための停止要求信号11を主記憶制御装置２へ送信す
る。又停止制御部18に信号を送って、命令実行処理部17
の命令の実行を停止させる。
主記憶制御装置２は何れかの処理装置１から停止要求
信号11を受信すると、停止要求伝播部20により全処理装
置１に停止制御信号13として中継し、各処理装置１はこ
の停止制御信号13を応答部15で受信すると、停止制御部
18に通知して命令の実行を停止すると共に、主記憶制御
装置２へ停止応答信号14を送出する。
信号11を受信すると、停止要求伝播部20により全処理装
置１に停止制御信号13として中継し、各処理装置１はこ
の停止制御信号13を応答部15で受信すると、停止制御部
18に通知して命令の実行を停止すると共に、主記憶制御
装置２へ停止応答信号14を送出する。
そこで、主記憶制御装置２では、停止要求選択部21に
より停止要求信号11を送信している処理装置１のうちの
１装置を設定されている優先順位で選択し、全処理装置
１から停止応答信号14を受信していることを確認して、
選択した処理装置１のみへ進行制御信号16を送出する。
より停止要求信号11を送信している処理装置１のうちの
１装置を設定されている優先順位で選択し、全処理装置
１から停止応答信号14を受信していることを確認して、
選択した処理装置１のみへ進行制御信号16を送出する。
処理装置１では、停止制御部18が進行制御信号16を受
信し、停止要求発生部12からの信号で停止している場合
に進行制御信号16を受信することにより、命令実行処理
部17に対する命令実行停止の制御を解除するので、命令
実行処理部17は停止していたキー情報処理命令の実行を
開始する。
信し、停止要求発生部12からの信号で停止している場合
に進行制御信号16を受信することにより、命令実行処理
部17に対する命令実行停止の制御を解除するので、命令
実行処理部17は停止していたキー情報処理命令の実行を
開始する。
その結果、停止要求発生部12が、停止要求信号11を発
行する要因となったキー情報処理命令等の実行完了を検
出すると、停止要求信号11を終了させる。
行する要因となったキー情報処理命令等の実行完了を検
出すると、停止要求信号11を終了させる。
こゝで他の処理装置から停止要求信号11が出ていなけ
れば、停止要求信号11がすべて終了することにより、主
記憶制御装置２からの停止制御信号13及び進行制御信号
16が終了し、全処理装置１の命令実行が通常の状態に復
旧して再開される。
れば、停止要求信号11がすべて終了することにより、主
記憶制御装置２からの停止制御信号13及び進行制御信号
16が終了し、全処理装置１の命令実行が通常の状態に復
旧して再開される。
しかし、もし他の１以上の処理装置１からも停止要求
信号11が発行されている場合には、停止要求選択部21に
入力している停止要求信号11の１つが消えることによっ
て、別の処理装置が選択され、その処理装置１に対して
進行制御信号16を送出するように動作するので、新たに
進行制御信号16を受け取った処理装置１で命令が実行さ
れる。
信号11が発行されている場合には、停止要求選択部21に
入力している停止要求信号11の１つが消えることによっ
て、別の処理装置が選択され、その処理装置１に対して
進行制御信号16を送出するように動作するので、新たに
進行制御信号16を受け取った処理装置１で命令が実行さ
れる。
このようにして、同時期に複数の処理装置１でキー情
報処理命令等を実行しようとすると、停止要求選択部21
に設定されている優先順位によって選択される１処理装
置のみが順番に命令の実行を可能にされ、命令実行の排
他制御ができる。
報処理命令等を実行しようとすると、停止要求選択部21
に設定されている優先順位によって選択される１処理装
置のみが順番に命令の実行を可能にされ、命令実行の排
他制御ができる。
従って、前記のキー情報処理命令の例において、２以
上の処理装置で同じ仮想計算機が実行されていて、両処
理装置の仮想計算機が並行して同じ仮想実ページに対す
るキー情報処理命令を実行しようとしても、１処理装置
の命令実行によって実ページのキー情報と仮想キー情報
領域のキー情報との両者を処理し終わるまで、他の処理
装置がそれらの情報を更新することは起こらないので、
キー情報処理命令の実行後の実ページのキー情報と仮想
キー情報領域のキー情報との一致が常に保証される。
上の処理装置で同じ仮想計算機が実行されていて、両処
理装置の仮想計算機が並行して同じ仮想実ページに対す
るキー情報処理命令を実行しようとしても、１処理装置
の命令実行によって実ページのキー情報と仮想キー情報
領域のキー情報との両者を処理し終わるまで、他の処理
装置がそれらの情報を更新することは起こらないので、
キー情報処理命令の実行後の実ページのキー情報と仮想
キー情報領域のキー情報との一致が常に保証される。
以上の説明から明らかなように本発明によれば、仮想
計算機を実行する多重処理計算機において、処理装置間
で排他的に実行する必要のある仮想計算機命令の実行制
御を効率よく行うことができるという著しい工業的効果
がある。
計算機を実行する多重処理計算機において、処理装置間
で排他的に実行する必要のある仮想計算機命令の実行制
御を効率よく行うことができるという著しい工業的効果
がある。
図は本発明の構成を示すブロック図 である。 図において、 １は処理装置、２は主記憶制御装置、 10はモード表示、11は停止要求信号、 12は停止要求部、13は停止制御信号、 14は停止応答信号、15は応答部、 16は進行制御信号、17は命令実行処理部、 18は停止制御部、20は停止要求伝播部、 21は停止要求選択部 を示す。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 15/16 - 15/177 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (1)
- 【請求項１】仮想計算機を実行するゲストモードを有す
る複数の処理装置と、前記複数の処理装置を接続する制
御装置とからなる多重処理計算機において、 前記処理装置には、ゲストモードの場合に所定の命令の
実行に先立って、他の前記処理装置の命令実行の停止を
要求する停止要求信号を前記制御装置に送信するととも
に、自処理装置の命令実行の停止を要求する信号を出力
する手段と、 自処理装置の命令実行の停止を要求する前記信号又は前
記制御装置から送信された停止制御信号により、命令の
実行を停止する手段と、 命令実行停止の制御の解除を示す進行制御信号を前記制
御装置から受信することにより、前記所定の命令を実行
する手段とを設け、 前記制御装置には、いずれかの処理装置から前記停止要
求信号を受信すると、全処理装置に前記停止制御信号を
送信する手段と、 前記停止要求信号を送信している一つ又は複数の前記処
理装置のうち、所定の優先順序の最も高い順位を設定し
てある一つの処理装置に対して、前記進行制御信号を送
信する手段を設け、 てなることを特徴とする多重処理計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63092508A JP2864496B2 (ja) | 1988-04-14 | 1988-04-14 | 多重処理計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63092508A JP2864496B2 (ja) | 1988-04-14 | 1988-04-14 | 多重処理計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01263763A JPH01263763A (ja) | 1989-10-20 |
| JP2864496B2 true JP2864496B2 (ja) | 1999-03-03 |
Family
ID=14056253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63092508A Expired - Fee Related JP2864496B2 (ja) | 1988-04-14 | 1988-04-14 | 多重処理計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2864496B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8595469B2 (en) * | 2010-06-24 | 2013-11-26 | International Business Machines Corporation | Diagnose instruction for serializing processing |
-
1988
- 1988-04-14 JP JP63092508A patent/JP2864496B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01263763A (ja) | 1989-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4272819A (en) | Inter-subsystem direct transfer system | |
| KR900006549B1 (ko) | 데이타 처리 시스템 | |
| EP0464615B1 (en) | Microcomputer equipped with DMA controller | |
| KR101485068B1 (ko) | 복수의 프로세서들을 포함하는 시스템 및 그 동작 방법 | |
| US5201040A (en) | Multiprocessor system having subsystems which are loosely coupled through a random access storage and which each include a tightly coupled multiprocessor | |
| JPH0430053B2 (ja) | ||
| GB2570161A (en) | Simulation of exclusive instructions | |
| US4385365A (en) | Data shunting and recovering device | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| US4991083A (en) | Method and system for extending address space for vector processing | |
| US4628445A (en) | Apparatus and method for synchronization of peripheral devices via bus cycle alteration in a microprocessor implemented data processing system | |
| JP3066753B2 (ja) | 記憶制御装置 | |
| EP0285634B1 (en) | Method to execute two instruction sequences in an order determined in advance | |
| JP2864496B2 (ja) | 多重処理計算機 | |
| EP0287600B1 (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| US4124892A (en) | Data processing systems | |
| US4814977A (en) | Apparatus and method for direct memory to peripheral and peripheral to memory data transfers | |
| KR0136111B1 (ko) | 데이터요소의 수정장치 및 그 방법 | |
| JPS6049352B2 (ja) | デ−タ処理装置 | |
| JPS615348A (ja) | 情報処理装置 | |
| EP0138045A2 (en) | Apparatus and method for synchronization of peripheral devices via bus cycle alteration in a microprocessor implemented data processing system | |
| JPS5897770A (ja) | ベクトル命令アクセス制御方式 | |
| JP2679440B2 (ja) | 情報処理装置 | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JPS6125168B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |