JPS6049352B2 - デ−タ処理装置 - Google Patents

Description

【発明の詳細な説明】 本発明は仮想計算機方式を実現するデータ処理装置に関
するものである。

仮想計算機方式とは、実計算機を時分割に使用し、各タ
イムスロットにおいて仮想のハードウェア情報（制御レ
ジスタ、演算レジスタ、ＰＳＷなど）を設定することに
より、１台の実計算機が各タイムスロットごとに、あた
かも別々の計算機のごとくに動作するものである。

したがつて、１台の計算機で複数個の異なつたオペレー
ティングシステムが見掛上同時に走行できることになる
。ところで、仮想計算機システムにおけるソフトウェア
は、一般に以下に述べるようにレベル０、１、２の３層
構造を成している。レベル０はＶＭＣＰ（Ｖｉｒｔｕａ
ｌＭａｃｈｉｎｅＣｏｎｔｒｏｌＰｒｏｇｒａｍ）と呼
ばれるもので、実計算機のオペレーティングシステムで
あり、仮想計算機を実現するための制御を行なつている
。レベル１は各タイムスロットにおいて実行される仮想
計算機のオペレーティングシステムである。レベル１の
オペレーティングシステムが取り扱うハードウェア情報
、例えばＰＳＷ（プログラム状態語）は実際の計算機の
ＰＳＷではなく、例えば主記憶装置内のデータとして保
持されている仮想のＰＳＷである。したがつて、レベル
１のオペレーティングシステムによつて発行されたＰＳ
Ｗを書き替る命令はレベル０のＶＭＣＰによつて解釈し
直されて、実際のＰＳＷではなく主記憶装置内の仮想の
ＰＳＷを書き替ることになる。レベル２は仮想計算機で
のユーザープログラムであり、レベル１のオペレーティ
ングＪシステムによつて処理される。このような仮想計
算機システムにおいて、割り込みが発生した場合の処理
について考えてみる。

第１図は該割り込みが発生した場合のプログラムにおけ
る制御権の移動例を示したものである。例ｉえば、レベ
ル２のユーザプログラムの実行中にプ口グラム割込みが
発生した場合には、それを実行している仮想計算機にと
つては、第１図ａに示すように、そのユーザプログラム
を管理しているところのレベル１のオペレーティングシ
ステムに直ちに割り込んで処理を行なうのが望ましい。
しかし、割り込みは実計算機によつてハードウェア的に
認識されるため、実際には、第１図ｂに示すように一旦
レベル０のＶＭＣＰによつて処理を受け、しかる後にレ
ベル１の仮想計算機のオペレーティングシステムに処理
を戻すという方式が行なわれている。この場合、ＶＭＣ
Ｐの割り込み処理ルーチンで処理しなくてはならない事
柄としては、１ この割込みはＶＭＣＰで処理するべき
か、それとも割込みを発生した仮想計算機のオペレーテ
ィングシステムに戻すべきか（例えばマシン障害割込み
などは前者に属し、演算のオーバフロー割込みなどは後
者に属する）、２戻すとしたらどの仮想計算機に戻すか
、３ その仮想計算機ではこの割込みを受け付けるか、
４受け付ける楊合、旧ＰＳＷの格納、軒ＳＷの取り出し
、その他、などがある。

以上のように、仮想計算機において割り込みが発生した
場合には、必らず一旦はＶＭＣＰの処理を受けるため、
一回の割り込み処理に非常に大きなオーバーヘッド時間
を要するという欠点がある。

例えば、その仮想計算機においてはマスクオフされてい
て受け付けられない割り込みについては、それが仮想計
算機の上でなく本物の計算機で行な．われる場合には、
割り込み要因の発生後、零または極く短いオーバヘッド
時間の後は元の処理に復帰するのであるが、仮想計算機
で行なわれる場合にはマスクのオン・オフにか）わらず
、必らず前記の１〜３までの処理が行なわれるので、元
の処！理に復帰するまでには多大な時間が費されること
になる。本発明は、上に述べた仮想計算機システムの欠
点を改善することを目的とするものである。

即ち、本発明は仮想計算機において例えば割り込み要因
が発生した場合、ＶＭＣＰの処理に入ることなしに、直
ちに該当仮想計算機のマスクを参照して割り込みの受け
付け可否を判断し、マスクがオンされていて受け付け可
能である場合には直接該当仮想計算機のオペレーティン
グシステムに割り込み、マスクがオフされていて受け付
け不可能である場合には元の処理に復帰せしめるように
して、割り込み処理に関するオーバヘッド時間を最小と
し、よつて仮想計算機システムの性能を向上させるもの
である。以下、実施例によつて本発明の内容を詳細に説
明する。

第２図は本発明を実施した場合の計算機システノムにお
ける中央処理装置（ＣＰＵ）の構成例を示すブロック図
である。図において、１０はＣＰＵにおいて必要な命令
処理、演算処理を行なう処理部であり、１１は割り込み
や制御命令などＣＰＵの状態を変えることが必要になつ
たとき動作する・状態制御部であり、１２はプログラム
状態語（ＰＳＷ）や制御レジスタなどＣＰＵの状態情報
を貯えている状態レジスタ部である。以上の３部分は従
来の計算機においても設けられているところのものであ
り、これに対して、第２図において以上の３部分以外の
ところが本発明の実施によつて新しく加えられたところ
のものである。即ち、第２図において、２１は仮想計算
機としてのＣＰＵの状態を制御する状態制御部であり、
２２は仮想計算機のＣＰＵの状態情報を貯えている状態
レジスタ部である。また、３０はこのＣＰＵが現在仮想
計算機モードで動作していることを示すフリップフロッ
プであり、３３，３４はアンドゲートである。上記ＣＰ
Ｕの状態制御部１１および仮想計算機の状態制御部２１
は論理素子の組み合せによつて構成された論理回路でも
よいし、マイクロプログラムを貯蔵する記憶装置を含む
ものであつてもよい。

そして、これらの状態制御部１１または２１がマイクロ
プログラム記憶装置を含む場合には、これらは物理的に
は処理部のマイクロプログラム記憶装置も含めて、すべ
て一体となつた記憶装置であつてもよい。また、仮想計
算機モード指定フリップフロップ３０は仮想計算機を実
現する従来のＣＰＵにおける如く、制御レジスタの中の
１ビット（即ち状態レジスタ部１２に含まれるもの）で
あつてもよい。このフリップフロップ３０はＶＭＣＰに
よつて、これから仮想計算機の動作にはいるというとき
に“゜１゛に設定され、仮想計算機としての動作を中断
してＶＭＣＰに割り込んできたときに゜゜０゛に設定さ
れる。この制御は状態制御部１１によつて信号線３６を
介して行なわれる。第２図のような構成例において、仮
想計算機が実現される場合の動作について以下に説明す
る。まず、各仮想計算機に処理が割り当てられるタイム
スロットの初めには、前記レベルｌのプログラム（仮想
計算機のオペレーティングシステム）によつてその仮想
計算機の状態設定が行なわれる。この場合、従来技術に
よる仮想計算機の実現においては、レベル１のプログラ
ムによる状態制御命Ｊ令はそのま）命令として実行され
るのではなくて、その都度ＶＭＣＰに割り込んでＶＭＣ
Ｐのプログラムにより模擬的に実行された。例えばレベ
ル１においてＰＳＷにデータを設定する命令が発行され
たときには、その命令は実行されずにＶＭＣＰへ割り込
み、ＶＭＣＰでは例えば主記憶装置内の所定の領域へそ
のＰＳＷデータを格納する。これに対して、本発明によ
ればレベル１による状態制御命令はＶＭＣＰへ割り込む
ことなしに直接に実行することができる。即ち、第２図
において、処理部１０て新たに実行するために解釈され
た命令が状態制御命令であるときには、データ線３２実
行すべき動作の指定情報と必要なデータとが出力される
。

こ）で、フリップフロップ３０の値が６６０″であると
き、即ちこの計算機が仮想計算機モードでないときには
、データ線３２のデータはアンドゲート３３を介してＣ
ＰＵの状態制御部１１へ与えられ、そこから状態レジス
タ部１２をアクセスして必要な動作が遂行される。また
、フリップフロップ３０の値が゜“１゛であるとき、即
ち、この計算機が仮想計算機モードであるときには、デ
ータ線３２のデータはアンドゲート３４を介して仮想計
算機の状態制御部２１へ与えられ、そこから仮想計算機
の状態レジスタ部２２をアクセスして必要な動作が遂行
される。以上のようにして、各仮想計算機は自分の計算
機の状態情報をＶＭＣＰの介入を経ることなく状態レジ
スタ部２２に設定できたことになる。

このこと自体処理の高速化とプログラム（ＶＭＣＰ）の
簡略化が実現されたことを意味するものである。仮想計
算機の状態設定がなされると、レベル１の仮想計算機の
オペレーティングシステムのもとでレベル２のプログラ
ムの処理が行なわれる。本発明の最たる特徴とするとこ
ろは、このように仮想計算機モードで走行するＣＰＵの
割り込みの処理のしかたにある。第２図において、処理
部１０で処理中のプログラムに割り込みの要求が発生し
たときには、データ線３２に割り込み要求信号とそれに
関連して必要なデータとが出力される。

なお、データ線３２は複数の信号線から構成されており
、先に述べた状態制御命令の実行の場合に使用される信
号線と割り込み要求の場合に使用される信号線とは物理
的には必らずしも一致するものではない。データ線３２
に出力された割り込み要求信号およびデータは、状態制
御命令の場合と同様に、フリップフロップ３０の示す値
に従つて、仮想計算機モードで走行しているときには仮
想計算機の状態制御部２１に、そうでないときにはＣＰ
Ｕの状態制御部１１に与えられる。割り込み要求信号お
よびデータが仮想計算機の状態制御部２１に与えられた
とき、該状態制御部２１では次の制御を行なう。

まず、この割り込み要求の内容を吟味して、これがレベ
ル０（■ＭＣＰ）へ割り込むべきものか、レベル１（仮
想計算機のオペレーティングシステム）へ割り込むべき
ものかを判定する。

レベル０へ割り込むべきものであるを判断された場合に
は、データ線３５を介してこの割り込み要求信号と関連
データとをＣＰＵの状態制御部１１に送付し、以後の処
理を制御部１１に移管する。一方、割り込み要求がレベ
ル１へ割り込むべきものであると判断された）場合には
、状態制御部２１は状態レジスタ部２２に設定されてい
る仮想計算機の状態情報をアクセスしながら必要な割り
込み制御を行なう。その主たるものは、この仮想計算機
の割り込みマスク情報を参照して該割り込み要求の受け
付けの可否を５決定すること）、もし受け付けられた場
合にはＰＳＷの交換を行なうことである。この割り込み
制御が終了すると、状態制御部２１はデータ線２３を介
して処理部１０に割り込み制御の終了を知らせ、処理部
１０は割り込み後の処理を実行すＯる。なお、これまで
の説明においては、仮想計算機のプログラム走行中に発
生する割り込みの例として、レベル２からレベル０又は
レベル１へ割り込むものと考えたが、このほかに当然レ
ベル１からレベル０又はレベル１自身へ割り込むことも
あり得る。これらの場合にも明らかにレベル２からの場
合と何ら変ることなく、本発明は適用される。また、第
２図の示施例における動作としては、仮想計算機の状態
設定のための状態制御命令の場合と、割り込みが発生し
た場合について述べたがそれ以外にも、状態レジスタ部
への書き込み／読み出しを行なう状態制御命令が発生さ
れた全ての場合について、同様の議論が成立する。以上
に述べた如く、本発明によれば、ＣＰＵが仮想計算機と
してプログラムを実行しているとき割り込みの発生また
は状態制御命令の発行があれば、ＣＰＵはこれをＶＭＣ
Ｐの介入なく直ちに処理をすることができる。

これはＣＰＵの仮想計算機としての処理性能を飛躍的に
高めるものであり、よつて本発明の効果は多大であ。更
に、本発明によりＶＭＣＰはその機能のうちのかなりの
部分を削除することができ、プログラム容量の削減、作
成工数の低減に寄与するところが大きく、この面からも
本発明の有効性は明らかである。

【図面の簡単な説明】

第１図は仮想計算機として動作しているデータ処理装置
に割り込みが発生した場合のプログラムにおける制御権
の移動例を示す概念図で、図ａは本発明を実施した場合
、図ｂは従来技術による場合を示したものである。 第２図は本発明の一実施例を示すデータ処理装置のブロ
ック図である。１０・・・・・・処理部、１１・・・・
・・ＣＰＵの状態制御部、１２・・・・・・ＣＰＵの状
態レジスタ部、２１・・・仮想計算機の状態制御部、２
２・・・・・・仮想計算機の状態レジスタ部、３０・・
・・・・仮想計算機モード指定フリップフロップ。

Claims (1)

【特許請求の範囲】
1. １ 仮想計算機方式をとるデータ処理装置において、該
   データ処理装置が仮想計算機として動作していることを
   示す識別手段と、仮想計算機の状態情報を格納する状態
   レジスタ部と、前記識別手段が仮想計算機として動作し
   ていることを示す時、前記状態レジスタ部にアクセスし
   仮想計算機の状態を制御する状態制御部を有し、データ
   処理装置が仮想計算機として動作しているときに発行さ
   れた状態制御命令または発生した割込み要求を前記状態
   制御部に直接入力し、仮想計算機としての制御を行うプ
   ログラムを介入させることなく該状態制御命令または割
   込み要求を処理することを特徴とするデータ処理装置。