JPS61184643A - 仮想計算機の起動制御方式 - Google Patents
仮想計算機の起動制御方式Info
- Publication number
- JPS61184643A JPS61184643A JP2462985A JP2462985A JPS61184643A JP S61184643 A JPS61184643 A JP S61184643A JP 2462985 A JP2462985 A JP 2462985A JP 2462985 A JP2462985 A JP 2462985A JP S61184643 A JPS61184643 A JP S61184643A
- Authority
- JP
- Japan
- Prior art keywords
- control
- interrupt
- stack
- virtual computer
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、仮想計算機（以下、ＶＭという）の起動制御
方式に関し、特にスタックを用いた計算機上の仮想計算
機システムにおいて、ＶＭを効率よく起動する時に好適
な起動目的識別および割込み処理起動方式に関するもの
である。
方式に関し、特にスタックを用いた計算機上の仮想計算
機システムにおいて、ＶＭを効率よく起動する時に好適
な起動目的識別および割込み処理起動方式に関するもの
である。
［発明の背景］
従来の仮想計算機システムを第４図に示す、この仮想計
算機システムは、単一の実計算機を多目的に利用するた
め、それぞれの目的に合致する複数のオペレーティング
・システム（以下、Ｏ８という）を作成し、それらのＯ
８を実計算機１の下で時分割的に動作させることにより
、目的ごとのアプリケーション・プログラムを実行する
ものである（例えば、山谷他著「仮想計算機」 共立出
版参照）。すなわち、第４図に示すように、実計算機１
は、第１のＯ８が制御する仮想計算機（Ｖ Ｍ）２−１
から、第ｎのＯ８が制御する仮想計算機（Ｖ Ｍ） ２
− ｎまでとから構成され、これらｎ −１個のＯ８が
動作する仮想計算機システムを実現する。仮想計算機シ
ステムのプログラム構造は、第５図に示すように、階層
構造である。仮想計算機制御プログラム（以下、ＶＭＣ
Ｐという）■−１は、０８３−１からＯＳ ３− ｎま
でに対する仮想環境を実現するためのプログラムであっ
て、その代表的な機能は。
算機システムは、単一の実計算機を多目的に利用するた
め、それぞれの目的に合致する複数のオペレーティング
・システム（以下、Ｏ８という）を作成し、それらのＯ
８を実計算機１の下で時分割的に動作させることにより
、目的ごとのアプリケーション・プログラムを実行する
ものである（例えば、山谷他著「仮想計算機」 共立出
版参照）。すなわち、第４図に示すように、実計算機１
は、第１のＯ８が制御する仮想計算機（Ｖ Ｍ）２−１
から、第ｎのＯ８が制御する仮想計算機（Ｖ Ｍ） ２
− ｎまでとから構成され、これらｎ −１個のＯ８が
動作する仮想計算機システムを実現する。仮想計算機シ
ステムのプログラム構造は、第５図に示すように、階層
構造である。仮想計算機制御プログラム（以下、ＶＭＣ
Ｐという）■−１は、０８３−１からＯＳ ３− ｎま
でに対する仮想環境を実現するためのプログラムであっ
て、その代表的な機能は。
（１）各ＶＭのＯ８が有効に動作するように、ＶＭをス
ケジューリングすること、 （１１）スケジュールに従ってＶＭに制御を与えること
、 （ｉｉｉ）外部からの割込みに対して、各ＶＭのＯ８に
連絡すること、 等である。このＶＭＣＰＩ−１は、ユーザ・プログラム
を直接制御する機能がない。ユーザ・タスク群４−１お
よびユーザ・タスク群４−ｎは、それぞれ０８３−１と
ＯＳ ３− ｎにより制御される。
ケジューリングすること、 （１１）スケジュールに従ってＶＭに制御を与えること
、 （ｉｉｉ）外部からの割込みに対して、各ＶＭのＯ８に
連絡すること、 等である。このＶＭＣＰＩ−１は、ユーザ・プログラム
を直接制御する機能がない。ユーザ・タスク群４−１お
よびユーザ・タスク群４−ｎは、それぞれ０８３−１と
ＯＳ ３− ｎにより制御される。
第５図の破線で囲まれた部分が従来の一般の計算機シス
テムに対応するものであり、これをＶＭ（Ｖｉｒｔｕａ
ｌ Ｍａｃｈｉｎｅ）と呼ぶ。第４図に示すような仮想
計算機システムのもとでは、複数のＶＭを動作させるこ
とができる。ここで、ＶＭ２−１とＶＭ２−ｎは第４図
の仮想計算機システムの詳細を示している。
テムに対応するものであり、これをＶＭ（Ｖｉｒｔｕａ
ｌ Ｍａｃｈｉｎｅ）と呼ぶ。第４図に示すような仮想
計算機システムのもとでは、複数のＶＭを動作させるこ
とができる。ここで、ＶＭ２−１とＶＭ２−ｎは第４図
の仮想計算機システムの詳細を示している。
ところで、計算機システムを効率よく運用するためにマ
ルチプログラミング技術が使用されており、この技術に
よりシステムリソース（中央処理装置、主記憶装置、入
出力装置等）を各プログラムが共用することができる。
ルチプログラミング技術が使用されており、この技術に
よりシステムリソース（中央処理装置、主記憶装置、入
出力装置等）を各プログラムが共用することができる。
これらのシステムリソースの管理はＯ８が行、つており
、通常゛′特権命令”′と呼ばれるＯ８のみが発行でき
る命令によって、これらのシステムリソースにアクセス
できる。個々のユーザプログラムには゛′非特権モード
″が割当てられ、ユーザプログラムが前述の″特権命令
″を出すと、パ特権命令外′″と呼ばれるプログラム割
込みが検出される。ＶＭの場合、従来のＯ８は複数個同
時に動作させることが可能であり、従って従来Ｏ８が管
理していたシステムリソースは仮想計算機制御プログラ
ム（ＶＭＣＰ）と呼ばれるプログラムが管理する。そし
て、各ユーザのプログラムには使用しているＯ８も含め
てすべて″非特権モード″が割当てられ、ＶＭＣＰのみ
が゛°特権モード″で動作する。従って、各ユーザが使
用しているＯ８が゛特権命令″を実行しようとすると、
プログラム割込みが検出され、ＶＭＣＰに制御が移り、
ＶＭＣＰはこの゛′特権命令″をシミュレーションする
。これはその他の割込みなどに対しても同様で、ＶＭＣ
Ｐがこれらをすべてシミュレーションしている。
、通常゛′特権命令”′と呼ばれるＯ８のみが発行でき
る命令によって、これらのシステムリソースにアクセス
できる。個々のユーザプログラムには゛′非特権モード
″が割当てられ、ユーザプログラムが前述の″特権命令
″を出すと、パ特権命令外′″と呼ばれるプログラム割
込みが検出される。ＶＭの場合、従来のＯ８は複数個同
時に動作させることが可能であり、従って従来Ｏ８が管
理していたシステムリソースは仮想計算機制御プログラ
ム（ＶＭＣＰ）と呼ばれるプログラムが管理する。そし
て、各ユーザのプログラムには使用しているＯ８も含め
てすべて″非特権モード″が割当てられ、ＶＭＣＰのみ
が゛°特権モード″で動作する。従って、各ユーザが使
用しているＯ８が゛特権命令″を実行しようとすると、
プログラム割込みが検出され、ＶＭＣＰに制御が移り、
ＶＭＣＰはこの゛′特権命令″をシミュレーションする
。これはその他の割込みなどに対しても同様で、ＶＭＣ
Ｐがこれらをすべてシミュレーションしている。
第６図は、仮想計算機上の特権命令のシミュレーション
を示す図である。これは、ＶＭ２−１実行中における特
権命令発生あるいは割込みなどに対して、ＶＭＣＰＩ−
１に制御が移される場合の例である。
を示す図である。これは、ＶＭ２−１実行中における特
権命令発生あるいは割込みなどに対して、ＶＭＣＰＩ−
１に制御が移される場合の例である。
第６図において、特権命令や割込みなどが発生すると、
ＶＭササポー機能（ハードウェア）５を経由し、ＶＭＣ
ＰＬ−１に制御が移る。そして、新・旧のＰ Ｓ Ｗ（
Ｐｒｏｇｒａｍ ５ｔａｔ、ｕｓ Ｗｏｒｄ） １−１
−１の入れ替えで、状態を調節し、割込み・特権命令な
どのシミュレーションプログラムｌ−１−２でシミュレ
ーションを行い、ＶＭ実行制御プログラム１−１−’３
で実行を制御する。処理が終了したならば、旧（７１Ｐ
ＳＷＩ−１−１を回復し、ＶＭ２−１へ制御を戻す仕様
となっている。
ＶＭササポー機能（ハードウェア）５を経由し、ＶＭＣ
ＰＬ−１に制御が移る。そして、新・旧のＰ Ｓ Ｗ（
Ｐｒｏｇｒａｍ ５ｔａｔ、ｕｓ Ｗｏｒｄ） １−１
−１の入れ替えで、状態を調節し、割込み・特権命令な
どのシミュレーションプログラムｌ−１−２でシミュレ
ーションを行い、ＶＭ実行制御プログラム１−１−’３
で実行を制御する。処理が終了したならば、旧（７１Ｐ
ＳＷＩ−１−１を回復し、ＶＭ２−１へ制御を戻す仕様
となっている。
このようにして、実現されている現在の仮想計算機シス
テムであるが、年々、システムの処理実行の高速化の必
要性が増し、それを実現するための方式が次々と考え出
されている。特に、近年ではハードウェアで上記処理の
一部を実現し、高速化を図る方式が増えている（例えば
、特開昭５５−１１２６５１号公報参照）、シかし、こ
れらはスタックを用いた計算機については考慮されてい
なかった。
テムであるが、年々、システムの処理実行の高速化の必
要性が増し、それを実現するための方式が次々と考え出
されている。特に、近年ではハードウェアで上記処理の
一部を実現し、高速化を図る方式が増えている（例えば
、特開昭５５−１１２６５１号公報参照）、シかし、こ
れらはスタックを用いた計算機については考慮されてい
なかった。
ここでいうスタックとは、データの後入れ先出しくＬａ
５ｔ Ｉ ｎ Ｆｉｒｓｔ Ｏｕｔ、） リスト構造
のレジスタ群（メモリ）のことである。具体的には、例
えばｌσビットマイクロコンピュータＭＣ６８０００に
おいては、スタックはシステムスタックとユーザスタッ
クという名称で２つのタイプのスタックを定義している
。ＭＣ６８０００のレジスタ構造を第７図にシステム／
ユーザスタックの例を第８図に示す。第８図（ａ）はユ
ーザシステムスタックのサブルーチンジャンプの退避例
を示しており、第８図（ｂ）はスーパバイザシステムス
タックの割込み時の退避例を示している。システムスタ
ックは、あるアドレスレジスタ（ＭＣ６８０００ではＡ
７を使用）をシステムスタックポインタとして用いると
、アドレスを自動的に増加して新しいメモリアドレスに
データ（戻り番地、例外処理時の退避データ等）を書込
んだり、自動的に減少してすでにデータが書込まれてい
るアドレスからデータを読出したりする機能を持つ、ま
た、ユーザスタックは、アドレスレジスタＡＯ〜Ａ６．
Ａ７を用い、命令のアドレスレジスタ間接モードのポイ
ントインクリメントおよびデクリメントの各操作を行う
ことにより、プログラム的にスタックを構成するもので
ある。第７図に示すようにアドレスレジスタＡ７はユー
ザ状態の時とスパーバイザ状態の時で、自動的に切換え
て使用される。すなわち、アドレスレジスタ（スタック
ポインタ）Ａ７は、ユーザプログラムの状態の時はユー
ザシステムスタックポインタ（ＵＳＰ）に、スーパバイ
ザプログラム状態の時はスーパバイザシステムスタック
ポインタ（ｓ ｓ ｐ）となる。
５ｔ Ｉ ｎ Ｆｉｒｓｔ Ｏｕｔ、） リスト構造
のレジスタ群（メモリ）のことである。具体的には、例
えばｌσビットマイクロコンピュータＭＣ６８０００に
おいては、スタックはシステムスタックとユーザスタッ
クという名称で２つのタイプのスタックを定義している
。ＭＣ６８０００のレジスタ構造を第７図にシステム／
ユーザスタックの例を第８図に示す。第８図（ａ）はユ
ーザシステムスタックのサブルーチンジャンプの退避例
を示しており、第８図（ｂ）はスーパバイザシステムス
タックの割込み時の退避例を示している。システムスタ
ックは、あるアドレスレジスタ（ＭＣ６８０００ではＡ
７を使用）をシステムスタックポインタとして用いると
、アドレスを自動的に増加して新しいメモリアドレスに
データ（戻り番地、例外処理時の退避データ等）を書込
んだり、自動的に減少してすでにデータが書込まれてい
るアドレスからデータを読出したりする機能を持つ、ま
た、ユーザスタックは、アドレスレジスタＡＯ〜Ａ６．
Ａ７を用い、命令のアドレスレジスタ間接モードのポイ
ントインクリメントおよびデクリメントの各操作を行う
ことにより、プログラム的にスタックを構成するもので
ある。第７図に示すようにアドレスレジスタＡ７はユー
ザ状態の時とスパーバイザ状態の時で、自動的に切換え
て使用される。すなわち、アドレスレジスタ（スタック
ポインタ）Ａ７は、ユーザプログラムの状態の時はユー
ザシステムスタックポインタ（ＵＳＰ）に、スーパバイ
ザプログラム状態の時はスーパバイザシステムスタック
ポインタ（ｓ ｓ ｐ）となる。
この種のスタックを用いた計算機システムを開発中に、
第６図のＶＭの実行制御機能１−１−３に注目した場合
に、問題があることがわかった。
第６図のＶＭの実行制御機能１−１−３に注目した場合
に、問題があることがわかった。
スタックを用いた計算機システムにおいて、ＶＭＣＰＩ
−１よりＶＭ（２−ｔ 〜２−ｎ）を起動する理由とし
ては、いろいろ考えられるが、はと、んどの場合ＶＭの
次の命令へ制御を移すためのものである。しかし、割込
みの場合、ＶＭには割込みハンドラーが存在し、そこへ
制御が移る仕様としいる。そして、この割込みハンドラ
ーへ制御を移すには、他の処理に比べ、スタック操作な
どが必要となる。そのため、従来の方式だけではサポー
トしきれなくなるという問題がある。
−１よりＶＭ（２−ｔ 〜２−ｎ）を起動する理由とし
ては、いろいろ考えられるが、はと、んどの場合ＶＭの
次の命令へ制御を移すためのものである。しかし、割込
みの場合、ＶＭには割込みハンドラーが存在し、そこへ
制御が移る仕様としいる。そして、この割込みハンドラ
ーへ制御を移すには、他の処理に比べ、スタック操作な
どが必要となる。そのため、従来の方式だけではサポー
トしきれなくなるという問題がある。
本発明の目的は、このような従来の問題を解消し、スタ
ックを用いた計算機上の仮想計算機システムにおいて、
ＶＭに対して割込みが生じた場合の処理を円滑、かつ、
高速に行うための仮想計算機の起動制御方式を提供する
ことにある。
ックを用いた計算機上の仮想計算機システムにおいて、
ＶＭに対して割込みが生じた場合の処理を円滑、かつ、
高速に行うための仮想計算機の起動制御方式を提供する
ことにある。
上記目的を達成するため、本発明のスタックを用いた計
算機上の仮想計算機システムでは、ＶＭに対し起動をか
ける理由が割込みか他の処理かを識別する識別手段を有
し、該識別手段により割込みを検出したならば、スタッ
クをつみかえ、対象ＶＭの割込みハンドラーの番地をベ
クターテーブルより求めて制御を移し５割込みでない場
合は、ＶＭの次の命令へ制御を移すという処理を追加し
。
算機上の仮想計算機システムでは、ＶＭに対し起動をか
ける理由が割込みか他の処理かを識別する識別手段を有
し、該識別手段により割込みを検出したならば、スタッ
クをつみかえ、対象ＶＭの割込みハンドラーの番地をベ
クターテーブルより求めて制御を移し５割込みでない場
合は、ＶＭの次の命令へ制御を移すという処理を追加し
。
かつ、これら一連の処理をハードウェア上で行うことに
特徴がある。
特徴がある。
以下１本発明の実施例を図面により説明する。
本実施例は、ハードウェア上において、ＶＭに起動をか
ける理由がＶＭへの割込みであるか否かの情報によりそ
れぞれに対して適切な処理を実行するというものである
。
ける理由がＶＭへの割込みであるか否かの情報によりそ
れぞれに対して適切な処理を実行するというものである
。
まず、前述の仮想計算機システムの処理実行の高速化の
必要性に答えるためには、（ＮＶＭへ起動をかける理由
が割込みであるか否かを識別すること、（１１）割込み
であった場合、スタックにＶＭ情報を退避し、対象ＶＭ
の割込みハンドラーへ制御を移すこと、などをハードウ
ェア上で行う必要がある。
必要性に答えるためには、（ＮＶＭへ起動をかける理由
が割込みであるか否かを識別すること、（１１）割込み
であった場合、スタックにＶＭ情報を退避し、対象ＶＭ
の割込みハンドラーへ制御を移すこと、などをハードウ
ェア上で行う必要がある。
上記（１）を具体化するためにハードレジスタを用意す
る。このハードレジスタの例を第２図に示す。第２図に
おいて、ハードレジスタ２０は１６ビツトで構成されて
いるが、１ビツトレジスタでも充分である。このハード
レジスタ２０上に、ＶＭへ起動をかける理由が割込みで
あるか否かを示すフラグ（割込み識別子）２１を設定す
る（任意の１ビツトを使用する）。 このフラグ２１の
値は、ＶＭを起動する前にＶＭＣＰＩ−１がセットする
。
る。このハードレジスタの例を第２図に示す。第２図に
おいて、ハードレジスタ２０は１６ビツトで構成されて
いるが、１ビツトレジスタでも充分である。このハード
レジスタ２０上に、ＶＭへ起動をかける理由が割込みで
あるか否かを示すフラグ（割込み識別子）２１を設定す
る（任意の１ビツトを使用する）。 このフラグ２１の
値は、ＶＭを起動する前にＶＭＣＰＩ−１がセットする
。
本実施例では、フラグ（以下、割込み識別フラグという
）２１が１１１１＋の時には割込みによる起動。
）２１が１１１１＋の時には割込みによる起動。
４１０７１の時にはその他の通常起動と定義している。
上記（１１）を具体化した場合のＶＭ起動処理（割込み
識別フラグ判定、制御移動処理等）についての計算機ハ
ード−ウェアの動作フローチャートを第３図に示す。
識別フラグ判定、制御移動処理等）についての計算機ハ
ード−ウェアの動作フローチャートを第３図に示す。
以下、第３図の処理フローチャートを説明する。
ＶＭＣＰＩ−１での処理終了後、該当ＶＭ起動に当って
、まず割込み識別フラグ２１に識別子のセットを行う。
、まず割込み識別フラグ２１に識別子のセットを行う。
そして、ＶＭ起動をハードウェアに掲示する（ＶＭ起動
命令を実行する）。
命令を実行する）。
ＶＭ起動命令では、まずハードレジスタ２０上の割込み
識別フラグ２１を参照しくステップ１００）、＋ｌ Ｏ
ＩＴがセットされているならば、ＶＭ起動の理由は割込
み以外であるから、現在スタックにつまれているＰＣ（
プログラムカウンタ）、ＳＲ（ステータスレジスタ）を
回復する（ステップ１０１）。
識別フラグ２１を参照しくステップ１００）、＋ｌ Ｏ
ＩＴがセットされているならば、ＶＭ起動の理由は割込
み以外であるから、現在スタックにつまれているＰＣ（
プログラムカウンタ）、ＳＲ（ステータスレジスタ）を
回復する（ステップ１０１）。
これによってＶＭ上の次の命令へ制御が移る。一方、識
別フラグ２１が“１″である場合は、ＶＭ起動の理由は
割込みであるから、ＶＭ上の割込みハンドラーへ制御が
移るように退避しであるスタック内容を回復しくステッ
プ１０２）、再度ＶＭ上のＰＣ，ＳＲを割込みベクタ番
号と共にスタックへ退避する（ステップ１０３）、この
ＰＣ，ＳＲは。
別フラグ２１が“１″である場合は、ＶＭ起動の理由は
割込みであるから、ＶＭ上の割込みハンドラーへ制御が
移るように退避しであるスタック内容を回復しくステッ
プ１０２）、再度ＶＭ上のＰＣ，ＳＲを割込みベクタ番
号と共にスタックへ退避する（ステップ１０３）、この
ＰＣ，ＳＲは。
割込みハンドラー実行後に制御が移るＶＭ上の次の命令
アドレス等の情報である。そして、対象ＶＭの割込みハ
ンドラーへ制御を移すためのＳＲの値を作成し、ロード
ベクタテーブルよりＰＣをロードする（ステップ１０４
）、これに従って制御は割込ハンドラーへ移る。
アドレス等の情報である。そして、対象ＶＭの割込みハ
ンドラーへ制御を移すためのＳＲの値を作成し、ロード
ベクタテーブルよりＰＣをロードする（ステップ１０４
）、これに従って制御は割込ハンドラーへ移る。
第１図は、本発明の一実施例を示す仮想計算機システム
の処理概要図である。
の処理概要図である。
第１図において、１−１は仮想計算機制御プログラム（
ＶＭＣＰ）、２−１−２−ｎは仮想計算機（ＶＭ）、５
はＶＭササポー機能（ハードウェア）、５−１は本発明
の主要部をなすＶＭの起動制御機能（ハードウェア）、
６はＳＲやＰＣの値を退避するスタックである。ＶＭＣ
ＰＩ−１にはシミュレーションプログラム１−１−２．
ＶＭ起動命令１−１−４が入っている。ここで、斜線を
ひいた部分（ＶＭの起動制御機能５−１）が上記で述べ
た（第２図、第３ＷＩ参照）本発明の部分である。また
、ここにはスタックの退避／回復についても記入しであ
る。以下でこれについて簡単に説明する。
ＶＭＣＰ）、２−１−２−ｎは仮想計算機（ＶＭ）、５
はＶＭササポー機能（ハードウェア）、５−１は本発明
の主要部をなすＶＭの起動制御機能（ハードウェア）、
６はＳＲやＰＣの値を退避するスタックである。ＶＭＣ
ＰＩ−１にはシミュレーションプログラム１−１−２．
ＶＭ起動命令１−１−４が入っている。ここで、斜線を
ひいた部分（ＶＭの起動制御機能５−１）が上記で述べ
た（第２図、第３ＷＩ参照）本発明の部分である。また
、ここにはスタックの退避／回復についても記入しであ
る。以下でこれについて簡単に説明する。
ＶＭ（２−１〜２−ｎ）から何らかの要求が発生したと
きシ；は、ハードウェア上で実現されているＶＭサポー
ト機能５を経由してＶＭＣＰＩ−１へ制御が移る。そし
て、このＶＭＣＰＩ−１での処理が終了した時、又は割
込みを受けた時に、ＶＭＣＰＩ−１は割込みか否かの識
別をハードレジスタ２０にセットすると共に、ＶＭサポ
ート機能５内に設けたＶＭの起動制御機能Ｓ−ｔにより
起動制御を行い、割込みならば割込みハンドラーへ。
きシ；は、ハードウェア上で実現されているＶＭサポー
ト機能５を経由してＶＭＣＰＩ−１へ制御が移る。そし
て、このＶＭＣＰＩ−１での処理が終了した時、又は割
込みを受けた時に、ＶＭＣＰＩ−１は割込みか否かの識
別をハードレジスタ２０にセットすると共に、ＶＭサポ
ート機能５内に設けたＶＭの起動制御機能Ｓ−ｔにより
起動制御を行い、割込みならば割込みハンドラーへ。
それ以外ならばＶＭの次の命令へと制御を移す。
なお、本実施例では、ＶＭの起動制御機能５−１はＶＭ
ササポー機能（ハードウェア）５上でマイクロコードと
して実現している。また１本実施例では、割込みか否か
を識別するフラグをハードレジスタ２０を用いて設定し
ているが、これはソフトウェアで行うこともできる。ソ
フトウェアで行う例として１例えば各Ｖ Ｍ ＣＢ （
Ｖ １ｒｔｕａｌ Ｍ ａｃｈｉｎｅ Ｃｏｎｔ、ｒｏ
ｌ Ｂ Ｌｏｃｋ）の中に設定してもよい。
ササポー機能（ハードウェア）５上でマイクロコードと
して実現している。また１本実施例では、割込みか否か
を識別するフラグをハードレジスタ２０を用いて設定し
ているが、これはソフトウェアで行うこともできる。ソ
フトウェアで行う例として１例えば各Ｖ Ｍ ＣＢ （
Ｖ １ｒｔｕａｌ Ｍ ａｃｈｉｎｅ Ｃｏｎｔ、ｒｏ
ｌ Ｂ Ｌｏｃｋ）の中に設定してもよい。
このようにして、本実施例によれば、スタックを用いた
計算機上で仮想計算機システムを実行中にＶＭに対して
割込みが生じた場合、ＶＭＣＰｌ−１から対象ＶＭの割
込みハンドラーへ制御を移すことをスタックを用いてハ
ードウェア上で実現でき、これにより、高速でかつ円滑
に割込み処理が行えるようになる。また、この方式によ
って、あたかもＶＭから直接割込みハンドラーへ制御が
移ったかのようにして、処理を続けることができる。
計算機上で仮想計算機システムを実行中にＶＭに対して
割込みが生じた場合、ＶＭＣＰｌ−１から対象ＶＭの割
込みハンドラーへ制御を移すことをスタックを用いてハ
ードウェア上で実現でき、これにより、高速でかつ円滑
に割込み処理が行えるようになる。また、この方式によ
って、あたかもＶＭから直接割込みハンドラーへ制御が
移ったかのようにして、処理を続けることができる。
以上説明したように１本発明によれば、スタックを用い
た計算機上の仮想計算機システムにおいて、ＶＭに対し
て割込み生じた場合の処理を円滑、かつ、高速に行える
ようになる。
た計算機上の仮想計算機システムにおいて、ＶＭに対し
て割込み生じた場合の処理を円滑、かつ、高速に行える
ようになる。
第１図は本発明の一実施例を示す仮想計算機システムの
処理概要図、第２図は本発明に適用されるハードレジス
タの構造を示す図、第３図は第２図のハードレジスタを
用いたＶＭの起動制御方式の処理フローチャート、第４
図は従来の仮想計算機システムの構成図、第５図は仮想
計算機システムのプログラム構造を示す図、第６図は仮
想計算機上の特権命令のシミュレーションを示す図、第
７図は１６ビツトマイクロコンピユータのレジスタの構
造例を示す図、第８図は１６ビツトマイクロコンピユー
タのスタック構造例を示す図である。 １：実計算機、２−１〜２−ｎ：仮想計算機、１−１：
仮想計算機制御プログラム（ＶＭＣＰ）、１−１−２：
シミュレーションプログラム、■−１−４：ＶＭ起動命
令、５：ＶＭサポート機能。 ５−１：本発明の主要部をなすＶＭの起動制御機能、６
：スタック。 第 ２ 図 第 ３ 図 第４図 ■ Ｌ−−Ｊ Ｌ−−Ｊ第６図 第７図 第８図
処理概要図、第２図は本発明に適用されるハードレジス
タの構造を示す図、第３図は第２図のハードレジスタを
用いたＶＭの起動制御方式の処理フローチャート、第４
図は従来の仮想計算機システムの構成図、第５図は仮想
計算機システムのプログラム構造を示す図、第６図は仮
想計算機上の特権命令のシミュレーションを示す図、第
７図は１６ビツトマイクロコンピユータのレジスタの構
造例を示す図、第８図は１６ビツトマイクロコンピユー
タのスタック構造例を示す図である。 １：実計算機、２−１〜２−ｎ：仮想計算機、１−１：
仮想計算機制御プログラム（ＶＭＣＰ）、１−１−２：
シミュレーションプログラム、■−１−４：ＶＭ起動命
令、５：ＶＭサポート機能。 ５−１：本発明の主要部をなすＶＭの起動制御機能、６
：スタック。 第 ２ 図 第 ３ 図 第４図 ■ Ｌ−−Ｊ Ｌ−−Ｊ第６図 第７図 第８図
Claims (1)
- （１）複数のオペレーティングシステムと該複数オペレ
ーティングシステムを管理する管理プログラムを備え、
該管理プログラムの制御のもとに、上記複数オペレーテ
ィングシステムをスタックを用いた計算機システム上で
同時に動作させる仮想計算機システムにおいて、各仮想
計算機の起動目的を識別する識別手段を有し、該識別手
段で識別された目的が割込み処理起動である場合に、割
込み内容に適した情報をスタックにつみ、該情報に適し
た処理を行う上記仮想計算機内の割込みハンドラーに起
動をかけることを特徴とする仮想計算機の起動制御方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2462985A JPS61184643A (ja) | 1985-02-12 | 1985-02-12 | 仮想計算機の起動制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2462985A JPS61184643A (ja) | 1985-02-12 | 1985-02-12 | 仮想計算機の起動制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61184643A true JPS61184643A (ja) | 1986-08-18 |
Family
ID=12143428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2462985A Pending JPS61184643A (ja) | 1985-02-12 | 1985-02-12 | 仮想計算機の起動制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61184643A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62276634A (ja) * | 1985-09-18 | 1987-12-01 | Nec Corp | 仮想計算機システム |
| JPH0333937A (ja) * | 1989-06-30 | 1991-02-14 | Hitachi Ltd | 仮想計算機における表示制御方式 |
| JP2005237737A (ja) * | 2004-02-27 | 2005-09-08 | Sanyo Product Co Ltd | 遊技機 |
| JP2010234121A (ja) * | 2010-07-28 | 2010-10-21 | Sanyo Product Co Ltd | 遊技機 |
| JP2012055755A (ja) * | 2011-12-21 | 2012-03-22 | Sanyo Product Co Ltd | 遊技機 |
-
1985
- 1985-02-12 JP JP2462985A patent/JPS61184643A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62276634A (ja) * | 1985-09-18 | 1987-12-01 | Nec Corp | 仮想計算機システム |
| JPH0333937A (ja) * | 1989-06-30 | 1991-02-14 | Hitachi Ltd | 仮想計算機における表示制御方式 |
| JP2005237737A (ja) * | 2004-02-27 | 2005-09-08 | Sanyo Product Co Ltd | 遊技機 |
| JP2010234121A (ja) * | 2010-07-28 | 2010-10-21 | Sanyo Product Co Ltd | 遊技機 |
| JP2012055755A (ja) * | 2011-12-21 | 2012-03-22 | Sanyo Product Co Ltd | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6275893B1 (en) | Method and apparatus for providing seamless hooking and intercepting of selected kernel and HAL exported entry points in an operating system | |
| US7209994B1 (en) | Processor that maintains virtual interrupt state and injects virtual interrupts into virtual machine guests | |
| US7707341B1 (en) | Virtualizing an interrupt controller | |
| US8151275B2 (en) | Accessing copy information of MMIO register by guest OS in both active and inactive state of a designated logical processor corresponding to the guest OS | |
| JP4690988B2 (ja) | 持続的なユーザレベルスレッド用の装置、システムおよび方法 | |
| JPS58151655A (ja) | 情報処理装置 | |
| JPS61206043A (ja) | 仮想計算機システムにおける割込制御方法 | |
| US11301283B1 (en) | Virtualization extension modules | |
| JPH0430053B2 (ja) | ||
| US8612975B2 (en) | World switch between virtual machines with selective storage of state information | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JPS6049352B2 (ja) | デ−タ処理装置 | |
| JPH0192843A (ja) | データ処理装置 | |
| JPH0668725B2 (ja) | データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法 | |
| JPH0567973B2 (ja) | ||
| JPS62120542A (ja) | 情報処理装置 | |
| JPS60215250A (ja) | デ−タ処理装置 | |
| JPS62221041A (ja) | 仮想計算機システムにおけるデイスパツチ制御装置 | |
| JP3022398B2 (ja) | 仮想計算機方式 | |
| JPH0754470B2 (ja) | 仮想計算機システムの制御方法 | |
| JPS60163134A (ja) | 仮想計算機システム | |
| JPH0373031A (ja) | メモリアクセス制御方式 | |
| JPS61204743A (ja) | マイクロ・プロセツサの割込み制御方式 | |
| JPH0438011B2 (ja) |