JPH0438011B2 - - Google Patents
Info
- Publication number
- JPH0438011B2 JPH0438011B2 JP60254028A JP25402885A JPH0438011B2 JP H0438011 B2 JPH0438011 B2 JP H0438011B2 JP 60254028 A JP60254028 A JP 60254028A JP 25402885 A JP25402885 A JP 25402885A JP H0438011 B2 JPH0438011 B2 JP H0438011B2
- Authority
- JP
- Japan
- Prior art keywords
- virtual machine
- register
- address
- control
- specified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Description
【発明の詳細な説明】
〔概要〕
仮想計算機のプログラム事象記録の制御方式で
ある。仮想計算機で、主記憶更新事象検出の指定
をしている場合に、モニタプログラムの処理中で
該検出の指定領域を更新したことを検出する必要
があるので、仮想計算機領域へのアクセスに使用
するアドレスレジスタをタグレジスタのタグビツ
トで指定しておき、モニタプログラム実行でその
レジスタを使用する主記憶装置アクセスが指定の
領域に対して行われた場合に、プログラム事象記
録のための割り出しを発生する。以上により、モ
ニタプログラムにおける、事象検出のためのオー
バヘツドを減少することができる。
ある。仮想計算機で、主記憶更新事象検出の指定
をしている場合に、モニタプログラムの処理中で
該検出の指定領域を更新したことを検出する必要
があるので、仮想計算機領域へのアクセスに使用
するアドレスレジスタをタグレジスタのタグビツ
トで指定しておき、モニタプログラム実行でその
レジスタを使用する主記憶装置アクセスが指定の
領域に対して行われた場合に、プログラム事象記
録のための割り出しを発生する。以上により、モ
ニタプログラムにおける、事象検出のためのオー
バヘツドを減少することができる。
本発明は、計算機における、仮想計算機のプロ
グラム事象記録を制御する方式に関する。
グラム事象記録を制御する方式に関する。
計算機において、別の１以上の仮想的な計算機
システム、いわゆる仮想計算機を制御する方式は
よく知られている。
システム、いわゆる仮想計算機を制御する方式は
よく知られている。
その場合に各仮想計算機は、実計算機の仮想計
算機制御用モニタプログラム（以下において、
VMモニタという）の制御下にあり、VMモニタ
によつて制御を渡された仮想計算機が、実計算機
の中央処理装置で実行される。
算機制御用モニタプログラム（以下において、
VMモニタという）の制御下にあり、VMモニタ
によつて制御を渡された仮想計算機が、実計算機
の中央処理装置で実行される。
仮想計算機では、その仮想システムのオペレー
テイングシステムが、仮想計算機のシステム管理
を実行するが、その制御の結果が、他の仮想計算
機に影響する可能性があるようなものについて
は、VMモニタが介入する等によつて、実計算機
システム全体の保全性を維持する必要がある。
テイングシステムが、仮想計算機のシステム管理
を実行するが、その制御の結果が、他の仮想計算
機に影響する可能性があるようなものについて
は、VMモニタが介入する等によつて、実計算機
システム全体の保全性を維持する必要がある。
しかし、このような介入は一般に、制御オーバ
ヘツドを増加して、仮想計算機の性能を低下させ
る要因になり易い。
ヘツドを増加して、仮想計算機の性能を低下させ
る要因になり易い。
第２図は、計算機システムの一構成例を示すブ
ロツク図である。
ロツク図である。
中央処理装置１は主記憶装置２上のVMモニタ
３のプログラムを実行して、仮想計算機ごとに割
り当てた仮想計算機領域４にあるプログラムに制
御を渡すことにより、仮想計算機を稼動する。
３のプログラムを実行して、仮想計算機ごとに割
り当てた仮想計算機領域４にあるプログラムに制
御を渡すことにより、仮想計算機を稼動する。
公知のように、プログラム事象記録（以下にお
いてPERという）はプログラムデバツク等のた
めに、所要のプログラム実行中の主記憶装置２の
所要記憶領域の状態等を記録することを目的とす
る機能であり、そのために指定の事象の発生を検
出して、いわゆるPER割込の割込要求信号を発
生する機構が設けられている。
いてPERという）はプログラムデバツク等のた
めに、所要のプログラム実行中の主記憶装置２の
所要記憶領域の状態等を記録することを目的とす
る機能であり、そのために指定の事象の発生を検
出して、いわゆるPER割込の割込要求信号を発
生する機構が設けられている。
中央処理装置１には、PERのための指定情報
として、プログラム状態語（以下においてPSW
という）５及び制御レジスタ６，７，８を有し、
PSW５中の所定のPER制御ビツト１２がオンの
場合に、制御レジスタ６等によるPERの詳細指
定が有効になつて、その指定に従う事象の監視が
実行される。
として、プログラム状態語（以下においてPSW
という）５及び制御レジスタ６，７，８を有し、
PSW５中の所定のPER制御ビツト１２がオンの
場合に、制御レジスタ６等によるPERの詳細指
定が有効になつて、その指定に従う事象の監視が
実行される。
その場合において、制御レジスタ６の所定の指
定ビツト９がオンであれば、主記憶装置２の所要
領域を更新する事象を検出する、いわゆる主記憶
更新事象の指定とされる。この指定のあるとき、
監視すべき主記憶装置の記憶領域は、例えば制御
レジスタ７に設定された開始アドレスと制御レジ
スタ８の終了アドレスとで指定される。
定ビツト９がオンであれば、主記憶装置２の所要
領域を更新する事象を検出する、いわゆる主記憶
更新事象の指定とされる。この指定のあるとき、
監視すべき主記憶装置の記憶領域は、例えば制御
レジスタ７に設定された開始アドレスと制御レジ
スタ８の終了アドレスとで指定される。
公知のように、命令の実行により主記憶装置２
にアクセスする場合の記憶アドレスは、命令レジ
スタ１８に保持する命令のオペランドのアドレス
レジスタ指定部１９と変位部２０により指定され
る。
にアクセスする場合の記憶アドレスは、命令レジ
スタ１８に保持する命令のオペランドのアドレス
レジスタ指定部１９と変位部２０により指定され
る。
即ち、アドレスレジスタ指定部１９で指定され
る汎用レジスタ群１４の１レジスタの内容に、変
位部２０の変位値、及び要すれば別に指定される
インデツクス値等をアドレス加算器２１で加え
て、アドレス線１３に得られる記憶アドレスがア
クセスに使用される。
る汎用レジスタ群１４の１レジスタの内容に、変
位部２０の変位値、及び要すれば別に指定される
インデツクス値等をアドレス加算器２１で加え
て、アドレス線１３に得られる記憶アドレスがア
クセスに使用される。
指定の事象検出のためにPER制御部１０は、
この主記憶アクセスのための記憶アドレスをアド
レス線１３によつて監視し、制御線１１により主
記憶更新事象が指定されている場合に、該アドレ
スが制御レジスタ７と制御レジスタ８で指定され
るアドレス範囲にあり、且つ書込みアクセスであ
れば、PER割込みのための信号を発生する。
この主記憶アクセスのための記憶アドレスをアド
レス線１３によつて監視し、制御線１１により主
記憶更新事象が指定されている場合に、該アドレ
スが制御レジスタ７と制御レジスタ８で指定され
るアドレス範囲にあり、且つ書込みアクセスであ
れば、PER割込みのための信号を発生する。
該割込によつて起動される管理プログラムの適
当なルーチンが、更新された記憶領域についての
情報を例えば主記憶装置２上の所定の記録域に記
憶する処理を行う。
当なルーチンが、更新された記憶領域についての
情報を例えば主記憶装置２上の所定の記録域に記
憶する処理を行う。
仮想計算機において、前記PER機能を使用し、
汎用レジスタの更新を監視する場合にも、中央処
理装置１の前記機構を使用して指定することによ
り、通常は前記と同様に指定レジスタの更新を検
出して、割込を発生することができ、その場合に
管理プログラムは、仮想計算機領域４の所定領域
に記録を行うことにより、仮想計算機のための
PERを実行できる。
汎用レジスタの更新を監視する場合にも、中央処
理装置１の前記機構を使用して指定することによ
り、通常は前記と同様に指定レジスタの更新を検
出して、割込を発生することができ、その場合に
管理プログラムは、仮想計算機領域４の所定領域
に記録を行うことにより、仮想計算機のための
PERを実行できる。
前記のように、所要の処理については、VMモ
ニタ３が介入してシミユレートする必要があり、
公知のようにVMモニタへの制御の移行において
VMラツチ２２がセツトされることにより、
PSW５及び公知の汎用レジスタ群１４等に代わ
つて、VMモニタ用のPSW１５及び汎用レジス
タ群１６等が有効化される。
ニタ３が介入してシミユレートする必要があり、
公知のようにVMモニタへの制御の移行において
VMラツチ２２がセツトされることにより、
PSW５及び公知の汎用レジスタ群１４等に代わ
つて、VMモニタ用のPSW１５及び汎用レジス
タ群１６等が有効化される。
この場合、仮想計算機の指定するPERが動作
すると、VMモニタ３の制御にとつては一般に支
障があるので、通常はPSW１５のPER制御ビツ
ト１７をオフにして動作する。
すると、VMモニタ３の制御にとつては一般に支
障があるので、通常はPSW１５のPER制御ビツ
ト１７をオフにして動作する。
従つて、制御レジスタ６を含む各種制御レジス
タの内容による制御は抑止され、VMモニタ３の
実行によつて仮想計算機のPERにおいて指定し
た記憶領域を更新しても、一般にPER割込を発
生することにはならない。
タの内容による制御は抑止され、VMモニタ３の
実行によつて仮想計算機のPERにおいて指定し
た記憶領域を更新しても、一般にPER割込を発
生することにはならない。
このために、VMモニタ３が仮想計算機で実行
する特定の命令実行等の処理をシミユレートし、
そのシミユレーシヨン中で主記憶装置２の仮想計
算機領域４を更新する場合には、例えば仮想計算
機のPER指定情報を識別することによつて、前
記PER割込にいたる制御機能もシユミレートす
る必要があり、このオーバヘツドが仮想計算機制
御の効率を低下させる一因であつた。
する特定の命令実行等の処理をシミユレートし、
そのシミユレーシヨン中で主記憶装置２の仮想計
算機領域４を更新する場合には、例えば仮想計算
機のPER指定情報を識別することによつて、前
記PER割込にいたる制御機能もシユミレートす
る必要があり、このオーバヘツドが仮想計算機制
御の効率を低下させる一因であつた。
第１図は、本発明の構成を示すブロツク図であ
る。
る。
図はプログラム事象記録制御方式の構成であつ
て、主記憶装置アクセスに使用する記憶アドレス
を保持するアドレスレジスタを有し、仮想計算機
及び該仮想計算機を制御するモニタプログラムを
実行し、該実行が該モニタプログラムか該仮想計
算機かによつて所定の制御情報を切り換えるため
のラツチ２２を有する計算機において、タグレジ
スタ３０とアクセス検出部３１とを設け、タグレ
ジスタ３０はアドレスレジスタ１６を個別に指定
するタグビツトを保持し、アクセス検出部３１
は、実行する命令のオペランドアドレスにより、
該タグビツトで指定されるアドレスレジスタが指
定されたことを検出し、ラツチ２２が該モニタプ
ログラム実行中状態を表示していることを条件と
して、該仮想計算機側の該制御情報により設定さ
れている所定の主記憶装置アクセス事象の検出条
件を有効化する。
て、主記憶装置アクセスに使用する記憶アドレス
を保持するアドレスレジスタを有し、仮想計算機
及び該仮想計算機を制御するモニタプログラムを
実行し、該実行が該モニタプログラムか該仮想計
算機かによつて所定の制御情報を切り換えるため
のラツチ２２を有する計算機において、タグレジ
スタ３０とアクセス検出部３１とを設け、タグレ
ジスタ３０はアドレスレジスタ１６を個別に指定
するタグビツトを保持し、アクセス検出部３１
は、実行する命令のオペランドアドレスにより、
該タグビツトで指定されるアドレスレジスタが指
定されたことを検出し、ラツチ２２が該モニタプ
ログラム実行中状態を表示していることを条件と
して、該仮想計算機側の該制御情報により設定さ
れている所定の主記憶装置アクセス事象の検出条
件を有効化する。
タグレジスタ３０は、各汎用レジスタに対応す
るタグビツトを有し、VMモニタ３によつて予め
所要のビツトがセツトされている。
るタグビツトを有し、VMモニタ３によつて予め
所要のビツトがセツトされている。
アクセス検出部３１は、タグレジスタ３０で指
定されている汎用レジスタが、命令のアドレスレ
ジスタ指定部１９で指定されることを検出し、そ
れがVMモニタ３のアクセスであることが、ラツ
チ２２で表示されていて、仮想計算機のPSW５
等によりPERの主記憶更新事象検出指定がある
場合には、PER制御部１０に対する制御線１１
により通知する。
定されている汎用レジスタが、命令のアドレスレ
ジスタ指定部１９で指定されることを検出し、そ
れがVMモニタ３のアクセスであることが、ラツ
チ２２で表示されていて、仮想計算機のPSW５
等によりPERの主記憶更新事象検出指定がある
場合には、PER制御部１０に対する制御線１１
により通知する。
PER制御部１０は制御線１１の信号により、
従来のように主記憶アクセスの記憶アドレスが指
定の範囲にあるか織別し、指定のアドレスであつ
て、書込みアドレスであればPER割込の要求信
号を発生する。
従来のように主記憶アクセスの記憶アドレスが指
定の範囲にあるか織別し、指定のアドレスであつ
て、書込みアドレスであればPER割込の要求信
号を発生する。
以上により、VMモニタ３の実行中における、
仮想計算機が指定しているPERを処理するため
のオーバヘツドが削減される。
仮想計算機が指定しているPERを処理するため
のオーバヘツドが削減される。
第１図において、中央処理装置１のPSW５，
１５、制御レジスタ６，７，８、PER制御部１
０等は、以下に述べる他は従来と同様に動作する
ものとする。
１５、制御レジスタ６，７，８、PER制御部１
０等は、以下に述べる他は従来と同様に動作する
ものとする。
タグレジスタ３０は、各汎用レジスタに対応す
る例えば16個のタグビツトを保持し、VMモニタ
３は、その処理中に仮想計算機領域にアクセスす
るための記憶アドレスを保持する汎用レジスタ
（VMモニタ用の汎用レジスタ）に対応するタグ
ビツトを、予めオンにセツトしておく。
る例えば16個のタグビツトを保持し、VMモニタ
３は、その処理中に仮想計算機領域にアクセスす
るための記憶アドレスを保持する汎用レジスタ
（VMモニタ用の汎用レジスタ）に対応するタグ
ビツトを、予めオンにセツトしておく。
アクセス検出部３１では、タグレジスタ３０の
タグビツトを、例えば命令のアドレスレジスタ指
定部１９の制御によつて選択器３３により選択す
ることにより、タグレジスタ３０で指定されてい
る汎用レジスタの１つが、命令のアドレスレジス
タ指定部１９で指定されることを検出する。
タグビツトを、例えば命令のアドレスレジスタ指
定部１９の制御によつて選択器３３により選択す
ることにより、タグレジスタ３０で指定されてい
る汎用レジスタの１つが、命令のアドレスレジス
タ指定部１９で指定されることを検出する。
更に、選択器３３の出力と、仮想計算機の
PSW５のPER制御ビツト１２、制御レジスタ６
の指定ビツト９、及びVMラツチ２２との論理積
により、そのアクセスがVMモニタ３のアクセス
であつて、仮想計算機でPERの主記憶更新事象
検出指定があることを識別してPER制御部１０
に対する制御線１１により通知する。
PSW５のPER制御ビツト１２、制御レジスタ６
の指定ビツト９、及びVMラツチ２２との論理積
により、そのアクセスがVMモニタ３のアクセス
であつて、仮想計算機でPERの主記憶更新事象
検出指定があることを識別してPER制御部１０
に対する制御線１１により通知する。
PER制御部１０は制御線１１の信号により、
従来のように主記憶アクセスの記憶アドレスが指
定の範囲にあるか識別し、指定のアドレスであつ
て、書込みアドレスであればPER割込の要求信
号を発生する。
従来のように主記憶アクセスの記憶アドレスが指
定の範囲にあるか識別し、指定のアドレスであつ
て、書込みアドレスであればPER割込の要求信
号を発生する。
以上により、VMモニタ３の実行中において、
仮想計算機領域にアクセスする場合に、仮想計算
機のPERをシミユレートする処理が不要になり、
制御の効率を改善することができる。
仮想計算機領域にアクセスする場合に、仮想計算
機のPERをシミユレートする処理が不要になり、
制御の効率を改善することができる。
以上の説明から明らかなように、仮想計算機を
稼動する計算機システムにおいて、PER割込の
シユミレーシヨンのためのVMモニタ制御が削減
され、仮想計算機のオーバヘツドを減少すること
ができるので、仮想計算機の性能を向上するとい
う著しい工業的効果がある。
稼動する計算機システムにおいて、PER割込の
シユミレーシヨンのためのVMモニタ制御が削減
され、仮想計算機のオーバヘツドを減少すること
ができるので、仮想計算機の性能を向上するとい
う著しい工業的効果がある。
第１図は本発明の実施例構成ブロツク図、第２
図は従来の一構成例ブロツク図である。 図において、１は処理装置、２は主記憶装置、
３はVMモニタ、４は仮想計算機領域、５，１５
はPSW、６，７，８は制御レジスタ、９は指定
ビツト、１０はPER制御部、１２，１７はPER
制御ビツト、１４，１６は汎用レジスタ群、１９
はアドレスレジスタ指定部、２０は変位部、２１
はアドレス加算器、２２はVMラツチ、３０はタ
グレジスタ、３１はアクセス検出部、３３は選択
器を示す。
図は従来の一構成例ブロツク図である。 図において、１は処理装置、２は主記憶装置、
３はVMモニタ、４は仮想計算機領域、５，１５
はPSW、６，７，８は制御レジスタ、９は指定
ビツト、１０はPER制御部、１２，１７はPER
制御ビツト、１４，１６は汎用レジスタ群、１９
はアドレスレジスタ指定部、２０は変位部、２１
はアドレス加算器、２２はVMラツチ、３０はタ
グレジスタ、３１はアクセス検出部、３３は選択
器を示す。
Claims (1)
- 【特許請求の範囲】 １ 主記憶装置アクセスに使用する記憶アドレス
を保持するアドレスレジスタを有し、仮想計算機
及び該仮想計算機を制御するモニタプログラムを
実行し、該実行が該モニタプログラムか該仮想計
算機かによつて所定の制御情報を切り換えるため
のラツチ２２を有する計算機において、 タグレジスタ３０と、アクセス検出部３１とを
設け、 該タグレジスタ３０は、該アドレスレジスタ１
６を個別に指定するタグビツトを保持し、 該アクセス検出部３１は、実行する命令のオペ
ランドアドレスにより、該タグビツトで指定され
るアドレスレジスタが指定されたことを検出し、
該ラツチ２２が該モニタプログラム実行中状態を
表示していることを条件として、該仮想計算機側
の該制御情報により設定されている所定の主記憶
装置アクセス事象の検出条件を有効化するように
構成されていることを特徴とするプログラム事象
記録制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60254028A JPS62114042A (ja) | 1985-11-13 | 1985-11-13 | プログラム事象記録制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60254028A JPS62114042A (ja) | 1985-11-13 | 1985-11-13 | プログラム事象記録制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62114042A JPS62114042A (ja) | 1987-05-25 |
| JPH0438011B2 true JPH0438011B2 (ja) | 1992-06-23 |
Family
ID=17259232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60254028A Granted JPS62114042A (ja) | 1985-11-13 | 1985-11-13 | プログラム事象記録制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62114042A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2705121B2 (ja) * | 1988-07-08 | 1998-01-26 | 株式会社日立製作所 | 電子計算機システム |
| JP2624798B2 (ja) * | 1988-09-21 | 1997-06-25 | 株式会社日立製作所 | 処理装置のデバッグ機構 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59123933A (ja) * | 1982-12-29 | 1984-07-17 | Fujitsu Ltd | アドレス比較方式 |
-
1985
- 1985-11-13 JP JP60254028A patent/JPS62114042A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59123933A (ja) * | 1982-12-29 | 1984-07-17 | Fujitsu Ltd | アドレス比較方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62114042A (ja) | 1987-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001101B1 (ko) | 마이크로프로세서와 그 내부의 레지스터장치 | |
| US4887202A (en) | Input-output control method in a virtual machine system | |
| JPS61206043A (ja) | 仮想計算機システムにおける割込制御方法 | |
| JPH02734B2 (ja) | ||
| EP0098172B1 (en) | Register control processing system | |
| EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
| JPH0438011B2 (ja) | ||
| JPH0833851B2 (ja) | 仮想計算機のモニタリング方式 | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JPS6049352B2 (ja) | デ−タ処理装置 | |
| JPH0793221A (ja) | 仮想計算機システム及びその制御方法 | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| US5813039A (en) | Guest execution control system, method and computer process for a virtual machine system | |
| JPH0668725B2 (ja) | データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法 | |
| JPS6339933B2 (ja) | ||
| JPH09282196A (ja) | 複合論理プロセッサシステムのプログラム走行制御方式 | |
| JPH0412861B2 (ja) | ||
| JPH0754470B2 (ja) | 仮想計算機システムの制御方法 | |
| JP2864496B2 (ja) | 多重処理計算機 | |
| JPH0464095B2 (ja) | ||
| JP3097750B2 (ja) | オンライン中の情報収集方式 | |
| JPH0638238B2 (ja) | 仮想計算機システム | |
| JPH0567973B2 (ja) | ||
| JP2682746B2 (ja) | 仮想計算機システム | |
| JPS62114045A (ja) | アドレスモ−ド制御方式 |